




版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
數(shù)/模轉(zhuǎn)換器5.1D/A轉(zhuǎn)換原理5.2D/A轉(zhuǎn)換器的性能指標(biāo)5.3典型的D/A轉(zhuǎn)換器DAC08325.4高速D/A轉(zhuǎn)換器AD9751
與A/D轉(zhuǎn)換器相反,數(shù)/模(D/A)轉(zhuǎn)換器的作用是將離散的數(shù)字信號(hào)轉(zhuǎn)換為連續(xù)變化的模擬信號(hào)。在應(yīng)用計(jì)算機(jī)采集控制系統(tǒng)的領(lǐng)域中,
D/A轉(zhuǎn)換器是不可缺少的重要組成部分。本章介紹了D/A轉(zhuǎn)換的原理、性能指標(biāo),并以典型D/A芯片DAC0832以及高速D/A芯片AD9751為例詳細(xì)描述了D/A芯片的應(yīng)用方法。
5.1D/A轉(zhuǎn)換原理
數(shù)字量是由一位一位的數(shù)碼構(gòu)成的,每個(gè)數(shù)位都代表一定的權(quán)。比如,二進(jìn)制數(shù)1001,最高位的權(quán)是23
=8,此位上的代碼1表示數(shù)值1×23
=8,最低位的權(quán)是20
=1,此位上的代碼1表示數(shù)值1×20
=1,其他數(shù)位均為0,所以二進(jìn)制數(shù)1001就等于十進(jìn)制數(shù)9。為了把一個(gè)數(shù)字量變?yōu)槟M量,必須把每一位的數(shù)碼按照權(quán)來轉(zhuǎn)換為對(duì)應(yīng)的模擬量,再把各模擬量相加,這樣,得到的總模擬量便對(duì)應(yīng)于給定的數(shù)據(jù)。
D/A轉(zhuǎn)換器的主要部件是電阻開關(guān)網(wǎng)絡(luò),通常是由輸入的二進(jìn)制數(shù)的各位控制一些開關(guān),通過電阻網(wǎng)絡(luò),在運(yùn)算放大器的輸入端產(chǎn)生與二進(jìn)制數(shù)各位的權(quán)成比例的電流,經(jīng)過運(yùn)算放大器相加和轉(zhuǎn)換而成為與二進(jìn)制數(shù)成比例的模擬電壓。
D/A轉(zhuǎn)換的原理電路如圖5.1所示,
VREF是一個(gè)足夠精度的參考電壓,運(yùn)算放大器輸入端的各支路對(duì)應(yīng)待轉(zhuǎn)換數(shù)據(jù)的第0位、第1位……第n-1位。支路中的開關(guān)由對(duì)應(yīng)的數(shù)位來控制,如果該數(shù)位為“1”,則對(duì)應(yīng)的開關(guān)閉合;如果該數(shù)位為“0”,則對(duì)應(yīng)的開關(guān)打開。各輸入支路中的電阻分別為R、2R、4R……這些電阻稱為權(quán)電阻。它們把數(shù)字量轉(zhuǎn)換成電模擬量,即把二進(jìn)制數(shù)字量轉(zhuǎn)換為與其數(shù)值成正比的電模擬量。圖5.1D/A轉(zhuǎn)換的原理電路
5.2D/A轉(zhuǎn)換器的性能指標(biāo)
1.分辨率分辨率是指D/A轉(zhuǎn)換器能夠轉(zhuǎn)換的二進(jìn)制位數(shù)。位數(shù)越多,分辨率越高。對(duì)一個(gè)分辨率為n位的D/A轉(zhuǎn)換器,能夠分辨的輸入信號(hào)為滿量程的1/2n
。例如:8位的D/A轉(zhuǎn)換器,若電壓滿量程為5V,則能分辨的最小電壓為5V/28≈20mV;10位的D/A轉(zhuǎn)換器,若電壓滿量程為5V,則能分辨的最小電壓為5V/210≈5mV。
2.轉(zhuǎn)換時(shí)間
轉(zhuǎn)換時(shí)間是指D/A轉(zhuǎn)換器由數(shù)字量輸入到轉(zhuǎn)換輸出穩(wěn)定為止所需的時(shí)間。轉(zhuǎn)換時(shí)間也叫穩(wěn)定時(shí)間或者建立時(shí)間。當(dāng)輸出的模擬量為電壓時(shí),建立時(shí)間較長(zhǎng),主要是輸出運(yùn)算
放大器所需的時(shí)間。圖5.2中所示的ts
即為轉(zhuǎn)換時(shí)間。圖5.2D/A的轉(zhuǎn)換時(shí)間
4.線性誤差
線性誤差用來描述當(dāng)數(shù)字量變化時(shí)D/A輸出的電模擬量按比例關(guān)系變化的程度。模擬量輸出偏離理想輸出的最大值稱為線性誤差。
5.溫度系數(shù)
溫度系數(shù)是指在規(guī)定的范圍內(nèi),溫度每變化1℃時(shí)增益、線性度、零點(diǎn)及偏移等參數(shù)的變化量。溫度系數(shù)直接影響轉(zhuǎn)換精度。
5.3典型的D/A轉(zhuǎn)換器DAC0832
集成D/A轉(zhuǎn)換器的類型很多,有多種分類方法。
·按其轉(zhuǎn)換方式可分為并行和串行兩大類。
·按生產(chǎn)工藝可分為雙極型(TTL型)和CMOS型等,它們的精度和速度各不相同。
·按分辨率可分為8位、10位、12位、16位等。
·按輸出方式可分為電壓輸出型和電流輸出型兩類。
不同生產(chǎn)廠家的D/A轉(zhuǎn)換器的型號(hào)各不相同,例如美國(guó)國(guó)家半導(dǎo)體公司(NS)的D/A芯片為DAC系列,美國(guó)模擬器件公司(AD)的D/A芯片為AD系列。
下面簡(jiǎn)單介紹常用的D/A轉(zhuǎn)換器芯片DAC0832。DAC0832芯片采用CMOS工藝,分辨率為8位,輸出方式為電流輸出型,轉(zhuǎn)換時(shí)間約1μs。
1.主要性能
DAC0832的主要性能如下:
·輸入的數(shù)字量為8位。
·采用CMOS工藝,所有引腳的邏輯電平與TTL兼容。
·數(shù)字輸入可以采用雙緩沖、單緩沖或直通方式。
·轉(zhuǎn)換時(shí)間為1μs。
·轉(zhuǎn)換精度為±1LSB。
·分辨率為8位。
·單一電源為5~15V。
·功耗為20mW。
·參考電壓為+10~-10V。
2.內(nèi)部結(jié)構(gòu)
DAC0832的內(nèi)部結(jié)構(gòu)框圖如圖5.3所示。
DAC0832的內(nèi)部由以下四部分組成:
(1)8位輸入寄存器:可作為輸入數(shù)據(jù)第一級(jí)緩沖。
(2)8位DAC寄存器:可作為輸入數(shù)據(jù)第二級(jí)緩沖。
(3)8位D/A轉(zhuǎn)換器:將DAC寄存器中的數(shù)據(jù)轉(zhuǎn)換成具有一定比例的直流電流。圖5.3DAC0832的內(nèi)部結(jié)構(gòu)框圖
(4)邏輯控制部分:DAC0832芯片內(nèi)部有兩個(gè)數(shù)據(jù)緩沖器,分別由兩組控制信號(hào)控制,當(dāng)
D7~D0
上的數(shù)據(jù)鎖存到輸入寄存器中;當(dāng)
時(shí),輸入寄存器中的數(shù)據(jù)被鎖存到DAC寄存器中。
3.引腳定義
DAC0832的各引腳排列如圖5.4所示,各引腳的功能定義如下。圖5.4DAC0832的引腳
4.工作方式
DAC0832有雙緩沖、單緩沖和直通三種工作方式。雙緩沖工作方式可以進(jìn)行二級(jí)緩沖,單緩沖工作方式只能進(jìn)行一級(jí)緩沖,而直通工作方式時(shí)不進(jìn)行緩沖。
5.應(yīng)用實(shí)例
圖5.5是DAC0832與CPU的硬件連接圖。CPU通過低8位數(shù)據(jù)線與DAC0832通信,
DAC0832接成雙緩沖工作方式,端口地址為80H~86H中的偶地址和88H~8EH中的偶地址。圖5.5DAC0832的典型硬件連接圖
在圖5.5中,
VOUT1=-IOUT1×RFB=-VREF×N/(256×RFB)×RFB=-N/256×VREF。
V
OUT1模擬輸出電壓的極性總是與VREF
極性相反,為單極性輸出。VOUT2
模擬輸出電壓可利用基爾霍夫節(jié)點(diǎn)電流定律列出方程:
當(dāng)FFH≥N>80H時(shí),
VOUT2模擬輸出電壓的極性和VREF相同;當(dāng)80H>N≥0時(shí),VOUT2模擬輸出電壓的極性和VREF相反;當(dāng)N=80H時(shí),
VOUT2
=0V。
可以根據(jù)應(yīng)用場(chǎng)合的需要,將D/A轉(zhuǎn)換接口芯片接成單極性輸出或雙極性輸出。當(dāng)要監(jiān)視的物理量有方向性時(shí)(例如角度的正向與反向、速度的增大與減小等),要求D/A轉(zhuǎn)換的輸出必須是雙極性的。
5.4高速D/A轉(zhuǎn)換器AD9751
5.4.1AD9751概述
AD9751是一個(gè)雙輸入端口的超高速10位D/A轉(zhuǎn)換器。AD9751內(nèi)含一個(gè)高性能的10位D/A內(nèi)核、一個(gè)基準(zhǔn)電壓和一個(gè)數(shù)字接口電路。AD9751可工作于300MSPS(MillionSamplesPerSecond),且仍可保持優(yōu)異的交流和直流特性。
AD9751采用先進(jìn)的低成本0.35μm的CMOS工藝制造。它能在單電源2.7~3.6V下工作,其功耗小于300mW。AD9751具有如下主要特點(diǎn):
·為高速TxDAC系列成員之一,且與該系列其他芯片的引腳兼容,可提供10、12和14位的分辨率。
·具有超高速的300MSPS轉(zhuǎn)換速率。
·帶有雙10位鎖存和多路復(fù)用輸入端口。
·內(nèi)含時(shí)鐘倍增器,可采用差分和單端時(shí)鐘輸入。
·功耗低,在2.7~3.6V的單電源時(shí),其功率低于300mW。
·片內(nèi)帶有1.20V且具有溫度補(bǔ)償?shù)碾妷夯鶞?zhǔn)。
5.4.2AD9751功能結(jié)構(gòu)
AD9751的內(nèi)部原理結(jié)構(gòu)如圖5.6所示,管腳排列及說明如圖5.7和表5.1所示。AD9751的數(shù)字接口包括兩個(gè)緩沖鎖存器以及控制邏輯。當(dāng)輸入時(shí)鐘占空比不為50%時(shí),
可以使用內(nèi)部頻率鎖相環(huán)電路(PLL)。頻率鎖相環(huán)電路將以2倍于外部應(yīng)用時(shí)鐘的速度來驅(qū)動(dòng)DAC鎖存器,并可從兩個(gè)輸入數(shù)據(jù)通道上交替?zhèn)鬏敂?shù)據(jù)信號(hào)。其輸出傳輸數(shù)據(jù)率是
單個(gè)輸入通道數(shù)據(jù)率的2倍。當(dāng)輸入時(shí)鐘的占空比為50%或者對(duì)于時(shí)鐘抖動(dòng)較為敏感時(shí),該鎖相環(huán)可能失效,此時(shí)芯片內(nèi)的時(shí)鐘倍增器將啟動(dòng)。因而當(dāng)鎖相環(huán)失效時(shí),可使用時(shí)鐘倍增器,或者在外部提供2倍頻的時(shí)鐘并在內(nèi)部進(jìn)行2分頻。圖5.6AD9751的內(nèi)部原理結(jié)構(gòu)圖5.7AD9751的管腳排列
CLK輸入端(CLK+/CLK-)能以差分方式或者單端方式驅(qū)動(dòng),這時(shí)時(shí)鐘信號(hào)幅度可低至1V的峰峰值。AD9751有兩個(gè)差分電流輸出端口IOUTA
和IOUTB
分別由PORT1
和PORT2
控制。PORT1
和PORT2的10位并行數(shù)據(jù)分別通過鎖存器和多路復(fù)用器(MUX)輸入DAC。DAC的參考電壓受參考電壓輸入/輸出端REFIO和滿刻度電流輸出調(diào)節(jié)端FSADJ控制。
AD9751包括一個(gè)能提供高達(dá)滿量程20mA電流的電流源陣列。該陣列被分成31個(gè)相等的電流源,并由它們組成5個(gè)最大有效位(MSB)。接下的4位(或中間位)由15個(gè)相等的電流源組成,它們的值為一個(gè)最大有效位電流源的1/16,剩下的LSB是中間位電流源的二進(jìn)制權(quán)值的一部分。AD9751采用電流源實(shí)現(xiàn)中間位和較低位,提高了多量程時(shí)小信號(hào)的動(dòng)態(tài)性能,并且有助于維持DAC的高輸出阻抗特性。
AD9751的滿刻度輸出電流由基準(zhǔn)控制放大器決定,通過調(diào)節(jié)外部電位器可使電流在2~20mA的范圍內(nèi)變化,而用外部電位器、基準(zhǔn)控制放大器和電壓基準(zhǔn)VREFIO
可組合設(shè)定基準(zhǔn)電流IREF
。AD9751的滿刻度電流IOUTFS
是IREF
的32倍。
AD9751數(shù)模轉(zhuǎn)換器中的模擬和數(shù)字部分各有自己獨(dú)立的供電電源(AVDD和DVDD),因而可以獨(dú)立地在2.7~3.6V的工作范圍內(nèi)工作。AD9751的數(shù)字部分包括邊沿觸發(fā)鎖存器和分段譯碼邏輯電路;而模擬部分則包括電流源及其相關(guān)的差分開關(guān),以及1.2V的電壓基準(zhǔn)和一個(gè)基準(zhǔn)電壓控制放大器。
5.4.3參考電壓和數(shù)字鎖相環(huán)
1.參考電壓
參考電壓REFIO腳既可作為輸出端也可作為輸入端。AD9751內(nèi)含一個(gè)1.20V的基準(zhǔn)電壓。當(dāng)使用內(nèi)部基準(zhǔn)時(shí),內(nèi)部參考電壓將反映到REFIO腳上。此時(shí)在引腳REFIO和
ACOM之間接0.1μF的電容可達(dá)到去耦的目的。同時(shí),如果REFIO腳要用于電路的其他地方,還需加入一個(gè)外部緩沖放大器,以提高阻抗減少外部電路對(duì)AD9751內(nèi)部參考電壓的影響,如圖5.8(a)所示。
當(dāng)AD9751使用外部參考電壓時(shí),如圖5.8(b)所示,可以使用更穩(wěn)定的外部1.20V參考電壓來提高參考電壓的穩(wěn)定性,或采用一個(gè)變化的參考電壓來實(shí)現(xiàn)增益控制。此時(shí)不再需要在REFIO和ACOM之間接0.1μF電容。圖5.8AD9751內(nèi)部(a)外部緩沖放大電路圖5.8AD9751內(nèi)部(b)參考電壓電路
不論使用何種參考電壓方式,
DAC輸出的滿量程電流都為32倍的參考電壓比上FSADJ腳的外接電阻,例如圖5.8中的2kΩ電阻。因此改變外接電阻的阻值可以改變滿量程電流的大小。AD9751支持2~20mA的滿量程電流變化范圍。
2.鎖相環(huán)時(shí)鐘
鎖相環(huán)(Phase-LockedLoop,
PPL)時(shí)鐘是一個(gè)閉環(huán)的反饋控制系統(tǒng),如圖5.9所示。鎖相環(huán)由鑒相器(PhaseDetector,
PD)、環(huán)路濾波器(LoopFilter,
LF)和壓控振蕩器(VolatgeControlledOscillator,
VCO)組成。鑒相器用來鑒別輸入信號(hào)Ur
與輸出信號(hào)Uo之間的相位差,并輸出誤差電壓Ud。Ud
中的噪聲和干擾成分被低通性質(zhì)的環(huán)路濾波器濾除,形成壓控振蕩器的控制電壓Uc
。Uc
作用于壓控振蕩器的結(jié)果是把它的輸出振蕩頻率拉向參考信號(hào)頻率,當(dāng)二者相等時(shí),環(huán)路被鎖定,稱為入鎖。維持鎖定的直流控制電壓由鑒相器提供。鑒相器的兩個(gè)輸入信號(hào)間留有一定的相位差。圖5.9鎖相環(huán)原理
AD9751的PLL可用來產(chǎn)生用于邊沿觸發(fā)鎖存器、多路選擇器以及DAC所必需的內(nèi)部同步2倍時(shí)鐘。PLL電路包括一個(gè)相位檢測(cè)器、電荷泵、壓控振蕩器、輸入數(shù)據(jù)率范圍
控制電路、時(shí)鐘邏輯電路和輸入/輸出端控制電路。當(dāng)使用內(nèi)部PLL時(shí),
RESET接地;而當(dāng)AD9751處于PLL有效模式時(shí),
LOCK作為內(nèi)部相位檢測(cè)器的輸出。當(dāng)它被鎖定時(shí),該模式下的鎖定輸出為邏輯“1”。
當(dāng)PLL的VDD腳接3V電壓時(shí),
PLL處于工作狀態(tài)。表5.2給出了當(dāng)PLL有效時(shí)的DIV0
和DIV1腳在不同狀態(tài)下的輸入時(shí)鐘頻率范圍。當(dāng)頻率鎖相環(huán)電路的VDD接地時(shí),
頻率鎖相環(huán)電路將處于無效狀態(tài)。此時(shí),外部時(shí)鐘必須以合適的DAC輸出更新數(shù)據(jù)率來驅(qū)動(dòng)CLK的輸入端。存在于輸入端口1和端口2的數(shù)據(jù)的速率和定時(shí)依賴于AD9751是
否交替輸入數(shù)據(jù),或者僅僅響應(yīng)單端口上的數(shù)據(jù)。
5.4.4數(shù)字輸入和模擬輸出
AD9751的數(shù)字輸入端包括兩個(gè)通道PORT1
和PORT2
,每個(gè)通道有10個(gè)數(shù)據(jù)輸入引腳,同時(shí)還有一對(duì)差分時(shí)鐘輸入引腳。10位并行數(shù)據(jù)輸入遵循標(biāo)準(zhǔn)的直接二進(jìn)制編碼形
式。DB9為最高有效位(MSB),
DB0為最低有效位(LSB)。當(dāng)所有數(shù)據(jù)位都為邏輯“1”時(shí),IOUTA
產(chǎn)生滿刻度輸出電流。而IOUTB產(chǎn)生與IOUTA
互補(bǔ)的輸出,也就是IOUTB
為滿刻度輸出電流減去IOUTA。
當(dāng)PLL有效時(shí),或者當(dāng)使用內(nèi)部時(shí)鐘倍增器時(shí),
DAC輸出端在每一個(gè)輸入時(shí)鐘周期均被更新兩次,其時(shí)鐘輸入速率高達(dá)150MSPS。這使得DAC的輸出更新率為300MSPS。
AD9751有一個(gè)靈活的差分時(shí)鐘輸入端口,采用獨(dú)立的電源(CLKVDD,
CLKCOM)可以獲得最優(yōu)的防抖動(dòng)特性。兩個(gè)時(shí)鐘輸入端CLK+和CLK-可由單端或差分時(shí)鐘源所驅(qū)
動(dòng)。對(duì)單端工作來說,
CLK+應(yīng)被一個(gè)邏輯
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 商場(chǎng)內(nèi)的商鋪?zhàn)赓U合同
- 停車場(chǎng)承包合同
- 技術(shù)培訓(xùn)委托合同書
- 草籽草坪采購合同
- 房屋獨(dú)家代理銷售合同
- 車庫轉(zhuǎn)讓合同協(xié)議書
- 醫(yī)療美容手術(shù)項(xiàng)目合同協(xié)議書
- 高層管理團(tuán)隊(duì)建設(shè)活動(dòng)方案
- 上海餐飲商鋪?zhàn)赓U合同
- 奶茶店轉(zhuǎn)讓合同(新標(biāo)準(zhǔn)版)8篇
- 廣東省汕尾市汕尾市2024年中考一模英語試題(含答案)
- LY/T 3378-2024木蠟油地板
- 元宵節(jié)猜燈謎 11
- 施工現(xiàn)場(chǎng)視頻監(jiān)控系統(tǒng)施工方案
- 2024年江西電力職業(yè)技術(shù)學(xué)院?jiǎn)握新殬I(yè)適應(yīng)性測(cè)試題庫含答案
- (正式版)JTT 1495-2024 公路水運(yùn)危險(xiǎn)性較大工程安全專項(xiàng)施工方案審查規(guī)程
- 2024年演出經(jīng)紀(jì)人考試必背1000題一套
- (正式版)JBT 1050-2024 單級(jí)雙吸離心泵
- 華師大版數(shù)學(xué)七年級(jí)下冊(cè)全冊(cè)教案
- 招商代理及商業(yè)運(yùn)營(yíng)服務(wù) 投標(biāo)方案(技術(shù)方案)
- 小學(xué)數(shù)學(xué)六年級(jí)解方程練習(xí)600題及答案
評(píng)論
0/150
提交評(píng)論