計(jì)算機(jī)組成原理第三章

計(jì)算機(jī)組成原理第三章目錄contents計(jì)算機(jī)系統(tǒng)概述運(yùn)算方法和運(yùn)算器存儲(chǔ)系統(tǒng)指令系統(tǒng)中央處理器輸入輸出系統(tǒng)計(jì)算機(jī)系統(tǒng)概述01包括中央處理器、內(nèi)存儲(chǔ)器、外存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備等，是計(jì)算機(jī)系統(tǒng)的物質(zhì)基礎(chǔ)。硬件系統(tǒng)軟件系統(tǒng)數(shù)據(jù)包括系統(tǒng)軟件和應(yīng)用軟件，是計(jì)算機(jī)系統(tǒng)的靈魂，指揮和控制計(jì)算機(jī)的運(yùn)行。是計(jì)算機(jī)處理的對象，包括數(shù)字、文字、圖像、聲音等。030201計(jì)算機(jī)系統(tǒng)的組成高級語言級用高級語言編程，經(jīng)編譯或解釋程序轉(zhuǎn)換成機(jī)器語言程序。匯編語言級用匯編語言編程，經(jīng)匯編程序匯編成機(jī)器語言程序。操作系統(tǒng)級通過系統(tǒng)調(diào)用實(shí)現(xiàn)資源管理，提供程序員可用的操作系統(tǒng)虛擬機(jī)。微程序機(jī)器級微指令由硬件直接執(zhí)行，微程序由微指令構(gòu)成，用于描述機(jī)器指令。傳統(tǒng)機(jī)器級用微程序解釋實(shí)現(xiàn)機(jī)器指令系統(tǒng)，提供程序員可用的機(jī)器級虛擬機(jī)。計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)計(jì)算機(jī)系統(tǒng)的發(fā)展歷程第一代計(jì)算機(jī)（1946-1957）電子管時(shí)代，采用電子管作為基本元件，體積大、功耗高、可靠性差。第二代計(jì)算機(jī)（1958-1964）晶體管時(shí)代，采用晶體管作為基本元件，體積縮小、功耗降低、可靠性提高。第三代計(jì)算機(jī)（1965-1970）中小規(guī)模集成電路時(shí)代，采用中小規(guī)模集成電路作為基本元件，進(jìn)一步提高了計(jì)算機(jī)的性能和可靠性。第四代計(jì)算機(jī)（1971年至今）大規(guī)模和超大規(guī)模集成電路時(shí)代，采用大規(guī)模和超大規(guī)模集成電路作為基本元件，使得計(jì)算機(jī)的性能和可靠性得到了極大的提升。運(yùn)算方法和運(yùn)算器02計(jì)算機(jī)內(nèi)部采用二進(jìn)制數(shù)制表示數(shù)據(jù)，包括整數(shù)、小數(shù)、字符等。數(shù)據(jù)表示掌握二進(jìn)制、十進(jìn)制、十六進(jìn)制之間的轉(zhuǎn)換方法。數(shù)制轉(zhuǎn)換理解機(jī)器數(shù)與真值之間的對應(yīng)關(guān)系，以及機(jī)器數(shù)的表示范圍。機(jī)器數(shù)與真值數(shù)據(jù)的表示與轉(zhuǎn)換了解定點(diǎn)數(shù)的表示方法，包括定點(diǎn)整數(shù)和定點(diǎn)小數(shù)。定點(diǎn)數(shù)的表示掌握定點(diǎn)數(shù)的加減乘除四則運(yùn)算，以及溢出判斷和處理方法。定點(diǎn)數(shù)的運(yùn)算定點(diǎn)數(shù)的表示和運(yùn)算理解浮點(diǎn)數(shù)的表示方法，包括階碼和尾數(shù)兩部分。掌握浮點(diǎn)數(shù)的加減乘除四則運(yùn)算，以及規(guī)格化處理和舍入方法。浮點(diǎn)數(shù)的表示和運(yùn)算浮點(diǎn)數(shù)的運(yùn)算浮點(diǎn)數(shù)的表示運(yùn)算器的組成了解運(yùn)算器的基本組成，包括算術(shù)邏輯單元（ALU）、寄存器組、數(shù)據(jù)總線等。運(yùn)算器的設(shè)計(jì)理解運(yùn)算器的設(shè)計(jì)原理和實(shí)現(xiàn)方法，包括指令系統(tǒng)、微程序控制器、硬件實(shí)現(xiàn)等。運(yùn)算器的組成和設(shè)計(jì)存儲(chǔ)系統(tǒng)03位于CPU內(nèi)部，速度最快，容量最小，用于暫存指令和數(shù)據(jù)。寄存器高速緩存（Cache）主存儲(chǔ)器（內(nèi)存）輔助存儲(chǔ)器（外存）位于CPU和主存之間，速度較快，容量較小，用于緩存CPU頻繁訪問的數(shù)據(jù)和指令。位于計(jì)算機(jī)主板上，速度較慢，容量較大，用于存儲(chǔ)和訪問程序和數(shù)據(jù)。位于計(jì)算機(jī)外部，速度最慢，容量最大，用于長期保存信息。存儲(chǔ)器的層次結(jié)構(gòu)主存儲(chǔ)器的組成和設(shè)計(jì)由大量存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元可存儲(chǔ)一個(gè)字節(jié)或多個(gè)字節(jié)的信息。將CPU送來的地址碼翻譯成對應(yīng)存儲(chǔ)單元的選擇信號(hào)。根據(jù)CPU的控制信號(hào)，對選中的存儲(chǔ)單元進(jìn)行讀或?qū)懖僮?。暫存從存?chǔ)體讀出的數(shù)據(jù)或?qū)懭氪鎯?chǔ)體的數(shù)據(jù)。存儲(chǔ)體地址譯碼器讀寫電路數(shù)據(jù)寄存器如硬盤、軟盤等，利用磁性材料的不同磁化方向來表示二進(jìn)制信息。磁表面存儲(chǔ)器如CD、DVD等，利用光盤表面的不同反射特性來表示二進(jìn)制信息。光表面存儲(chǔ)器如U盤、SSD等，利用半導(dǎo)體材料的存儲(chǔ)效應(yīng)來表示二進(jìn)制信息。半導(dǎo)體存儲(chǔ)器輔助存儲(chǔ)器的組成和設(shè)計(jì)將內(nèi)存和外存結(jié)合起來管理，為用戶提供一個(gè)比實(shí)際內(nèi)存大得多的虛擬內(nèi)存空間。虛擬存儲(chǔ)器根據(jù)程序的大小和性質(zhì)，為其分配大小合適的內(nèi)存空間，可采用靜態(tài)分配或動(dòng)態(tài)分配方式。內(nèi)存分配策略當(dāng)內(nèi)存空間不足時(shí)，需要將一些頁面調(diào)出內(nèi)存，常用的頁面置換算法有先進(jìn)先出（FIFO）、最近最少使用（LRU）等。頁面置換算法為防止程序越界訪問內(nèi)存，可采用基址寄存器和限長寄存器來檢查地址的合法性。內(nèi)存保護(hù)機(jī)制存儲(chǔ)管理的策略和優(yōu)化指令系統(tǒng)04指令格式指令由操作碼和地址碼兩部分組成，操作碼指明操作的性質(zhì)，地址碼表示操作數(shù)的地址或立即數(shù)。尋址方式包括立即尋址、直接尋址、間接尋址、寄存器尋址、寄存器間接尋址等多種方式，用于確定操作數(shù)的有效地址。指令格式和尋址方式將指令的操作碼和地址碼按照某種規(guī)則進(jìn)行編碼，形成機(jī)器語言程序。指令編碼通過減少指令條數(shù)、縮短指令執(zhí)行時(shí)間、減少訪存次數(shù)等方法對指令進(jìn)行優(yōu)化，提高程序的執(zhí)行效率。指令優(yōu)化指令的編碼與優(yōu)化指令的執(zhí)行與控制指令執(zhí)行根據(jù)指令的操作碼和地址碼，控制器從存儲(chǔ)器中取出相應(yīng)的操作數(shù)，完成指定的操作。指令控制控制器根據(jù)指令的執(zhí)行結(jié)果和程序狀態(tài)寄存器的值，決定下一條要執(zhí)行的指令。指令系統(tǒng)設(shè)計(jì)根據(jù)計(jì)算機(jī)的應(yīng)用需求和性能要求，設(shè)計(jì)合理的指令系統(tǒng)，包括指令格式、尋址方式、指令編碼等方面的設(shè)計(jì)。指令系統(tǒng)實(shí)現(xiàn)在硬件上實(shí)現(xiàn)所設(shè)計(jì)的指令系統(tǒng)，包括控制器的設(shè)計(jì)、存儲(chǔ)器的設(shè)計(jì)、輸入輸出設(shè)備的設(shè)計(jì)等方面的實(shí)現(xiàn)。同時(shí)，還需要編寫相應(yīng)的匯編語言程序或高級語言程序，以便用戶能夠方便地使用所設(shè)計(jì)的指令系統(tǒng)。指令系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)中央處理器05控制器運(yùn)算器寄存器CPU總線CPU的組成和功能01020304負(fù)責(zé)指令的讀取、解析和執(zhí)行，控制計(jì)算機(jī)各部件協(xié)同工作。執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算，處理數(shù)據(jù)。高速存儲(chǔ)單元，用于暫存指令、數(shù)據(jù)和地址。連接CPU內(nèi)部各部件，實(shí)現(xiàn)數(shù)據(jù)傳輸。定義CPU能執(zhí)行的所有指令及其格式。指令集設(shè)計(jì)確定CPU內(nèi)部各部件的組織方式和工作流程。微架構(gòu)設(shè)計(jì)實(shí)現(xiàn)微架構(gòu)中的各個(gè)邏輯單元。邏輯設(shè)計(jì)將邏輯設(shè)計(jì)轉(zhuǎn)化為實(shí)際的硬件電路。物理設(shè)計(jì)CPU的設(shè)計(jì)和實(shí)現(xiàn)性能測試使用基準(zhǔn)測試程序評估CPU性能。性能指標(biāo)包括執(zhí)行速度、吞吐量、功耗等。性能優(yōu)化通過改進(jìn)算法、優(yōu)化指令集、提高時(shí)鐘頻率等方法提升CPU性能。CPU的性能評價(jià)和優(yōu)化

多核處理器和并行計(jì)算多核處理器將多個(gè)CPU核心集成在一個(gè)芯片上，實(shí)現(xiàn)并行處理。并行計(jì)算利用多核處理器同時(shí)處理多個(gè)任務(wù)，提高計(jì)算效率。并行編程使用特定的編程語言和技術(shù)，開發(fā)能充分利用多核處理器的并行程序。輸入輸出系統(tǒng)06I/O接口軟件包括驅(qū)動(dòng)程序、中斷處理程序等，用于控制和管理I/O操作。I/O接口的功能提供CPU與外設(shè)之間的通信橋梁，實(shí)現(xiàn)數(shù)據(jù)的輸入、輸出和控制功能。I/O接口硬件包括連接線路、控制寄存器、數(shù)據(jù)緩沖寄存器等，用于實(shí)現(xiàn)CPU與外設(shè)之間的數(shù)據(jù)傳輸和控制。I/O接口的組成和功能程序查詢方式01CPU通過程序主動(dòng)查詢外設(shè)狀態(tài)，根據(jù)需要執(zhí)行相應(yīng)的I/O操作。這種方式簡單但效率低下，適用于簡單的、低速的I/O設(shè)備。中斷控制方式02外設(shè)通過中斷請求通知CPU進(jìn)行I/O操作，CPU響應(yīng)中斷后執(zhí)行相應(yīng)的處理程序。這種方式提高了CPU的利用率，但需要額外的中斷處理開銷。DMA控制方式03在主存與外設(shè)之間開辟直接數(shù)據(jù)通路，由DMA控制器負(fù)責(zé)數(shù)據(jù)傳輸，減輕了CPU的負(fù)擔(dān)。適用于高速、大批量的數(shù)據(jù)傳輸。I/O控制方式的選擇和實(shí)現(xiàn)指CPU在執(zhí)行程序過程中，由于外部或內(nèi)部事件（如外設(shè)請求、定時(shí)器溢出等）引起的暫時(shí)停止當(dāng)前程序的執(zhí)行，轉(zhuǎn)而處理該事件的過程。中斷的概念根據(jù)來源可分為外部中斷和內(nèi)部中斷（異常）；根據(jù)處理方式可分為可屏蔽中斷和不可屏蔽中斷。中斷的分類包括中斷請求、中斷響應(yīng)、中斷處理和中斷返回四個(gè)階段。其中，中斷處理程序的設(shè)計(jì)和實(shí)現(xiàn)是關(guān)鍵環(huán)節(jié)。中斷處理過程中斷和異常處理機(jī)制123包括吞吐