微型計(jì)算機(jī)系統(tǒng)原理及接口技術(shù)：第一章 緒論

1學(xué)時(shí)：64理論教學(xué)＋16實(shí)驗(yàn)學(xué)分：最終成績(jī)構(gòu)成：平時(shí)10％＋實(shí)驗(yàn)10％＋期中10％＋期末70％先修課程：《數(shù)字邏輯電路》_______________________________________微型計(jì)算機(jī)系統(tǒng)原理及接口技術(shù)2第一章概述1.1 信息在計(jì)算機(jī)中的表示1.2 微機(jī)發(fā)展概況1.3 微機(jī)系統(tǒng)工作原理1.4 微機(jī)硬件1.5 微機(jī)軟件1.6 嵌入式系統(tǒng)31.1信息在計(jì)算機(jī)中的表示——在計(jì)算機(jī)內(nèi)部用二進(jìn)制數(shù)以不同形式編碼表示和存儲(chǔ)信息。1.1.1機(jī)器數(shù)與真值

真值——用“+”和“-”表示符號(hào)的帶符號(hào)數(shù)。機(jī)器數(shù)——用“0”和“1”表示符號(hào)的帶符號(hào)二進(jìn)制（Binary）數(shù)。注：機(jī)器數(shù)除了可以寫(xiě)成二進(jìn)制的形式外，通常也寫(xiě)成十六進(jìn)制（Hex）的形式。第一章4附十進(jìn)制數(shù)、二進(jìn)制數(shù)與十六進(jìn)制數(shù)DecimalBinaryHexDecimalBinaryHex000000810008100011910019200102101010A300113111011B401004121100C501015131101D601106141110E701117151111F51.1.2計(jì)算機(jī)中的數(shù)據(jù)類型位b（bit）、字節(jié)B（Byte）、字W（Word）、雙字DW（DoubleWord）、四字QW（QuardWord）

1bit=1個(gè)二進(jìn)制位1Byte=8bit1Word=2Byte1DoubleWord=2Word=4Byte1QuardWord=4Word……0110110001111110101011001111000001010011bit(1B)Byte(53H)Word(0F053H)DoubleWord(7EACF053H)Quardword低字節(jié)高字節(jié)高字低字第一章數(shù)據(jù)類型的低字節(jié)存放在較低地址處！！61.1.3原碼、反碼與補(bǔ)碼計(jì)算機(jī)中帶符號(hào)數(shù)的表示

對(duì)于帶符號(hào)數(shù)，最高位為符號(hào)位，余下的二進(jìn)制數(shù)位表示數(shù)值。符號(hào)位用“0”

表示正數(shù)，用“1”

表示負(fù)數(shù)。(2n–1)為n個(gè)1，(2n–1)-|x|為|x|的反碼，所以求負(fù)數(shù)的補(bǔ)碼可按“按位取反，末位加1”的方法進(jìn)行。[x]補(bǔ)=x2n-|x|(x<0)x>=0微機(jī)中用補(bǔ)碼表示帶符號(hào)數(shù)利用補(bǔ)碼將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算：X=[[X]補(bǔ)]補(bǔ)[X+Y]補(bǔ)=[X]補(bǔ)+[Y]補(bǔ)[X-Y]補(bǔ)=[X]補(bǔ)+[-Y]補(bǔ)第一章7機(jī)器數(shù)的三種編碼形式原碼反碼補(bǔ)碼設(shè)X=(+-)X1,X2,…,Xi,…,Xn-1，其中Xi為一位二進(jìn)制數(shù)，i=1,2,…,n-1。則

[X]原

88位二進(jìn)制數(shù)十六進(jìn)制數(shù)無(wú)符號(hào)數(shù)原碼補(bǔ)碼反碼0000000000H0+0+0+00000000101H1+1+1+10000001002H2+2+2+2····································011111017DH125+125+125+125011111107EH126+126+126+126011111117FH127+127+127+1271000000080H128-0-128-1271000000181H129-1-127-1261000001082H130-2-126-125····································11111101FDH253-125-3-211111110FEH254-126-2-111111111FFH255-127-1-0第一章9補(bǔ)碼的好處由于補(bǔ)碼具有運(yùn)算過(guò)程簡(jiǎn)單、效率高、硬件電路結(jié)構(gòu)簡(jiǎn)單和便于實(shí)現(xiàn)各種運(yùn)算等優(yōu)點(diǎn)，計(jì)算機(jī)系統(tǒng)中的帶符號(hào)數(shù)通常都采用補(bǔ)碼表示法

X=[[X]補(bǔ)]補(bǔ)[X+Y]補(bǔ)=[X]補(bǔ)+[Y]補(bǔ)[X-Y]補(bǔ)=[X]補(bǔ)+[-Y]補(bǔ)

101.1.4定點(diǎn)數(shù)與浮點(diǎn)數(shù)定點(diǎn)數(shù)—小數(shù)點(diǎn)位置固定（例如純整數(shù)和純小數(shù)）浮點(diǎn)數(shù)—小數(shù)點(diǎn)位置不固定（充分利用有限位數(shù)，擴(kuò)大數(shù)的表示范圍和精度）浮點(diǎn)數(shù)的表示方法（IEEE）SE1E2E3E4…Eib1b2b3b4…bp-1符號(hào)指數(shù)尾數(shù)(-1)S2E(b0

b1b2b3…bp-1)S=0正數(shù)S=1負(fù)數(shù)小數(shù)點(diǎn)位置與b0=1省略

第一章11微機(jī)系統(tǒng)的三種浮點(diǎn)數(shù)類型（IEEE）浮點(diǎn)數(shù)中的參數(shù)單精度浮點(diǎn)數(shù)雙精度浮點(diǎn)數(shù)擴(kuò)充精度浮點(diǎn)數(shù)浮點(diǎn)數(shù)長(zhǎng)度32位64位80位尾數(shù)長(zhǎng)度p23位52位64位符號(hào)位S1位1位1位指數(shù)長(zhǎng)度E8位11位15位最小指數(shù)-126-1022-16382最大指數(shù)+127+1023+16383指數(shù)的偏移量值+127+1023+16383【例1.3】將十進(jìn)制數(shù)219.125表示成單精度浮點(diǎn)數(shù)。（P5）219.125D=11011011.001B=1.1011011001

27E=7+127=134=10000110B。得到二進(jìn)制表示的規(guī)格化的浮點(diǎn)數(shù)形式：尾數(shù)（共23位），包括隱含的b0共24位指數(shù)符號(hào)01000011010110110010000000000000第一章121.1.5計(jì)算機(jī)中常用碼制1．BCD碼（BinaryCodedDecimal）

用二進(jìn)制編碼表示十進(jìn)制數(shù)稱為BCD碼。一位十進(jìn)制數(shù)需要用4位二進(jìn)制編碼表示。例如(0100100101111000.000101001001)BCD

(4978.149)D壓縮BCD碼：一個(gè)字節(jié)表示兩位十進(jìn)制數(shù)非壓縮BCD碼：一個(gè)字節(jié)表示一位十進(jìn)制數(shù)（使用低四位）

2.ASCII碼

美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼ASCII（AmericanStandardCodeforInformationInterchange）已成為計(jì)算機(jī)字符編碼的國(guó)際標(biāo)準(zhǔn)。

第一章13

012345670NULDLESP0@P`P1SOHDC1!1AQaQ2STXDC2“2BRbR3ETXDC3#3CScS4EOTDC4$4DTdT5ENQNAK%5EUeU6ACKSYN&6FVfV7BELETB‘7GWgW8BSCAN(8HXhX9HTEM)9IYiYALFSUB*:JZjZBVTESC+;K[k{CFFFS,<L\l|DCRGS-=M]m}ESORS.>N^n~FSIUS/?O_oDELNUL空SOH標(biāo)題開(kāi)始STX正文結(jié)束ETX本文結(jié)束EOT傳輸結(jié)束ENQ詢問(wèn)ACK承認(rèn)BEL報(bào)警符BS退格HT橫向列表LF換行VT垂直制表FF走紙控制CR回車(chē)SO移位輸出SI移位輸入SP空格DLE數(shù)據(jù)鏈換碼DC1設(shè)備控制1DC2設(shè)備控制2DC3設(shè)備控制3DC4設(shè)備控制4NAK否定SYN空轉(zhuǎn)同步ETB信息組傳送結(jié)束CAN作廢EM紙盡SUB減ESC換碼FS分隔符GS組分隔符RS記錄分隔符US單元分隔符DEL作廢第一章143.中文編碼

中文字符用二個(gè)字節(jié)表示，每個(gè)字節(jié)的最高位置1，余下的14位表示字符，構(gòu)成漢字內(nèi)碼

(GB2312-80)。漢字內(nèi)碼是對(duì)漢字的唯一標(biāo)識(shí)。漢字輸入碼各種輸入法所采用的漢字編碼統(tǒng)稱為輸入碼

漢字內(nèi)碼

輸入的漢字在機(jī)器中必須轉(zhuǎn)換為統(tǒng)一的機(jī)內(nèi)碼漢字輸出碼

用于輸出漢字字型的點(diǎn)陣編碼

第一章151.2微機(jī)發(fā)展概況第一臺(tái)數(shù)字式電子計(jì)算機(jī)：ENIAC1946年2月，賓夕法尼亞尼亞大學(xué)莫爾學(xué)院物理學(xué)博士莫克利和電氣工程師?？颂伛T·諾依曼體系1944，參加改進(jìn)ENIAC的系列專家會(huì)議，研究新型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)其執(zhí)筆的報(bào)告中，提出新型計(jì)算機(jī)體系結(jié)構(gòu)該體系結(jié)構(gòu)沿用至今第一章電子計(jì)算機(jī)之父：馮·諾依曼(J.VonNeumann)(1913-1954)，美籍匈牙利人與愛(ài)因斯坦一起被聘為普林斯頓大學(xué)高等研究院的第一批終身教授16阿蘭·圖林——真正的計(jì)算機(jī)之父1912年6月23日出生于英國(guó)倫敦，發(fā)明圖林機(jī)；圖林把證明數(shù)學(xué)題的推導(dǎo)過(guò)程，轉(zhuǎn)變成為一臺(tái)自動(dòng)機(jī)器的運(yùn)行過(guò)程后，不僅證明了這一數(shù)學(xué)難題，而且用“萬(wàn)能計(jì)算機(jī)”的設(shè)想，從理論上證明了制造出通用計(jì)算機(jī)的可能性。他的“萬(wàn)能計(jì)算機(jī)”就是現(xiàn)代通用計(jì)算機(jī)的一種模型，這種機(jī)器只要為它編好程序，就可以承擔(dān)其他機(jī)器能做的任何工作；1954年6月8日清晨，阿蘭的女管家發(fā)現(xiàn)阿蘭死在自己的床上。床頭柜上有個(gè)吃了一半的蘋(píng)果……目前，計(jì)算機(jī)界仍有個(gè)一年一度“圖林獎(jiǎng)”，由美國(guó)計(jì)算機(jī)學(xué)會(huì)（ACM）頒發(fā)給世界上最優(yōu)秀的電腦科學(xué)家，它就像科學(xué)界的諾貝爾獎(jiǎng)那樣，是電腦領(lǐng)域的最高榮譽(yù)。17現(xiàn)代計(jì)算機(jī)之父--巴貝奇查爾斯

巴貝奇（CharlesBabbage）（1792-1871），設(shè)計(jì)了差分機(jī)（DifferenceEngine）和分析機(jī)（AnalyticalEngine）。1822年設(shè)計(jì)出分析機(jī)，分析機(jī)是一種機(jī)械式計(jì)算裝置，有三個(gè)主要部分：第一部分是由許多輪子組成的保存數(shù)據(jù)的存儲(chǔ)庫(kù)；第二部分是運(yùn)算裝置；第三部分是對(duì)操作順序進(jìn)行控制并能選擇所需處理的數(shù)據(jù)以及輸出結(jié)果的裝置。巴貝奇還把程序控制的思想引入了分析機(jī)，它的設(shè)想是采用穿孔卡片把指令存到存儲(chǔ)庫(kù)中，機(jī)器根據(jù)穿孔卡片上孔的圖形確定該執(zhí)行什么指令，并自動(dòng)運(yùn)算。分析機(jī)的結(jié)構(gòu)、設(shè)計(jì)思想把現(xiàn)代計(jì)算機(jī)的結(jié)構(gòu)、設(shè)計(jì)思想提了出來(lái)，可以說(shuō)是現(xiàn)代通用計(jì)算機(jī)的雛形。18世界第一位程序員——阿達(dá)阿達(dá)

奧古斯塔（AdaAugusta）（1815-1852）， 英國(guó)著名詩(shī)人拜倫的女兒巴貝奇分析機(jī)計(jì)劃的堅(jiān)定支持者，她不僅理解了巴貝奇分析機(jī)的思想，還認(rèn)為如果有正確的指令，分析機(jī)甚至可以用來(lái)作曲、制圖和科學(xué)研究，這在當(dāng)時(shí)是十分大膽的預(yù)見(jiàn)她的最重要的貢獻(xiàn)在于首次為計(jì)算機(jī)編出了程序，其中包括計(jì)算三角函數(shù)的程序、級(jí)數(shù)相乘程序、伯努利函數(shù)程序等等。被人們贊譽(yù)為“世界上第一位計(jì)算機(jī)程序員”。為了紀(jì)念阿達(dá)

奧古斯塔，1981年，美國(guó)國(guó)防部把他們花了10年時(shí)間研制而成的一種軍用計(jì)算機(jī)語(yǔ)言命名為Ada語(yǔ)言。19第一代1971年Intel40044位2300108KHz每秒6萬(wàn)次1972年Intel80088位3500基本指令周期為20～50μs第二代1974年Intel80808位60002MHzMC68008位68001976年Z808位100002.5MHz第三代1978年Intel808616位290005MHz／基本指令周期0.5μs1982年Intel8028616位13.4萬(wàn)基本指令周期0.2μs第四代1985年

10月8038632位27.5萬(wàn)

16-33MHz／3-4MIPS

1989年4月

8048632位120萬(wàn)33-120MHz/41-54MIPS第五代1993.3.22Pentium32位310萬(wàn)

75-133MHz0.6μm1995.11.8Pentiumpro32位550萬(wàn)200MHz/400MIPS1997年P(guān)entiumⅡ32位700萬(wàn)266MHz/400MIPS1999.2.26PentiumⅢ32位2800萬(wàn)450MHz1999.2.24AMD-K6-Ⅲ32位2130萬(wàn)450MHz0.25μm2000.11.24Pentium432位4200萬(wàn)1.4GHz0.18μm更新……微處理器發(fā)展一覽表20奔騰不息升級(jí)不止Intel2004年2月1日發(fā)布基于Prescott核心的第三代Pentium4處理器。采用0.09微米的制造工藝，擁有一億兩千五百萬(wàn)個(gè)晶體管，管線也增加到了31級(jí)。配備1MB二級(jí)緩存，16KB的數(shù)據(jù)緩存。2005/02/21：P46XX發(fā)布起跳頻率為3.2GHz，L2Cache2MB，售價(jià)為215歐元2005/02/28第一章212006年7月27日全球正式發(fā)布的Core2系列處理器22第一章

Pentium4EPentium4Pentium4ExtremeEditionAthlon64Athlon64FX核心PrescottNorthwoodGallatinClawHammerSledgeHammerSocketSocket478Socket478Socket478Socket754Socket940頻率2.8-3.4GHz1.6-3.4GHz3.2-3.4GHz2.0-2.2GHz2.2GHz生產(chǎn)技術(shù)0.09微米，應(yīng)變硅晶技術(shù)0.13微米0.13微米0.13微米，SOI0.13微米，SOI晶體管數(shù)125百萬(wàn)55百萬(wàn)178百萬(wàn)105.9百萬(wàn)105.9百萬(wàn)內(nèi)核尺寸m2112131237193193L1數(shù)據(jù)緩存16KB8KB8KB64KB64KBL1指令緩存1200微指令12000微指令2000微指令64KB64KBL2緩存1024KB512KB512KB1024/512KB1024KBL3緩存——2MB——SIMD指令SSE3/SSE2/SSESSE2/SSESSE2/SSESSE2/SSE/

3DNow！SSE2/SSE/

3DNow！23GordonMoore1965的預(yù)言已經(jīng)40年了，這條IT第一定律還能走多遠(yuǎn)？1971/11Intel40042300Transistors1978/6Intel808629000Transistors3μm2002/4Pentium4-2.2G55MillionTransistors0.13μm2004/2Prescott3.4GP4125MillionTransistors90nmGordonMooremadehisfamous…第一章24摩爾定律CPU性能每18個(gè)月增加一倍第一章GordonMoore25摩爾定律

晶體管數(shù)目每?jī)赡暝黾右槐?200280070055031012027.513.42.90.490500100015002000250030003500400045001973197819821985198919931995199719992000年萬(wàn)晶體管第一章26由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備五大部分組成；數(shù)據(jù)和程序以二進(jìn)制代碼形式存放；控制器根據(jù)存放在存儲(chǔ)器中的程序來(lái)工作。1.3.1微機(jī)系統(tǒng)結(jié)構(gòu)

微處理器是將運(yùn)算器和控制器以及其它部件集為一體的大規(guī)模集成電路。一臺(tái)計(jì)算機(jī)是以運(yùn)算器為中心，由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備組成。馮·諾依曼結(jié)構(gòu)輸入設(shè)備存儲(chǔ)器運(yùn)算器控制器輸出設(shè)備1.3微機(jī)系統(tǒng)工作原理第一章27哈佛結(jié)構(gòu)28

微處理器系統(tǒng)的總線結(jié)構(gòu)MPURAMROMI/O接口外設(shè)ABDBCB2組成微機(jī)系統(tǒng)的各部分通過(guò)地址總線AB、數(shù)據(jù)總線DB和控制總線CB聯(lián)系在一起。1總線是計(jì)算機(jī)中各類公共信號(hào)線的集合，是計(jì)算機(jī)系統(tǒng)中各部分聯(lián)絡(luò)的規(guī)范通道。第一章29

微處理器系統(tǒng)的總線結(jié)構(gòu)MPURAMROMI/O接口外設(shè)ABDBCB

微處理器MPU包含運(yùn)算器和控制器，是微機(jī)系統(tǒng)的核心部件。稱為中央處理單元(CPU)存儲(chǔ)器用來(lái)存放數(shù)據(jù)和程序；分為只讀存儲(chǔ)器ROM(ReadOnlyMemory)和隨機(jī)存取存儲(chǔ)器RAM(RandomAccessMemory)輸入輸出接口又稱為I/O接口(Input/Outputinterface)，是微機(jī)系統(tǒng)與外部設(shè)備交換信息的電路和通道。第一章30總線結(jié)構(gòu)MPUMI/O總線MPUI/OM存儲(chǔ)器總線I/O總線單總線雙總線MPU局部I/O局部M緩沖器總線控制邏輯

全局

全局MI/ODMA控制器雙重總線局部總線全局總線第一章31數(shù)據(jù)總線DB（DataBus）用來(lái)傳輸數(shù)據(jù)信息，是雙向總線，CPU既可通過(guò)DB從內(nèi)存或輸入設(shè)備讀入數(shù)據(jù)，又可通過(guò)DB將內(nèi)部數(shù)據(jù)送至內(nèi)存或輸出設(shè)備。地址總線AB（AddressBus）用于傳送CPU發(fā)出的地址信息，是單向總線。目的是指明與CPU交換信息的內(nèi)存單元或I/O設(shè)備?？刂瓶偩€CB（ControlBus）用來(lái)傳送控制信號(hào)、時(shí)序信號(hào)和狀態(tài)信息等。其中有的是CPU向內(nèi)存和外設(shè)發(fā)出的信息，有的則是內(nèi)存或外設(shè)向CPU發(fā)出的信息?？梢?jiàn)，CB中每一根線的方向是一定的、單向的，但作為一個(gè)整體則是雙向的，所以在各種結(jié)構(gòu)框圖中，凡涉及到控制總線CB，均以雙向線表示。第一章32以全加器為基礎(chǔ)，輔之以移位寄存器及相應(yīng)控制邏輯，完成加、減、乘、除四則運(yùn)算和各種邏輯運(yùn)算存放運(yùn)算操作數(shù)和結(jié)果寄存器組(RS)通用寄存器組堆棧指針(SP)程序計(jì)數(shù)器(PC)地址緩沖器數(shù)據(jù)緩沖器指令寄存器(IR)指令譯碼器(ID)操作控制器(OC)累加器(ACC)累加鎖存器標(biāo)志寄存器(FR)暫存器算術(shù)邏輯單元(ALU)根據(jù)指令發(fā)出控制信號(hào)地址總線數(shù)據(jù)總線控制總線臨時(shí)存放單元：暫時(shí)存放數(shù)據(jù)和地址指示棧項(xiàng)地址存放下一條要執(zhí)行的指令的地址寄存ALU操作結(jié)果的狀態(tài)1.3.2微處理器簡(jiǎn)化模型第一章33341.3.3指令概述

指令是規(guī)定計(jì)算機(jī)執(zhí)行特定操作的命令。

通常條指令包括兩部分：操作碼和地址碼。操作碼指明要完成操作的性質(zhì)，如加、減、乘、除、數(shù)據(jù)傳送、移位等；地址碼指明參加上述規(guī)定操作的數(shù)據(jù)存放地址或操作數(shù)。微型計(jì)算機(jī)每執(zhí)行一條指令都是分成三個(gè)階段進(jìn)行：取指令（Fetch）、分析指令（Decode）和執(zhí)行指令（Execute）。取指令階段的任務(wù)是根據(jù)程序計(jì)數(shù)器PC中的值，從存儲(chǔ)器讀出現(xiàn)行指令,送到指令寄存器IR，然后PC自動(dòng)加1指向下一條指令地址。第一章35

分析指令階段的任務(wù)是將IR中的指令操作碼譯碼，分析其指令性質(zhì)。如指令要求操作數(shù)，則尋找操作數(shù)地址。執(zhí)行指令階段的任務(wù)是取出操作數(shù)，執(zhí)行指令規(guī)定的操作。根據(jù)指令不同還可能寫(xiě)入操作結(jié)果。微型機(jī)程序的執(zhí)行過(guò)程實(shí)際上就是周而復(fù)始地完成這三階段操作的過(guò)程，直至遇到停機(jī)指令時(shí)才結(jié)束整個(gè)機(jī)器的運(yùn)行。第一章361.3.4指令示例ORG1000HMOVAL，

5CH B0H 5CHADDAL，

2EH 04H 2EHJO1009H 70H 03H

MOV[0200H]，

AL A2H 00H 02HHLT F4H匯編語(yǔ)言源程序?qū)?yīng)機(jī)器碼地址立即數(shù)程序執(zhí)行(動(dòng)畫(huà)圖有錯(cuò))第一章371.4微機(jī)硬件1.4.1微機(jī)系統(tǒng)的主要性能指標(biāo)1字長(zhǎng)微機(jī)系統(tǒng)能夠直接處理的二進(jìn)制數(shù)據(jù)的位數(shù)。2運(yùn)算速度微處理器的主頻/MIPS(MillionInstructionsPerSecond)3、存儲(chǔ)容量包括內(nèi)存容量（由微處理器的尋址能力決定）和外存容量。4、外設(shè)擴(kuò)展能力第一章381.4.2微型計(jì)算機(jī)先進(jìn)技術(shù)1微程序控制技術(shù)

根據(jù)要完成的操作控制信號(hào)編成若干“微指令”，存放在一個(gè)只讀存儲(chǔ)器里一條機(jī)器指令對(duì)應(yīng)一段微指令。運(yùn)行時(shí)，一條又一條地讀出這些微指令，從而產(chǎn)生所需要的各種操作控制信號(hào)（微操作），使相應(yīng)部件執(zhí)行所規(guī)定的操作。這種利用軟件方法來(lái)設(shè)計(jì)硬件的技術(shù)稱作“微程序控制”2虛擬存儲(chǔ)器技術(shù)

一種通過(guò)硬件和軟件的結(jié)合來(lái)擴(kuò)大用戶可用存儲(chǔ)空間的技術(shù)。程序預(yù)先放在外存儲(chǔ)器中，在操作系統(tǒng)的統(tǒng)一管理和調(diào)度下，按某種置換算法依次調(diào)入內(nèi)存儲(chǔ)器被CPU執(zhí)行。第一章39微型計(jì)算機(jī)先進(jìn)技術(shù)流水線技術(shù)是一種將每條指令分解為多步，并讓各步操作重疊進(jìn)行，從而實(shí)現(xiàn)幾條指令并行處理的技術(shù)。Pentium使用的6步流水線結(jié)構(gòu)（1）取指令：CPU從高速緩存或內(nèi)存中取一條指令。（2）指令譯碼：分析指令性質(zhì)。（3）地址生成：很多指令要訪問(wèn)存儲(chǔ)器中的操作數(shù)，操作數(shù)的地址也許在指令字中，也許要經(jīng)過(guò)某些運(yùn)算得到。（4）取操作數(shù)：當(dāng)指令需要操作數(shù)時(shí)，就需再訪問(wèn)存儲(chǔ)器，對(duì)操作數(shù)尋址并讀出。（5）執(zhí)行指令：由ALU執(zhí)行指令規(guī)定的操作。（6）存儲(chǔ)或?qū)懟亟Y(jié)果：最后運(yùn)算結(jié)果存放至某一內(nèi)存單元或?qū)懟乩奂悠鰽中。3流水線技術(shù)第一章40微型計(jì)算機(jī)先進(jìn)技術(shù)4高速緩沖存儲(chǔ)器技術(shù)

為了加快運(yùn)算速度，普遍在CPU與常規(guī)主存儲(chǔ)器之間增設(shè)了一級(jí)或兩級(jí)高速小容量存儲(chǔ)器（Cache）。將將要執(zhí)行的指令和數(shù)據(jù)復(fù)制到緩存中，加快執(zhí)行速度。動(dòng)態(tài)執(zhí)行是目前CPU主要采用的先進(jìn)技術(shù)之一。采用分支預(yù)測(cè)和動(dòng)態(tài)執(zhí)行的主要目的是為了提高CPU的運(yùn)算速度。推測(cè)執(zhí)行是依托于分支預(yù)測(cè)基礎(chǔ)上的，在預(yù)測(cè)程序是否分支后所進(jìn)行的處理也就是推測(cè)執(zhí)行。推測(cè)執(zhí)行技術(shù)的核心就是取指時(shí)，在局部范圍內(nèi)預(yù)先執(zhí)行并判斷所取指令的下一條指令最有可能的位置，Pentium4系列CPU的分支預(yù)測(cè)正確率達(dá)到了90%。

參考5分支預(yù)測(cè)（branchprediction）和推測(cè)執(zhí)行（speculationexecution）第一章41微型計(jì)算機(jī)先進(jìn)技術(shù)6亂序執(zhí)行（out-of-orderexecution）CPU根據(jù)各單元電路的空閑狀態(tài)和各指令能否提前執(zhí)行的具體情況分析后，將能提前執(zhí)行的指令立即發(fā)送給相應(yīng)電路執(zhí)行。當(dāng)然在各單元不按規(guī)定順序執(zhí)行完指令后還必須由相應(yīng)電路再將運(yùn)算結(jié)果重新按原來(lái)程序指定的指令順序排列后才能返回程序。這種將各條指令不按順序拆散后執(zhí)行的運(yùn)行方式就叫亂序執(zhí)行（也有叫錯(cuò)序執(zhí)行）技術(shù)。RISC的指令簡(jiǎn)單，CPU在每一周期的任務(wù)單純，因此CPU結(jié)構(gòu)簡(jiǎn)單，有利于流水作業(yè)。從PentiumPro開(kāi)始，x86CPU都采用RISC內(nèi)核+CISC到RISC譯碼器的結(jié)構(gòu)。當(dāng)今多媒體信息處理對(duì)微機(jī)處理高速數(shù)據(jù)流提出了更新、更高要求。為滿足這一要求，在微處理器中加入了新的用于多媒體處理的指令和數(shù)據(jù)類型，支持單指令多數(shù)據(jù)，支持并行處理。7CISC指令集加RISC微結(jié)構(gòu)8多媒體技術(shù)第一章421.4.3微機(jī)系統(tǒng)組成微機(jī)主板電源、機(jī)箱外圍設(shè)備外部設(shè)備外存儲(chǔ)器模擬量I/O：A/D、D/A轉(zhuǎn)換器、開(kāi)關(guān)量I/O過(guò)程I/O通道微處理器內(nèi)存儲(chǔ)器I/O接口電路系統(tǒng)總線算術(shù)邏輯單元控制器寄存器陣列只讀存儲(chǔ)器（ROM）隨機(jī)存儲(chǔ)器（RAM）高速緩存（Cache）并行輸入/輸出接口串行輸入/輸出接口磁盤(pán)、磁帶光盤(pán)、U盤(pán)PC總線、ISA、EISA、PCI、AGP鍵盤(pán)、鼠標(biāo)、觸摸屏、掃描儀、顯示器、打印機(jī)、繪圖儀、數(shù)碼相機(jī)……輸入/輸出設(shè)備第一章431存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)的存儲(chǔ)和記憶部件，用來(lái)存儲(chǔ)數(shù)據(jù)和程序。

內(nèi)存單元與地址計(jì)算機(jī)的內(nèi)存儲(chǔ)器是由若干內(nèi)存單元組成的，每個(gè)內(nèi)存單元存放一個(gè)字節(jié)的二進(jìn)制信息。內(nèi)存單元的總數(shù)目叫內(nèi)存容量；計(jì)算機(jī)中每個(gè)內(nèi)存單元有惟一的地址，CPU通過(guò)地址對(duì)指定單元的數(shù)據(jù)進(jìn)行訪問(wèn)（讀／寫(xiě)）；內(nèi)存容量的大小由CPU的尋址空間決定。尋址空間=2n。

內(nèi)存操作讀操作－CPU將內(nèi)存單元的內(nèi)容讀入到CPU；寫(xiě)操作－CPU將數(shù)據(jù)寫(xiě)到內(nèi)存單元。

內(nèi)存分類

ROM、RAM

每個(gè)內(nèi)存單元有一個(gè)地址，每個(gè)地址的內(nèi)存單元可存放1字節(jié)的數(shù)據(jù)—內(nèi)存單元的地址和內(nèi)容是不同的概念8086:220=1MBPII:236=64GB第一章442