模擬集成電路設(shè)計(jì)-兩級(jí)全差分高增益放大器設(shè)計(jì)

全差分高增益放大器的設(shè)計(jì)一、設(shè)計(jì)產(chǎn)品名稱全差分高增益放大器二、設(shè)計(jì)目的1.掌握模擬集成電路的根本設(shè)計(jì)流程；2.掌握Cadence根本使用方法；3.學(xué)習(xí)模擬集成電路幅員的設(shè)計(jì)要點(diǎn)；4.培養(yǎng)分析、解決問(wèn)題的綜合能力；5.掌握模擬集成電路的仿真方法；6.熟悉設(shè)計(jì)驗(yàn)證流程方法。三、設(shè)計(jì)內(nèi)容全差分高增益放大器〔Full-differentialOTA〕是一種非常典型的模擬IP，在各類(lèi)模擬信號(hào)鏈路、ADC、模擬濾波器等重要模擬電路中應(yīng)用廣泛，是模擬IC設(shè)計(jì)人員必需掌握的一種根底性IP設(shè)計(jì)。采用華大九天Aether全定制IC設(shè)計(jì)平臺(tái)及其自帶的0.18umPDK，設(shè)計(jì)一款全差分高增益放大器電路，完成電路圖設(shè)計(jì)、前仿真、Layout設(shè)計(jì)和物理驗(yàn)證〔DRC&LVS〕?？紤]以下OTA架構(gòu)：圖1OTA架構(gòu)四、電路設(shè)計(jì)思路模擬集成電路的設(shè)計(jì)分為前端與后端，設(shè)計(jì)流程可以分為明確性能要求、選擇電路結(jié)構(gòu)、計(jì)算器件參數(shù)、原理圖繪制、前仿真、幅員繪制、DRC設(shè)計(jì)規(guī)那么檢查、LVS幅員與電路圖一致性檢查、寄生參數(shù)提取及后仿真、流片測(cè)試。本次實(shí)驗(yàn)使用基于華大九天Aether全定制IC設(shè)計(jì)平臺(tái)及其自帶的0.18umPDK，實(shí)現(xiàn)模擬集成電路全差分高增益放大器的全流程設(shè)計(jì)與仿真?！?〕性能指標(biāo)：需要驗(yàn)證三種PVTCorner：a)電源電壓1.8V，溫度27℃，corner為T(mén)T；b)電源電壓1.6V，溫度80℃，corner為SS；c)電源電壓2.0V，溫度-40℃，corner為FF；要求各Corner下開(kāi)環(huán)技術(shù)指標(biāo)〔含Cload=10fF〕：①放大器開(kāi)環(huán)DC增益Av0≥90dB；②0dB帶寬BW0≥500MHz；③相位裕度PhaseMargin≥50°。④DC抑制比PSRR-0≥60dB，〔3*2=6分〕⑤10MHz時(shí)抑制比PSRR-10M≥45dB?！?*2=6分〕〔2〕電路結(jié)構(gòu)選擇：根據(jù)性能指標(biāo)要求，可以采用兩級(jí)運(yùn)放的設(shè)計(jì)，其中第一級(jí)運(yùn)放主要為了提高增益，第二級(jí)主要為了增大輸出電壓擺幅。備選一級(jí)放大器電路結(jié)構(gòu)有：套筒式共源共柵和折疊式共源共柵，其電路圖如下。圖2折疊式共源共柵電路結(jié)構(gòu)圖3套筒式共源共柵電路結(jié)構(gòu)兩種運(yùn)放結(jié)構(gòu)特性比照方下：表1運(yùn)放結(jié)構(gòu)特性比照運(yùn)放結(jié)構(gòu)增益輸出擺幅速度功耗噪聲折疊式共源共柵中中高中中套筒式共源共柵中中高低低綜上，設(shè)計(jì)中選擇增益較高的傳統(tǒng)的套筒式共源共柵結(jié)構(gòu)運(yùn)放作第一級(jí)，選擇簡(jiǎn)單的共源結(jié)構(gòu)作第二級(jí)，提供髙的輸出擺幅和大的驅(qū)動(dòng)電流。筒單的兩級(jí)運(yùn)放的直流增益比擬小，因此我們采用共源共柵結(jié)構(gòu)的增益更大?？傮w設(shè)計(jì)由輸入級(jí)、輸出級(jí)、共模反應(yīng)電路、頻路補(bǔ)償電路和偏置電路組成。其中，輸入級(jí)采用套筒式共源共柵放大器，輸出級(jí)采用共源放大器，偏置電路選用偏置在飽和區(qū)的MOS管作為尾電流源，頻率補(bǔ)償電路采用密勒電容跨接在第一級(jí)和第二級(jí)放大器之間。電路拓?fù)鋱D如下列圖所示圖4電路結(jié)構(gòu)圖五、電路設(shè)計(jì)過(guò)程及仿真結(jié)果1、第一級(jí)電路設(shè)計(jì)根據(jù)直流增益90dB的要求，一般第二級(jí)運(yùn)放(共源級(jí))的增益只有10左右，所以第一級(jí)運(yùn)放的增益至少要到達(dá)1000，即60dB?！?〕參數(shù)計(jì)算完成了電路圖的根本結(jié)構(gòu)之后，接下來(lái)就是給每個(gè)元件參加設(shè)計(jì)量，這樣就需要對(duì)各個(gè)器件的參數(shù)進(jìn)行分配和計(jì)算。I.電流的分配由于VDD=1.8V，總的電流為8mA。給第一級(jí)分配4mA電流，第二級(jí)分配2mA電流，共模反應(yīng)2mA的電流。對(duì)于第一級(jí)而言兩條支路是完全對(duì)稱，所以給每條之路分配2mA的電流，即所有mos管〔除尾電流源外〕的電流均為2mA；而對(duì)于尾電流源的電流值為兩個(gè)輸入支路電流之和，即為4mA。II.過(guò)驅(qū)動(dòng)電壓的分配由于題目沒(méi)有要求輸出擺幅的大小，可以從流過(guò)mos管的電流的大小來(lái)確定分配給它們的過(guò)驅(qū)動(dòng)電壓的大小，以此為標(biāo)準(zhǔn)分配過(guò)驅(qū)動(dòng)電壓。此處給所有mos管分配0.2V過(guò)驅(qū)動(dòng)電壓。III.寬長(zhǎng)比確實(shí)定通過(guò)電流與過(guò)驅(qū)動(dòng)電壓的關(guān)系式確定寬長(zhǎng)比，由于所有mos管都必須工作在飽和區(qū)，所以使用飽和區(qū)的電流－過(guò)驅(qū)動(dòng)電壓的關(guān)系：Nmos管：IDS＝1/2unCOX〔W/L〕〔VGS－Vth〕2＝1/2unCOXVOD2＝>〔W/L〕=(2IDS)/(unCOXVOD2)Pmos管：IDS＝1/2upCOX〔W/L〕〔VGS－Vth〕2＝1/2upCOXVOD2＝>〔W/L〕=(2IDS)/(upCOXVOD2)根據(jù)公式可得所有mos管的寬長(zhǎng)比，分別為：〔W/L〕p＝980；〔W/L〕n＝259。根據(jù)上面求出的寬長(zhǎng)比確定寬度和長(zhǎng)度。由于使用工藝庫(kù)，取L＝350nm，同樣可以得到各種W值Wp＝177.65um，Wn＝63.9umIV.分配初始偏置電壓值mos管閾值電壓的初始值由工藝庫(kù)中給定，給定的pmos管的閾值電壓為Vth＝-0.45V左右，nmos管的閾值電壓為Vth＝0.45V左右，這些值將在仿真過(guò)程中修正。pmos管M0，M1，的過(guò)驅(qū)動(dòng)電壓為VOD0＝VOD1＝0.2V，而|Vth|＝0.45V，那么偏置電壓源電壓為Vb1＝1.8V－〔0.45V＋0.2V〕＝1.15V。pmos管M2，M3的過(guò)驅(qū)動(dòng)電壓為VOD2＝VOD3＝0.2V，而|Vth|＝0.45V，那么偏置電壓源電壓為V0＝1.8V－〔0.45V＋0.2V＋0.2V〕＝0.95V。nmos管M6，M7的過(guò)驅(qū)動(dòng)電壓〔輸入管的偏置直流電壓局部〕為VOD6＝VOD7＝02V，而Vth＝0.45V，那么偏置電壓源電壓為V0＝0.45V＋0.2V＝0.65V。nmos管M4，M5的過(guò)驅(qū)動(dòng)電壓為VOD4＝VOD5＝0.2V，而Vth＝0.45V，那么偏置電壓源電壓為V0＝0.45V＋0.2V＋0.2V＝0.85V。根據(jù)給定的初始的偏置電壓給各個(gè)偏置電壓源加值?！?〕繪制原理圖電路參數(shù)確定完之后進(jìn)行電路原理圖的繪制，繪制過(guò)程中注意：所有的pmos管的襯底都必須接電源；所有nmos管的襯底都必須接地；直接用電壓源給出了偏置電壓。圖5第一級(jí)放大器電路原理圖〔3〕生成symbol圖形Symbol的生成過(guò)成：我們選擇在已經(jīng)制作好的cellview中建立它的symbol，點(diǎn)擊Create－>SymbolView，這樣就可以直接從已經(jīng)建好的cellview的schematic中建立了它的symbol文件。建立的symbol的圖形(可以改變圖形形狀)，如下列圖所示：圖6第一級(jí)放大器symbol圖形2、第一級(jí)電路仿真對(duì)于已經(jīng)生成symbol的圖形，需要給輸入端參加鼓勵(lì)之后才能夠進(jìn)行仿真。需要生成一個(gè)新的cellview作仿真。〔1〕繪制測(cè)試電路圖Cellview的生成同上所述，在cellview的設(shè)計(jì)過(guò)程中參加剛剛設(shè)計(jì)的第一級(jí)套筒式共源共柵放大器作為仿真模型，對(duì)其輸入端加鼓勵(lì)。第一級(jí)放大器測(cè)試電路圖，如下列圖所示：圖7第一級(jí)放大器測(cè)試電路圖〔2〕設(shè)定仿真類(lèi)型對(duì)第一級(jí)放大器的直流工作點(diǎn)〔OP〕、交流特性〔AC〕和瞬態(tài)特性〔Tran〕進(jìn)行仿真，其中AC仿真掃描頻率范圍1Hz—1GHz，瞬態(tài)仿真范圍0—2ms?！?〕仿真及其參量修正進(jìn)行完以上分析之后，就可以對(duì)第一級(jí)電路進(jìn)行仿真了。仿真的方法有兩種，可以通過(guò)點(diǎn)擊菜單中的Simulation-NetlistandRun進(jìn)行網(wǎng)表的提取和仿真；第二種方法是通過(guò)快捷方式。根據(jù)打印出的mos管狀態(tài)圖中的Vth值，通過(guò)V0=VOD+Vth+Vs來(lái)修正偏置電壓的值，再進(jìn)行仿真。在此過(guò)程中，由于M0，M1，M8不存在襯偏效應(yīng)所以他們的閾值電壓值的改變可能會(huì)小一些，所以先調(diào)整這些管子的偏置電壓值比擬適宜；而對(duì)于M2，M3，M4，M5，M6，M7這些mos管而言，都存在襯偏效應(yīng)，所以他們的值改變的比擬大，需要不斷的修正仿真，直到這些值都根本不變化即可。這樣就完全確定了偏置電壓的值。下來(lái)要做的工作是考慮所有的mos管是否工作在飽和區(qū)，同樣是通過(guò)打印mos管的狀態(tài)來(lái)確定的。需要考慮VDS≥VGS-Vth才能使mos管工作在飽和區(qū)。從打印的圖中觀察電壓VDS，VGS-Vth的大小，如果不滿足VDS≥VGS-Vth，那么mos管不飽和，需要通過(guò)調(diào)節(jié)mos管的寬長(zhǎng)比來(lái)改變它的飽和狀態(tài)。只有當(dāng)所有的mos管都到達(dá)飽和時(shí)，放大器的增益才能到達(dá)最大。注意：a)在調(diào)節(jié)mos管的寬長(zhǎng)比時(shí)，只能在原來(lái)的寬長(zhǎng)比的根底上對(duì)寬度作適當(dāng)調(diào)整，不能不考慮原來(lái)的值，大幅度調(diào)整，這樣將會(huì)和你的設(shè)計(jì)完全不符的情況。b)如果當(dāng)所有的mos管都已到達(dá)飽和，但是對(duì)于放大器的增益還是不滿足時(shí)可以將輸出端兩端的mos管的寬長(zhǎng)同時(shí)加大，這樣可以使增益大幅度增加。這是由于當(dāng)寬長(zhǎng)同時(shí)加大時(shí)，電流、跨導(dǎo)等量由于寬長(zhǎng)比的值沒(méi)有變化，所以它們的值也不改變。但是由于長(zhǎng)度L增大，使λ值減小，從而使這個(gè)mos管的輸出電阻增大，輸出兩端的mos管的寬長(zhǎng)同時(shí)加大，即M2，M3，M4，M5的寬長(zhǎng)同時(shí)加大，使輸出電阻ro2，ro3，ro4，ro5增大，從而使增益加大。|Av|=GmRout=gm10*{[gm3ro3(ro10//ro1)]//(gm5ro5ro7)}〔4〕仿真結(jié)果由于我們是對(duì)差動(dòng)電路進(jìn)行分析，所以輸出需要分析兩個(gè)輸出端的差動(dòng)值，需要使用計(jì)算器，將兩個(gè)單端的輸出的tran值相減得到差動(dòng)電路的tran值。①Tran仿真結(jié)果圖8第一級(jí)放大器Tran仿真圖形②AC仿真結(jié)果圖9第一級(jí)放大器AC仿真圖形3、第二級(jí)電路設(shè)計(jì)第二級(jí)采用共源放大器，提供高的輸出擺幅?！?〕參數(shù)計(jì)算完成了電路圖的根本結(jié)構(gòu)之后，接下來(lái)就是設(shè)計(jì)每個(gè)元件的參數(shù)，這樣就需要對(duì)各個(gè)器件的參數(shù)進(jìn)行分配和計(jì)算。I.電流的分配總的電流為IDS＝8mA。給第一級(jí)分配4mA電流，第二級(jí)分配2mA電流。對(duì)于第二級(jí)而言兩條支路也是完全對(duì)稱，所以給每條支路分配1mA的電流，即所有mos的電流均為1mA。II.過(guò)驅(qū)動(dòng)電壓的分配由于所有mos管流過(guò)的電流是相等的，均為1mA，所以考慮給pmos管分配0.2V過(guò)驅(qū)動(dòng)電壓，而給nmos管分配0.2V過(guò)驅(qū)動(dòng)電壓。III.寬長(zhǎng)比確實(shí)定使用飽和區(qū)的電流－過(guò)驅(qū)動(dòng)電壓的關(guān)系：Nmos管：IDS＝1/2unCOX〔W/L〕〔VGS－Vth〕2＝1/2unCOXVOD2＝>〔W/L〕=(2IDS)/(unCOXVOD2)Pmos管：IDS＝1/2upCOX〔W/L〕〔VGS－Vth〕2＝1/2upCOXVOD2＝>〔W/L〕=(2IDS)/(upCOXVOD2)根據(jù)公式可得所有mos管的寬長(zhǎng)比，分別為：〔W/L〕n＝162；〔W/L〕p＝452。根據(jù)上面求出的寬長(zhǎng)比確定寬度和長(zhǎng)度。由于使用工藝庫(kù)，取L＝350nm，但是此處我們?yōu)榱说玫礁痈叩脑鲆?，將這pmos管的寬長(zhǎng)同時(shí)加倍，取L＝700nm，同樣可以得到各種W值W1，3＝117um，W0，2＝316um。IV.分配初始偏置電壓值同樣mos管閾值電壓的初始值由工藝庫(kù)中給定，pmos管的閾值電壓為Vth＝－0.45V，nmos管的閾值電壓為Vth＝0.45V。nmos管M1，M3的過(guò)驅(qū)動(dòng)電壓為VOD1＝VOD3＝0.3V，而Vth＝0.713V，那么偏置電壓源電壓為V0＝0.45V＋0.2V＝0.65V。pmos管M0，M2〔輸入管的偏置直流電壓局部〕是由第一級(jí)的輸出電壓決定。根據(jù)給定的初始的偏置電壓給各個(gè)負(fù)載電壓源加值?！?〕繪制原理圖電路參數(shù)確定完之后進(jìn)行電路原理圖的繪制，繪制過(guò)程中注意：所有的pmos管的襯底都必須接電源；所有nmos管的襯底都必須接地；直接用電壓源給出了偏置電壓。注意：同第一級(jí)一樣，直接用電壓源給出偏置電壓，為了以后使用此模塊方便，先不要直接給輸入?yún)⒓庸膭?lì)。(將此圖生成一個(gè)symbol之后再加鼓勵(lì))。圖10第二級(jí)放大器電路原理圖〔3〕生成symbol圖形Symbol的生成過(guò)成：我們選擇在已經(jīng)制作好的cellview中建立它的symbol，點(diǎn)擊Create－>SymbolView，這樣就可以直接從已經(jīng)建好的cellview的schematic中建立了它的symbol文件。建立的symbol的圖形(可以改變圖形形狀)，如下列圖所示：圖11第二級(jí)放大器symbol圖形4、第二級(jí)電路仿真對(duì)于已經(jīng)生成symbol的圖形，需要給輸入端參加鼓勵(lì)之后才能夠進(jìn)行仿真。需要生成一個(gè)新的cellview作仿真。〔1〕繪制測(cè)試電路圖Cellview的生成同上所述，在cellview的設(shè)計(jì)過(guò)程中參加剛剛設(shè)計(jì)的第一級(jí)套筒式共源共柵放大器作為仿真模型，對(duì)其輸入端加鼓勵(lì)。第二級(jí)放大器測(cè)試電路圖，如下列圖所示：圖12第二級(jí)放大器測(cè)試電路圖〔2〕設(shè)定仿真類(lèi)型對(duì)第二級(jí)放大器的直流工作點(diǎn)〔OP〕、交流特性〔AC〕和瞬態(tài)特性〔Tran〕進(jìn)行仿真，其中AC仿真掃描頻率范圍1Hz—1GHz，瞬態(tài)仿真范圍0—2ms?！?〕仿真及其參量修正進(jìn)行完以上分析之后，就可以對(duì)第一級(jí)電路進(jìn)行仿真了。仿真的方法有兩種，可以通過(guò)點(diǎn)擊菜單中的Simulation-NetlistandRun進(jìn)行網(wǎng)表的提取和仿真；第二種方法是通過(guò)快捷方式。由于第二級(jí)電路中所有的mos管都不存在襯偏效應(yīng)所以他們的閾值電壓值的改變可能會(huì)小一些。考慮所有的mos管是否工作在飽和區(qū)，同樣是通過(guò)打印mos管的狀態(tài)來(lái)確定的。需要考慮VDS≥VGS-Vth才能使mos管工作在飽和區(qū)。調(diào)節(jié)mos管的寬長(zhǎng)比?！?〕仿真結(jié)果由于我們是對(duì)差動(dòng)電路進(jìn)行分析，所以輸出需要分析兩個(gè)輸出端的差動(dòng)值，需要使用計(jì)算器，將兩個(gè)單端的輸出的tran值相減得到差動(dòng)電路的tran值。①Tran仿真結(jié)果圖13第二級(jí)放大器Tran仿真圖形②AC仿真結(jié)果圖14第二級(jí)放大器AC仿真圖形在分別完成了兩級(jí)放大器之后，將這兩個(gè)放大器連接在一個(gè)電路圖中進(jìn)行仿真，并且參加鼓勵(lì)圖形，如下列圖所示：5、總體電路設(shè)計(jì)〔1〕繪制原理圖在分別完成了兩級(jí)放大器之后，將這兩個(gè)放大器連接在一個(gè)電路圖中，加上共模負(fù)反應(yīng)后，其電路原理圖如下列圖所示圖15總體電路原理圖〔2〕生成symbol圖形Symbol的生成過(guò)成：我們選擇在已經(jīng)制作好的cellview中建立它的symbol，點(diǎn)擊Create－>SymbolView，這樣就可以直接從已經(jīng)建好的cellview的schematic中建立了它的symbol文件。建立的symbol的圖形(可以改變圖形形狀)，如下列圖所示：圖16總體電路symbol圖6、總體電路仿真〔1〕繪制測(cè)試電路圖①開(kāi)環(huán)電路性能仿真測(cè)試電路圖生成的symbol圖形后參加鼓勵(lì)，如下列圖所示圖17總體電路開(kāi)環(huán)性能測(cè)試電路圖②電源抑制比仿真測(cè)試電路圖生成的symbol圖形后參加鼓勵(lì)，如下列圖所示圖18總體電路電源抑制比測(cè)試電路圖〔2〕仿真狀態(tài)設(shè)置對(duì)總體電路的直流工作點(diǎn)〔OP〕、交流特性〔AC〕和瞬態(tài)特性〔Tran〕進(jìn)行仿真，其中AC仿真掃描頻率范圍1Hz—1GHz，瞬態(tài)仿真范圍0—2ms。仿真state保存如下列圖所示。圖19總體電路開(kāi)環(huán)性能仿真狀態(tài)圖圖20總體電路PSRR仿真狀態(tài)圖〔3〕仿真結(jié)果在電源電壓1.8V，溫度27℃，corner為T(mén)T狀態(tài)下。①Tran仿真結(jié)果圖21總體電路Tran仿真圖形②AC仿真結(jié)果圖22總體電路AC仿真圖形③PSRR仿真結(jié)果圖23總體電路PSRR仿真圖形由以上仿真結(jié)果可以看出來(lái)，該放大器的性能如下：放大器開(kāi)環(huán)DC增益Av0=101dB0dB帶寬BW0=573MHz相位裕度PhaseMargin=52°DC抑制比PSRR-0=100dB10MHz時(shí)抑制比PSRR-10M=30dB7、幅員設(shè)計(jì)幅員設(shè)計(jì)是實(shí)現(xiàn)集成電路制造所必不可少的的環(huán)節(jié)，它不僅關(guān)系到集成電路的功能是否正確，而且也會(huì)極大程度的影響集成電路的性能、本錢(qián)和功耗。在設(shè)計(jì)幅員時(shí)，需要考慮整體布局和走線的優(yōu)化。對(duì)于繪制模擬電路幅員，需要注意MOS管的匹配、寄生電容以及寄生電阻等問(wèn)題。本次實(shí)驗(yàn)設(shè)計(jì)幅員如下列圖所示。圖24總體電路幅員在幅員設(shè)計(jì)中，差分MOS對(duì)管對(duì)稱排列以盡量實(shí)現(xiàn)差分MOS管匹配，將各MOS管進(jìn)行縱向或橫向?qū)R，有利于水平或者垂直走線，走線也盡量對(duì)稱排列。內(nèi)部信號(hào)線采用金屬1層將MOS管連接，輸入輸出PIN采用金屬二層，盡量減少金屬布線通過(guò)MOS管的有源區(qū)，MOS管柵極上方?jīng)]有走線干擾。在輸入輸出端口放置標(biāo)記，并改變相應(yīng)的標(biāo)記層與金屬層匹配。由以上幅員可以看出，該幅員設(shè)計(jì)：a)功能完整、使用器件正確b)結(jié)構(gòu)簡(jiǎn)潔美觀c)需要匹配的器件〔如差分對(duì)管、電流鏡等〕擺放合理d)走線符合電氣常識(shí)規(guī)那么e)有合理的外部Guardring8、DRC驗(yàn)證DRC(DesignRuleCheck)設(shè)計(jì)規(guī)那么檢查，幅員設(shè)計(jì)完成后進(jìn)行DRC驗(yàn)證，驗(yàn)證結(jié)果如下列圖所示。圖25總體電路DRC驗(yàn)證結(jié)果圖從結(jié)果圖中可以看出來(lái)，除了patterndensity外沒(méi)有其他錯(cuò)誤，剩下的錯(cuò)誤都是金屬密度錯(cuò)誤，可以認(rèn)為DRC通過(guò)。DRC過(guò)程中常出現(xiàn)錯(cuò)誤有：M1層最小間距和最小寬度為0.23μm，M2層最小間距和最小寬度為0.28μm，兩過(guò)孔最小間距0.25μm，M1層區(qū)域最小面積0.2μm，接觸點(diǎn)太少造成面積太小，GT到AA間距0.2μm等等。9、LVS驗(yàn)證編輯好的幅員通過(guò)了DRC設(shè)計(jì)規(guī)那么檢查后，有可能還有錯(cuò)誤，這些錯(cuò)誤不是由于違反了設(shè)計(jì)規(guī)那么，而是可能與實(shí)際原理圖不一致造成。因此通過(guò)DRC的幅員還需要進(jìn)行LVS也就是幅員和電路圖一致性檢查，實(shí)際上就是從幅員中提取出電路的網(wǎng)表來(lái)，再和原理圖網(wǎng)表比擬。LVS的目的就是為了檢查幅員與原理圖或者數(shù)字網(wǎng)表一致。本次實(shí)驗(yàn)進(jìn)行的LVS檢查結(jié)果如下列圖所示。圖26總體電路LVS驗(yàn)證結(jié)果圖進(jìn)行LVS驗(yàn)證后，結(jié)果出現(xiàn)了對(duì)號(hào)，顯示出PASS，這說(shuō)明LVS驗(yàn)證通過(guò)。六、課后思考題答復(fù)Lab1層次化設(shè)計(jì)電路圖，相比于所有器件都處于同一層上的設(shè)計(jì)，優(yōu)點(diǎn)是什么？層次化設(shè)計(jì)分為自頂向下法和自底向上法，主要區(qū)別是從系統(tǒng)功能要求開(kāi)始設(shè)計(jì)和從根本模塊開(kāi)始設(shè)計(jì)。層次化電路圖設(shè)計(jì)方法實(shí)際上是一種模塊化設(shè)計(jì)方法。用戶可以將待設(shè)計(jì)的系統(tǒng)劃分為多個(gè)子系統(tǒng)，每個(gè)子系統(tǒng)下面又可以劃分為假設(shè)干個(gè)功能模塊，每個(gè)功能模塊還可以再細(xì)化為假設(shè)干個(gè)根本模塊，每個(gè)功能模塊還可以再細(xì)化為假設(shè)干個(gè)根本模塊。設(shè)計(jì)好每個(gè)根本模塊，定義好每個(gè)根本模塊之間的連接關(guān)系，就可以完成整個(gè)系統(tǒng)的設(shè)計(jì)過(guò)程。在opamp電路圖中，試說(shuō)明電容C0和電阻R0的作用？C0作為密勒補(bǔ)償電容，改善放大器輸出端的頻率特性。密勒效應(yīng)是通過(guò)放大輸入電容來(lái)起作用的，即密勒電容C可以使得器件或者電路的等效輸入電容增大(1+Av)倍，Av是電壓增益。因此很小的密勒電容即可造成器件或者電路的頻率特性大大降低。R0和C0連接在輸出端，構(gòu)成 RC密勒補(bǔ)償。3.在opamp電路圖中，試說(shuō)明NM6，NM7和PM3三管各自的作用NM6和NM7構(gòu)成了電流鏡，作為尾電流源為放大器提供大信號(hào)偏置。飽和區(qū)的MOS管的輸出電阻近似為無(wú)窮大，所以PM3用一個(gè)飽和區(qū)的MOS管用于提升輸出電阻，從而提升放大倍數(shù)。Lab21.在opamp的開(kāi)環(huán)testbench中，說(shuō)明C0、C1和L0器件各自的作用，說(shuō)明C1和L0的值為何設(shè)定為1Meg這么大的數(shù)值？運(yùn)放的放大倍數(shù)很大，輸入端等效為虛地，而L0和C0與負(fù)載電容并聯(lián)，組成了電流負(fù)反應(yīng)網(wǎng)絡(luò)，L0的阻抗為jwL，L0越大，阻抗越大，電流越小，C0的阻抗為1/jwC。C0越大阻抗越小，增大分流，減小反應(yīng)電流。2.通過(guò)opamp的閉環(huán)testbench，而不參考仿真結(jié)果，說(shuō)出該電路的理論閉環(huán)低頻增益是多少？A：10倍B：11倍C：-10倍D：-11倍B閉環(huán)testbench仿真得到的增益結(jié)果，和理論值是否有誤差？如有，試解釋該差距的來(lái)源有誤差，因?yàn)樨?fù)反應(yīng)電路的參加會(huì)減小電路整體放大倍數(shù)。4.在Corner掃描仿真中，三個(gè)PVTcorner掃描的結(jié)果，該opamp是否都足夠穩(wěn)定？考慮如何改良o(jì)pamp的穩(wěn)定性措施SS工藝角的單位增益帶寬最小，為100MHz，相位裕度為90°左右，一般電路的相位裕度大于60°就認(rèn)為系統(tǒng)穩(wěn)定，所以可以通過(guò)參加密勒補(bǔ)償電容并調(diào)節(jié)電容值從而適當(dāng)減小一些相位裕度，增大一些單位增益帶寬。Lab31.從生產(chǎn)工藝方面說(shuō)明，對(duì)需要嚴(yán)格匹配的敏感器件執(zhí)行DeviceMatching的必要性是什么？為什么將NM1&NM2兩管match成ABBA而不是ABAB的形式？晶體管的匹配在模擬電路中有很高的應(yīng)用頻率，比方一些差分對(duì)電路，主要依靠柵極到源極電壓的匹配。同時(shí)像電流鏡，主要依靠漏極電流的匹配。通常匹配的幅員設(shè)計(jì)能夠使電壓的偏差減少到±5mv，使漏極電流有±1％的誤差。使用相同重心的幅員規(guī)那么。中等以上精度的匹配晶體管，要求必須要是相同重心布局，通常是通過(guò)分割大的晶體管成偶數(shù)個(gè)的手指狀晶體管來(lái)實(shí)現(xiàn)，同時(shí)要把他們放在交叉的陣列中。比方在有相同差分對(duì)的放大電路中，采用晶體管同重心的幅員方法來(lái)得到靈敏的模擬電路幅員，以至于有一個(gè)精確的輸出。2.CreatePath過(guò)程中，如果勾選上F3對(duì)話框中的WithSameLayer，會(huì)有什么效果？如果同時(shí)選中WithSameLayer和AutoDetectEdge，那么軟件就會(huì)自動(dòng)檢測(cè)同層金屬的邊沿，而不檢測(cè)不同層金屬的邊沿。比方在繪制M2層時(shí)如果選中了WithSameLayer和AutoDetectEdge，那么繪圖時(shí)就會(huì)鎖定M2金屬的邊沿。3.如果有需要，怎樣利用CreatePath來(lái)產(chǎn)生bus線？快捷鍵P+F3喚出CreatePath菜單，找到MoreOptionsforBus選項(xiàng)，展開(kāi)即可設(shè)置Bus線的各項(xiàng)性質(zhì)，如信號(hào)個(gè)數(shù)等。4.在PartialChopGuardring時(shí)，如果直接用Shift+C鍵對(duì)Guardri