2022年東南大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

2022年東南大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)《計(jì)算機(jī)組成原理》科目期末

試卷B（有答案）

一、選擇題

1、某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache一主存系統(tǒng)構(gòu)成，Cache的存取周期為10ms,主存的

存取周期為50ms。在CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為4800次，主存

完成的存取次數(shù)為200次，該Cache一主存系統(tǒng)的效率是（）。

【注：計(jì)算機(jī)存取時(shí)，同時(shí)訪問Cache和主存，Cache訪問命中，則主存訪問失效；

Cache訪問未命中，則等待主存訪問】

A.0.833B.0.856C.0.958D.0.862

2,下列關(guān)于頁式虛擬存儲(chǔ)器的論述，正確的是（）。

A.根據(jù)程序的模塊性，確定頁面大小

B.可以將程序放置在頁面內(nèi)的任意位置

C.可以從邏輯上極大地?cái)U(kuò)充內(nèi)存容量，并且使內(nèi)存分配方便、利用率高

D.將正在運(yùn)行的程序全部裝入內(nèi)存

3、在原碼兩位乘中，符號位單獨(dú)處理，參加操作的數(shù)是（）。

A.原碼B.絕對值的補(bǔ)碼C.補(bǔ)碼D.絕對值

4、下列關(guān)于各種移位的說法中正確的是（）。

I.假設(shè)機(jī)器數(shù)采用反碼表示，當(dāng)機(jī)器數(shù)為負(fù)時(shí)，左移時(shí)最高數(shù)位丟0,結(jié)果出錯(cuò)；右移時(shí)

最低數(shù)位丟0,影響精度

n在算術(shù)移位的情況下，補(bǔ)碼左移的前提條件是其原最高有效位與原符號位要相同

ni.在算術(shù)移位的情況下，雙符號位的移位操作中只有低符號位需要參加移位操作（）

A.m、nB.只有nc.只有mD.全錯(cuò)

5、假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示：rl=FEH,r2=F2H,r3=90H,r4=F8H,若將

運(yùn)算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是（）。

A.rlxr4B.r2xr3C.rlxr4D.r2xr4

6、總線的通信控制主要解決（）問題。

A.由哪個(gè)主設(shè)備占用總線

B.通信雙方如何獲知傳輸開始和結(jié)束

C.通信過程中雙方如何協(xié)調(diào)配合

D.B和C

7、在（）結(jié)構(gòu)中，外部設(shè)備可以和主存儲(chǔ)器單元統(tǒng)一編址。

A.單總線B.雙總線C.三總線D.以上都可以

8、下列描述中，正確的是（）。

A.控制器能理解、解釋并執(zhí)行所有指令以及存儲(chǔ)結(jié)果

B.所有數(shù)據(jù)運(yùn)算都在CPU的控制器中完成

C.ALU可存放運(yùn)算結(jié)果

D.輸入、輸出裝置以及外界的輔助存儲(chǔ)器稱為外部設(shè)備

9、假定機(jī)器M的時(shí)鐘頻率為200MHz,程序P在機(jī)器M上的執(zhí)行時(shí)間為12s。對P優(yōu)

化時(shí)，將其所有乘4指令都換成了一條左移兩位的指令，得到優(yōu)化后的程序P。若在M

上乘法指令的CPI為102,左移指令的CPI為z,P的執(zhí)行時(shí)間是P"執(zhí)行時(shí)間的1.2倍,

則P中的乘法指令條數(shù)為（）。

A.200萬B.400萬C.800萬D.1600萬

10、為提高存儲(chǔ)器的存取效率，在安排磁盤上信息分布時(shí)，通常是（）.

A.存滿一面，再存另一面

B.盡量將同一文件存放在一個(gè)扇區(qū)或相鄰崩區(qū)的各磁道上

C.盡量將同一文件存放在不同面的同一磁道上

D.上述方法均有效

11、禁止中斷的功能可以由（）來完成。

A.中斷觸發(fā)器

B.中斷允許觸發(fā)器

C.中斷屏蔽觸發(fā)器

D.中斷禁止觸發(fā)器

12、關(guān)于微指令操作控制字段的編碼方法，下面敘述正確的是（）。

A.直接編碼、字段間接編碼法和字段直接編碼法都不影響微指令的長度

B.一般情況下，直接編碼的微指令位數(shù)最多

C.一般情況下，字段間接編碼法的微指令位數(shù)最多

D.一般情況下，字段直接編碼法的微指令位數(shù)最多

13、單周期處理器中所有指令的指令周期為一個(gè)時(shí)鐘周期。下列關(guān)于單周期處理器的敘述

中，錯(cuò)誤的是（）。

A.可以采用單總線結(jié)構(gòu)數(shù)據(jù)通路

B.處理器時(shí)鐘頻率較低

C.在指令執(zhí)行過程中控制信號不變

D.每條指令的CPI為1

14、某計(jì)算機(jī)主存空間為4GB,字長為32位，按字節(jié)編址，采用32位定長指令字格式。

若指令按字邊界對齊存放，則程序計(jì)數(shù)器（PC）和指令寄存器（IR）的位數(shù)至少分別是

（）。

A.30,30B.30,32C.32,30D.32,32

15、下列尋址方式中，最適合按下標(biāo)順序訪問一維數(shù)組的是（）。

A.相對尋址B.寄存器尋址C.直接尋址D.變址尋址

二、填空題

16、計(jì)算機(jī)軟件一般分為兩大類：一類叫_____，另一類叫操作系統(tǒng)屬于類。

17、總線仲裁部件通過采用策略或策略，選擇其中一個(gè)主設(shè)備作為總線

的下次，接管總線控制權(quán)。

18、雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于存儲(chǔ)器結(jié)構(gòu)。前者采用技術(shù),

后者采用技術(shù)。

19、廣泛使用的和都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器，它們共同的缺點(diǎn)是

20、通道是一個(gè)特殊功能的,它有自己的專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。

21、從操作數(shù)的物理位置來說，可將指令歸結(jié)為三種類型：存儲(chǔ)器-存儲(chǔ)器型，

22、不同機(jī)器有不同的,RISC指令系統(tǒng)是指令系統(tǒng)的改進(jìn)。

23、主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、存取時(shí)間、和

24、堆棧是一種特殊的尋址方式，它采用原理。按構(gòu)造不同，分為寄存器

堆棧和堆棧。

25、中斷處理過程可以嵌套進(jìn)行，的設(shè)備可以中斷的中斷服務(wù)程序。

三、名詞解釋題

26、檢錯(cuò)碼:

27、總線協(xié)議:

28、雙重分組跳躍進(jìn)位:

29、指令格式:

四、簡答題

30、請說明SRAM的組成結(jié)構(gòu)，與SRAM相比，DRAM在電路組成上有什么不同之處?

31、簡述計(jì)算機(jī)控制器的功能和執(zhí)行一條指令所需的步驟。

32、主存儲(chǔ)器的性能指標(biāo)有哪些？含義是什么？

33、中斷處理過程包括哪些操作步驟？

五、計(jì)算題

34、設(shè)存儲(chǔ)字長和指令字長均為24位，若指令系統(tǒng)可完成108種操作，且具有直

接、一一次間接尋址、多次間接尋址、變址、基址、相對和立即這7種尋址方式，

則可在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占幾位？尋址特征位占

幾位？可直接尋址的范圍是多少？一次間接尋址的范圍是多少？多次間接尋址的范

圍又是多少？

35、設(shè)有一個(gè)64Kx8位的RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡稱

存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對芯片字長的選擇

應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明

有幾種解答。

36、某計(jì)算機(jī)的主存地址位數(shù)為32位，按字節(jié)編址。假定數(shù)據(jù)Cache中最多存放

128個(gè)主存塊，采用4路組相聯(lián)方式，塊大小為64B,每塊設(shè)置了I位有效位。采用

一次性寫回策略，為此每塊設(shè)置了1位"臟位"。要求：

1）分別指出主存地址中標(biāo)記（Tag）、組號（Index）和塊內(nèi)地址（Offset）3部

分的位置和位數(shù)。

2）計(jì)算該數(shù)據(jù)Cache的總位數(shù)。

六、綜合題

37、現(xiàn)有4級流水線，分別完成取指、指令譯碼并取數(shù)、運(yùn)算、回寫4步操作，假

設(shè)完成各部操作的時(shí)間依次為100ns,100ns,80ns,50ns。試問：

1）流水線的操作周期應(yīng)設(shè)計(jì)為多少？

2）試給出相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)的例子（假設(shè)在硬件上不采取措施），試分

析第2條指令要推遲多少時(shí)間進(jìn)行才不會(huì)出錯(cuò)？

3）如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需要推遲多少時(shí)間？

38、某計(jì)算機(jī)的主存地址空間大小為256MB,按字節(jié)編址。指令Cache和數(shù)據(jù)

Cache分離，均有8個(gè)Cache行，每個(gè)Cache行大小為64B,數(shù)據(jù)Cache采用直接

映射方式。現(xiàn)有兩個(gè)功能相同的程序A和B,其偽代碼如下所示：

程序A:程序B:

inta[256][256]；inta[256][256]；

假…

定

intsumarray)()inisumarray2()

{

inti,j,sum=0：inti,j,sum=0；

fdr(i=0：i<256；i++)for0=O;j<256；*)

for(j=0；j<256；j-H)for(i=0：i<256；i++)

sum+=a[i][j]：sum+=a[i][J]i

returnsum；returnsum；

int類型數(shù)據(jù)用32位補(bǔ)碼表示，程序編譯時(shí)，i、j、sum均分配在寄存器中，數(shù)組a

按行優(yōu)先方式存放，其首地址為320（+進(jìn)制）。請回答下列問題，要求說明理由

或給出計(jì)算過程。

1）若不考慮用于Cache一致性維護(hù)和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘?/p>

為多少？

2）數(shù)組元素a[0][31]和a[l]5各自所在的主存塊對應(yīng)的Cache行號分別是多少

（Cache行號從0開始）？

3）程序A和B的數(shù)據(jù)訪問命中率各是多少？哪個(gè)程序的執(zhí)行時(shí)間更短？

39、某計(jì)算機(jī)采用16位定長指令字格式，其CPU中有一個(gè)標(biāo)志寄存器，其中包

含進(jìn)位/借位標(biāo)志CF、零標(biāo)志ZF和符號標(biāo)志NF。假定為該機(jī)設(shè)計(jì)了條件轉(zhuǎn)移指

令，其格式如圖所示。

1511109870

00000CZNOFFSET

其中，00000為操作碼OP；C、Z和N分別為CF、ZF和NF的對應(yīng)檢測位，某檢測

位為I時(shí)表示需檢測對應(yīng)標(biāo)志，需檢測的標(biāo)志位中只要有一個(gè)為1就轉(zhuǎn)移，否則不轉(zhuǎn)

移，例如，若C=l,Z=0,N=l,則需檢測CF和NF的值，當(dāng)CF=I或NF=1時(shí)發(fā)生

轉(zhuǎn)移；OFFSET是相對偏移量，用補(bǔ)碼表示。轉(zhuǎn)移執(zhí)行時(shí)，轉(zhuǎn)移目標(biāo)地址為（PC）

+2+2xOFFSET；順序執(zhí)行時(shí)，下條指令地址為（PC）+2。請回答下列問題。

1）該計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址還是按字編址？該條件轉(zhuǎn)移指令向后（反向）最多

可跳轉(zhuǎn)多少條指令？

2）某條件轉(zhuǎn)移指令的地址為200CH,指令內(nèi)容如圖所示，若該指令執(zhí)行時(shí)CF=O,

ZF=O,NF=1,則該指令執(zhí)行后PC的值是多少？若該指令執(zhí)行時(shí)CF=1,ZF=O,

NF=O,則該指令執(zhí)行后PC的值又是多少？請給出計(jì)算過程。

15II109870

0000001111100011

3）實(shí)現(xiàn)"無符號數(shù)比較小于等于時(shí)轉(zhuǎn)移”功能的指令中，C、Z和N應(yīng)各是什么？

4）下圖是該指令對應(yīng)的數(shù)據(jù)通路示意圖，要求給出圖中部件①?③的名稱或功能

說明

參考答案

一、選擇題

1,D

2、C

3、B

4、D

5、B

6、D

7、A

8,D

9、B

10、C

11、B

12>B

13、A

14、B

15、D

二、填空題

16、系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件

17、優(yōu)先級公平主方

18、并行空間并行時(shí)間并行

19、SRAMDRAM斷電后不能保存信息

20、處理器指令和程序

21、寄存器一寄存器型寄存器一存儲(chǔ)器型

22、指令系統(tǒng)CISC

23、存儲(chǔ)周期存儲(chǔ)器帶寬

24、數(shù)據(jù)先進(jìn)后出存儲(chǔ)器

25、優(yōu)先級高優(yōu)先級低

三、名詞解釋題

26、檢錯(cuò)碼:

能夠發(fā)現(xiàn)某些錯(cuò)誤或具有自動(dòng)糾錯(cuò)能力的數(shù)據(jù)編碼。

27、總線協(xié)議：

總線通信同步方式規(guī)則，規(guī)定實(shí)現(xiàn)總線數(shù)據(jù)傳輸?shù)亩〞r(shí)規(guī)則。

28、雙重分組跳躍進(jìn)位：

n位全加器分成若干大組，大組內(nèi)又分成若干小組，大組中小組的最高進(jìn)位同時(shí)產(chǎn)生，大

組與大組間的進(jìn)位串行傳送。

29、指令格式:

指定指令字段的個(gè)數(shù)，字段編碼的位數(shù)和編碼的方式.

四、簡答題

30、答:SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫電路、地址譯碼電路、控制電路組成，DRAM還

需要有動(dòng)態(tài)刷新電路。

31、解析：控制器部件是計(jì)算機(jī)的五i大功能部件之一，其作用是向整機(jī)的每個(gè)部

件（包括控制器部件木身）提供協(xié)同運(yùn)行所需要的控制信號。計(jì)算機(jī)最本質(zhì)的功能

是連續(xù)執(zhí)行指令，而每一條指令往往又要分成幾個(gè)執(zhí)行步驟才得以完成。因此又可

以說，計(jì)算機(jī)控制器的基本功能是依據(jù)當(dāng)前正在執(zhí)行的指令和它所處的執(zhí)行步驟，

形成（或稱得到）并提供出在這一時(shí)，刻整機(jī)各部件要用到的控制信號。執(zhí)行一條

指令，要經(jīng)過讀取指令、分析指令、執(zhí)行指令3個(gè)階段，控制器還要保證能按程序

中設(shè)定的指令運(yùn)行次序，自動(dòng)地連續(xù)執(zhí)行指令序列。

32、答：存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量，存儲(chǔ)時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬。在一個(gè)

存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)通常稱為該存儲(chǔ)器的存儲(chǔ)容量。

存取時(shí)間又稱存儲(chǔ)訪問時(shí)間，是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。存

儲(chǔ)周期是指連續(xù)兩次獨(dú)立的存儲(chǔ)器操作（如連續(xù)兩次讀操作）所需間隔的最小時(shí)間。

存儲(chǔ)器帶寬是指存儲(chǔ)器在單位時(shí)間中的數(shù)據(jù)傳輸速率

33、答：中斷處理過程如下：

⑴設(shè)備提出中斷請求；

⑵當(dāng)一條指令執(zhí)行結(jié)束時(shí)CPU響應(yīng)中斷

（3）CPU設(shè)置"中斷屏蔽"標(biāo)志，不再響應(yīng)其它中斷請求

⑷保存程序斷點(diǎn)（PC）

⑸硬件識(shí)別中斷源（移到中斷服務(wù)子程序入口地，址）

⑹用軟件方法保存CPU現(xiàn)場

⑺為設(shè)備服務(wù)

⑻恢復(fù)CPU現(xiàn)場

⑼"中斷屏蔽"標(biāo)志復(fù)位，以便接收其它設(shè)備中斷請求

⑩返回主程序

五、計(jì)算題

34、解析:

1）由于此指令系統(tǒng)可完成108種操作，因此指令字中的操作碼占7位（27=128）。

2）由于指令系統(tǒng)中有7種尋址方式，因此尋址特征位占3位。

3）由于地址碼的位數(shù)為24-7-3=14位，因此直接尋址的范圍為214。

4）由于存儲(chǔ)字長為24位，因此一次間接尋址的范圍為224。

5）由于多次間接尋址需要使用一位來標(biāo)志是否間接尋址完畢，因此只有23位用做

尋址，尋址范圍為223。

35、解析：存儲(chǔ)基元總數(shù)=64Kx8位=512K位=219位。

思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因

為地址位數(shù)和字?jǐn)?shù)成2的塞的關(guān)系，可較好地壓縮線數(shù)。

設(shè)地址線根數(shù)為a,數(shù)據(jù)線根數(shù)為b,則片容量為2axb=219；b=2i%a。

若a=19,b=l,總和=19+1=20；

若a=18,b=2,總和=18+2=20；

若a=17,b=4,總和=17+4=21；

若a=16,b=8,總和=16+8=24；

由上可看出，片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按

2的幕變化。

通過證明也是能得出結(jié)論的，我們要最小化a+b=a+219-4。

令F（a）=a+b=a+2】+4,對a求導(dǎo)后，得到1-In2xax29。

在14a4l8時(shí)，F(xiàn)是單調(diào)遞減函數(shù)，所以在這個(gè)區(qū)間最小值為F（18）=20,

剩下F（19）=20。

所以得出結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分

配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；地址線=18根，數(shù)據(jù)線=2根。

36、解析：主存地址由標(biāo)記（Tag）、組號（Index）和塊內(nèi)地址（Offset）3部

分組成，標(biāo)記字段在前，組號字段居中，塊內(nèi)地址字段在后。

1）因?yàn)閴K大小為64B,所以塊內(nèi)地址字段為6位：因?yàn)镃ache中有128個(gè)主

存塊，采用4路組相聯(lián)，Cache分為32組（128/4-32）,所以組號字段為5位；標(biāo)

記字段為剩余位，32-5-6=21位。

2）數(shù)據(jù)Cache的總位數(shù)應(yīng)包括標(biāo)記項(xiàng)的總位數(shù)和數(shù)據(jù)塊的位數(shù)。每個(gè)Cache

塊對應(yīng)一個(gè)標(biāo)記項(xiàng)，標(biāo)記項(xiàng)中應(yīng)包括標(biāo)記字段、有效位和"臟位"（僅適用于寫回

法）。因止匕，標(biāo)記項(xiàng)的總位數(shù)=128x（21+1+1）=128x23=2944位。又由于數(shù)

據(jù)塊位數(shù)=128x64x8=65536位，因此數(shù)據(jù)Cache的總位數(shù)

=2944+65536=68480位。

六、綜合題

37、解析：

1）流水線操作的時(shí)鐘周期T應(yīng)按4步操作中所需時(shí)問最長的一個(gè)步驟來考慮，所以

T=100ns.

2）兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突的例子如下：

ADDRI,R2,R3（R2）+（R3）-R1

（將寄存器R2和R3的內(nèi)容相加存儲(chǔ)到寄存器RI）

SUBR4,RI,R5（RI）-（R5）-R4

（將寄存器RI的內(nèi)容減去寄存器R5的內(nèi)容，并將相減的結(jié)果存儲(chǔ)到寄存器R4）

分析如下：首先這兩條指令發(fā)生寫后讀（RAW）相關(guān)。兩條指令在流水線中的執(zhí)

行情況見表。

時(shí)仲

指令三、1234567

ADD取指指令詳碼沖取數(shù)運(yùn)*引可

SUB取拈指令評碼升取數(shù)運(yùn)算寫一

ADD指令在時(shí)鐘4時(shí)將結(jié)果寫入寄存器堆（R1）,但SUB指令在時(shí)鐘3時(shí)讀寄存器

堆

（RI）o本來ADD指令應(yīng)先寫入RLSUB指令后讀R1,結(jié)果變成SUB指令先

讀R1.ADD指令后寫R1,因而發(fā)生數(shù)據(jù)沖突。如果硬件上不采取措施，則第2條

指令SUB至少應(yīng)該推遲兩個(gè)時(shí)鐘周期（2x100ns）,即SUB指令中的指令譯碼

并取數(shù)周期應(yīng)該在ADD指令的寫回周期之后才能保證不會(huì)出錯(cuò)，見表。

時(shí)鐘

12y4567

ADD取指指令令碼井井?dāng)?shù)n同

SUB取指指令譯碼川僅數(shù)運(yùn)儀、和1

3）如果硬件上加以改進(jìn)，則只延遲一個(gè)時(shí)鐘周期即可（100ns）。因?yàn)樵贏DD指

令中，運(yùn)算周期就已經(jīng)將結(jié)果得到了，可以通過數(shù)據(jù)旁路技術(shù)在運(yùn)算結(jié)果得到的時(shí)

候?qū)⒔Y(jié)果快速地送入寄存器RL而不需要等到寫回周期完成，見表。

1234567

指

運(yùn)駕（井采川數(shù)據(jù)旁路

ADD取指指令譯碼井井?dāng)?shù)寫回

技術(shù)丐人寄〃需RI）

SUB收指折令許和并取效運(yùn)尊‘?；?/p>

38、解析：1）Cache結(jié)構(gòu)如下。

V???TagData

此處的行即為塊（Block）?直接映射下，每塊的Cache結(jié)構(gòu)一般分為4個(gè)部

分，其中，V：1位，表示所在的塊是否有效。

...：表示用于Cache一致性維護(hù)和替換算法的控制位。

TAG：地址轉(zhuǎn)換標(biāo)記。

如果不計(jì)算"…"部分，貝UCache的大小由V、Tag和Data（數(shù)據(jù)）3部分組

成。在直接映射中，可以將地址分為如下3個(gè)部分：

Tag快索引塊內(nèi)

本題中，總的尋址位數(shù)為28位(228=256M)：塊內(nèi)位為6位(25-64),

5~0位；塊索引為3位(23=8),8~6位。因此,Tag=28-6-3=19位,即27?9

位。

每行(塊)的大小=V+Tag+數(shù)據(jù)=1+19+64x8位。

數(shù)據(jù)Cache有8行，總?cè)萘繛?1+19+64x8)x8/8=532B。

2)由于數(shù)組在存儲(chǔ)器中按行優(yōu)先方式存放，因此每個(gè)數(shù)組元素占4B。數(shù)組

首地址為320,因此可知：

a[0][31]在存儲(chǔ)器中的地址為320+31x4=444=000110111100B

a皿1]在存儲(chǔ)器中的地址為320+(256+1)x4=1348=01存01000100B按

直接映射方式，地址分為3部分，塊索引在地址的8~6位，因此兩地址所對應(yīng)的塊

索引分別為6(110B)>5(101B)o

3