東南大學(xué)數(shù)電門電路組合邏輯

東南大學(xué)電工電子實(shí)驗(yàn)中心實(shí)驗(yàn)報(bào)告一、實(shí)驗(yàn)?zāi)康模?）掌握TTL和CMOS器件的靜態(tài)特性和動(dòng)態(tài)特性測(cè)量方法及這些特性對(duì)數(shù)字系統(tǒng)設(shè)計(jì)的影響；（2）掌握通過數(shù)字器件手冊(cè)查看器件靜態(tài)和動(dòng)態(tài)特性參數(shù)；（3）掌握不同結(jié)構(gòu)的數(shù)字器件之間的互連；（4）掌握OC門和三態(tài)門的特性和使用方法；（5）加深示波器測(cè)量技術(shù)的訓(xùn)練；（6）掌握小規(guī)模組合邏輯的工程設(shè)計(jì)方法；（7）了解競(jìng)爭(zhēng)和冒險(xiǎn)的產(chǎn)生原因，消除方法，掌握用示波器和邏輯分析捕捉毛刺的方法。二、實(shí)驗(yàn)儀器儀器名稱型號(hào)實(shí)驗(yàn)箱YB3262型直流穩(wěn)壓器DF1701S型數(shù)字合成函數(shù)/任意波信號(hào)發(fā)生器/計(jì)數(shù)器F05A型數(shù)字示波器TDS1001型數(shù)字萬用表UT803型芯片74HC01、74LS244、74HC00、74HC04三、實(shí)驗(yàn)原理實(shí)驗(yàn)原理見教材第2章。預(yù)習(xí)思考題如下：1、下圖中的兩個(gè)電路在實(shí)際工程中經(jīng)常用到，其中反相器為74LS04，電路中的電阻起到了保證輸出電平的作用。分析電路原理，并根據(jù)器件的直流特性計(jì)算電阻值的取值范圍。答：①電路(a)使用條件是驅(qū)動(dòng)門電路固定輸出為低電平當(dāng)時(shí)，如果有N個(gè)負(fù)載門且，將使，而將使，所以需如圖（a）所示接下拉電阻R。②電路(b)使用條件是驅(qū)動(dòng)門電路固定輸出為高電平當(dāng)時(shí)，如果有N個(gè)負(fù)載門且，將使，而將使，所以需如圖（b）所示接上拉電阻R。2、下圖中的電阻起到了限制前一級(jí)輸出電流的作用，根據(jù)器件的直流特性計(jì)算電阻值的取值范圍。答：R的作用是限制驅(qū)動(dòng)電流，驅(qū)動(dòng)電流長(zhǎng)時(shí)間超出手冊(cè)上規(guī)定的正常數(shù)據(jù)，易引起器件性能不穩(wěn)定。當(dāng)時(shí)，要求，即，可得當(dāng)時(shí)，要求，即，可得 故 3、圖2.4.圖2.4答：由于74或74LSTTL的VOHmin值小于4000/74HC的VIHmin值，所以在TTL輸出端和VCC之間接一個(gè)上拉電阻，以提高TTL的輸出高電平。當(dāng)時(shí)，各支路電流分別為、和。要求，即而，可得當(dāng)時(shí)，各支路電流分別為、和。要求，即對(duì)于7404芯片，，，可得對(duì)于74LS04芯片，，，可得 綜上所述，R的取值范圍如下：7404： 74LS04： 4、圖2.4(a) OC門做驅(qū)動(dòng)答：運(yùn)用書52頁(yè)RC的數(shù)值計(jì)算公式。OC門用7401實(shí)現(xiàn)OC門用74LS01實(shí)現(xiàn)5、下圖中A、B、C三個(gè)信號(hào)經(jīng)過不同的傳輸路徑傳送到與門的輸入端，其中計(jì)數(shù)器為順序循環(huán)計(jì)數(shù)，即從000順序計(jì)到111，C為高位，A為低位。A、B、C的傳輸延分別為9.5nS、7.1nS和2nS。試分析這個(gè)電路在哪些情況下會(huì)出現(xiàn)競(jìng)爭(zhēng)－冒險(xiǎn)，產(chǎn)生的毛刺寬度分別是多少。答：與非門，有低出高，全高出低。上圖所示原理圖對(duì)應(yīng)的真值表為：CBAY00010011010101111001101111011110計(jì)數(shù)器為順序循環(huán)計(jì)數(shù)，CBA的狀態(tài)變化為000→001→010→011→100→101→110→111→000……CBA的狀態(tài)000→001→010→011、100→101、110→111→000的變化過程中無競(jìng)爭(zhēng)－冒險(xiǎn)。CBA的狀態(tài)011→100的過程中，時(shí)刻t0： C開始從“0”變向到“1”，與非門輸出Y為“1”；時(shí)刻t0＋2ns： CBA的狀態(tài)為111，與非門輸出Y變?yōu)椤?”；時(shí)刻t0＋7.1ns： CBA的狀態(tài)為101，與非門輸出Y變?yōu)椤?”；時(shí)刻t0＋9.5ns： CBA的狀態(tài)為100，與非門輸出Y仍為“1”；毛刺寬度為5.1ns。CBA的狀態(tài)101→110的過程中，時(shí)刻t0： B開始從“0”變向到“1”，與非門輸出Y為“1”；時(shí)刻t0＋7.1ns： CBA的狀態(tài)為111，與非門輸出Y變?yōu)椤?”；時(shí)刻t0＋9.5ns： CBA的狀態(tài)為110，與非門輸出Y變?yōu)椤?”；毛刺寬度為2.4ns。四、實(shí)驗(yàn)內(nèi)容用OC門實(shí)現(xiàn)三路信號(hào)分時(shí)傳送的總線結(jié)構(gòu)用OC門實(shí)現(xiàn)三路信號(hào)分時(shí)傳送的總線結(jié)構(gòu)，框圖如圖2.5.5所示，功能如表2.5.2所示。（注意OC門必須外接負(fù)載電阻和電源，EC取5V）表2.5.2 表2.5.2 設(shè)計(jì)要求的邏輯功能控制輸入輸出A2A1A0Y001D0010D1100D2圖2.5.5三路分時(shí)總線原理框圖查詢相關(guān)器件的數(shù)據(jù)手冊(cè)，計(jì)算OC門外接負(fù)載電阻的取值范圍，選擇適中的電阻值，連接電路。靜態(tài)驗(yàn)證：控制輸入和數(shù)據(jù)輸入端加高低電平，用電壓表測(cè)量輸出高低電平的電壓值，注意測(cè)量A2A1A0=000時(shí)的輸出值。動(dòng)態(tài)驗(yàn)證：控制輸入加高低電平，數(shù)據(jù)輸入端加連續(xù)脈沖信號(hào)，用示波器雙蹤顯示輸入和輸出波形，測(cè)量波形的峰峰值、高電平電壓和低電平電壓，對(duì)結(jié)果進(jìn)行分析并解釋為什么要選擇“DC”。器件電源電壓VCC仍為5V，將EC改為10V，重復(fù)①和②，分析兩者的差別。注意，不要直接將VCC改為10V，避免燒毀器件。實(shí)驗(yàn)數(shù)據(jù)計(jì)算R取值范圍時(shí)，以該三路分時(shí)傳送總線電路驅(qū)動(dòng)8個(gè)74LS04中的反相器來計(jì)算。SN74LS04總線電路驅(qū)動(dòng)8個(gè)74LS04中的反相器時(shí)，總線電路不接負(fù)載時(shí)，此處設(shè)計(jì)電路中OC門所驅(qū)動(dòng)負(fù)載門個(gè)數(shù)為0，故選取。用OC門實(shí)現(xiàn)的三路信號(hào)分時(shí)傳送的總線結(jié)構(gòu)電路圖如下圖所示。按下圖連接電路。靜態(tài)驗(yàn)證時(shí)，控制輸入和數(shù)據(jù)輸入端加高低電平，輸出高低電平的電壓值如下表所示?？刂戚斎霐?shù)據(jù)輸入輸出YA2A1A0D2D1D0001XX000.276V001XX114.842V010X0X00.278V010X1X14.843V1000XX00.245V1001XX14.842V000XXX14.843V由上表可知，單一控制輸入端加高電平時(shí)，總線輸出電平與數(shù)據(jù)輸入端的輸入相符?？刂戚斎攵薃2A1A0=000時(shí)的輸出值為4.843V，接近于所接于外電源電壓。動(dòng)態(tài)驗(yàn)證控制輸入數(shù)據(jù)輸入輸出YA2A1A0D2D1D0001XX010XX100XX 波形參數(shù)如下：頻率/KHz峰-峰值/V高電平/V低電平/V輸入波形1.0005.205.200.00輸出波形1.0005.005.000.00 從輸入輸出波形圖上我們可以看到，控制輸入端加高電平時(shí)，相應(yīng)的輸出Y保持與輸入信號(hào)同樣規(guī)律變化，實(shí)現(xiàn)了三路信號(hào)分時(shí)傳送的總線結(jié)構(gòu)。我們選擇DC輸入耦合方式，是因?yàn)樗^測(cè)的1KHz的TTL連續(xù)脈沖信號(hào)，含有直流分量。若選擇AC輸入耦合方式，信號(hào)中的直流分量被隔開而只能觀測(cè)到交流成分。觀測(cè)數(shù)字信號(hào)必須選用DC輸入耦合方式。器件電源電壓VCC仍為5V，將改為10V。此處設(shè)計(jì)電路中OC門所驅(qū)動(dòng)負(fù)載門個(gè)數(shù)為0，故選取。時(shí)，控制輸入和數(shù)據(jù)輸入端加高低電平，輸出高低電平的電壓值如下表所示?？刂戚斎霐?shù)據(jù)輸入輸出YA2A1A0D2D1D0001XX000.327V001XX119.94V010X0X00.329V010X1X19.94V1000XX00.326V1001XX19.94V000XXX19.94V 將上述結(jié)果與內(nèi)容②比較可知，輸出Y的高低電平電壓均有所提高。其中，高電平仍為接近。增大使得OC門等效的低電平輸出電阻上的壓降增大，從而輸出低電平比時(shí)有所提高。用三態(tài)門實(shí)現(xiàn)三路信號(hào)分時(shí)傳輸要求：用三態(tài)門實(shí)現(xiàn)實(shí)驗(yàn)內(nèi)容7中的三路信號(hào)分時(shí)傳輸重復(fù)實(shí)驗(yàn)內(nèi)容7中的②和③，注意不要同時(shí)將兩個(gè)或兩個(gè)以上的三態(tài)門的控制端處于使能狀態(tài)。將A2A1A0設(shè)為“000”，D2D1D實(shí)驗(yàn)數(shù)據(jù)用三態(tài)門實(shí)現(xiàn)三路信號(hào)分時(shí)傳送的總線結(jié)構(gòu)電路圖如下圖所示。按下圖連接電路。靜態(tài)驗(yàn)證控制輸入和數(shù)據(jù)輸入端加高低電平，輸出高低電平的電壓值如下表所示?？刂戚斎霐?shù)據(jù)輸入輸出YA2A1A0D2D1D0001XX000.001V001XX114.834V010X0X00.000V010X1X14.835V1000XX00.000V1001XX14.834V000XXX10.266V將A2A1A0設(shè)為“000”，D2D1D0設(shè)為“111”，如何用萬用表判斷高阻態(tài)？答：將A2A1A0設(shè)為“000”，數(shù)據(jù)輸入端無論是輸入高電平還是低電平，動(dòng)態(tài)驗(yàn)證控制輸入數(shù)據(jù)輸入輸出YA2A1A0D2D1D0001XX010XX100XX 波形參數(shù)如下：頻率/KHz峰-峰值/V高電平/V低電平/V輸入波形1.0005.125.120.00輸出波形1.0004.965.000.04 從輸入輸出波形圖上我們可以看到，控制輸入端加高電平時(shí)，相應(yīng)的輸出Y保持與輸入信號(hào)同樣規(guī)律變化，實(shí)現(xiàn)了三路信號(hào)分時(shí)傳送的總線結(jié)構(gòu)。數(shù)值判別電路實(shí)驗(yàn)要求設(shè)計(jì)一個(gè)組合邏輯電路，它接收一位8421BCD碼B3B2B1B0，僅當(dāng)2<B3B2B1B0<7時(shí)輸出Y才為1。設(shè)計(jì)一個(gè)組合邏輯電路，它接收4位2進(jìn)制數(shù)B3B2B1B0，僅當(dāng)2<B3B2B1B0<7時(shí)輸出Y才為1。設(shè)計(jì)方案方案一：先由卡諾圖化簡(jiǎn)可得出輸出最簡(jiǎn)與或表達(dá)式，然后由此轉(zhuǎn)換與非門表達(dá)式，得到邏輯圖。8421BCD碼B3B2B1B08421BCD碼只能代表0~9這10個(gè)值。其余為任意項(xiàng)，可根據(jù)電路簡(jiǎn)化的要求任意確定其值為1或0。（a）卡諾圖化簡(jiǎn)及轉(zhuǎn)換（b）邏輯圖4位2進(jìn)制數(shù)B3B2B1B04位2進(jìn)制數(shù)可以代表0~15這16個(gè)值。（a）卡諾圖化簡(jiǎn)及轉(zhuǎn)換（b）邏輯圖 方案二： 對(duì)最簡(jiǎn)與或表達(dá)式進(jìn)一步轉(zhuǎn)換，可得由與非門以及異或門實(shí)現(xiàn)的邏輯圖。（a）表達(dá)式轉(zhuǎn)換（b）邏輯圖實(shí)驗(yàn)數(shù)據(jù)搭接8421BCD碼數(shù)值判別電路，進(jìn)行靜態(tài)驗(yàn)證，測(cè)試結(jié)果如下：B3B2B1B0Y1B3B2B1B0Y100000100000001010010001001010000111101110100111001010111101101101111010111011110搭接4位2進(jìn)制數(shù)數(shù)值判別電路，進(jìn)行靜態(tài)驗(yàn)證，測(cè)試結(jié)果如下：B3B2B1B0Y2B3B2B1B0Y200000100000001010010001001010000111101100100111000010111101001101111000111011110數(shù)據(jù)分析經(jīng)驗(yàn)證，8421BCD碼與4位2進(jìn)制數(shù)數(shù)值判別電路測(cè)試結(jié)果均與理論真值表相符，達(dá)到設(shè)計(jì)要求。某停車場(chǎng)有一個(gè)交通控制系統(tǒng)，控制入口處的3個(gè)車道，如圖2.10.1所示。這三個(gè)車道分別為“左車道”、“右車道”和“VIP車道”。每個(gè)車道有一個(gè)信號(hào)燈，紅燈禁止通行，綠燈允許通行，任何時(shí)候只能有一個(gè)通道是綠燈。每個(gè)車道有一個(gè)傳感器，用來監(jiān)測(cè)是否有車通過，另外還有一個(gè)時(shí)間控制信號(hào)用于控制車道循環(huán)。整個(gè)控制規(guī)則如下：當(dāng)VIP車道有車時(shí)，該車道信號(hào)燈變?yōu)榫G燈；當(dāng)VIP車道沒有車且右車道也沒有車時(shí)，左車道信號(hào)燈變?yōu)榫G燈；當(dāng)VIP車道沒有車且左車道也沒有車時(shí)，右車道信號(hào)燈變?yōu)榫G燈；當(dāng)VIP車道沒有車，但左、右車道都有車時(shí)，由時(shí)間控制信號(hào)控制左右車道輪流通行；圖2.10.1 實(shí)驗(yàn)要求根據(jù)設(shè)計(jì)要求進(jìn)行方案分析，確定輸入、輸出變量，列出真值表；用最少數(shù)量的與非門（7400或7420）實(shí)現(xiàn)設(shè)計(jì)，畫出邏輯圖；搭試電路，進(jìn)行靜態(tài)驗(yàn)證，記錄測(cè)試結(jié)果?？梢杂冒l(fā)光二極管的亮和暗來指示信號(hào)燈的值。設(shè)計(jì)方案及實(shí)驗(yàn)數(shù)據(jù)方案一：輸入變量輸出變量B2=1代表VIP車道有車Y2=1代表VIP車道信號(hào)燈為紅燈B1=1代表左車道有車Y1=1代表左車道信號(hào)燈為紅燈B0=1代表右車道有車Y0=1代表右車道信號(hào)燈為紅燈C=1代表時(shí)間控制信號(hào)使左車道通行C=0代表時(shí)間控制信號(hào)使右車道通行先由卡諾圖化簡(jiǎn)可得出輸出最簡(jiǎn)與或表達(dá)式，然后由此轉(zhuǎn)換與非門表達(dá)式，得到邏輯圖。（a）卡諾圖化簡(jiǎn)及轉(zhuǎn)換（b）邏輯圖按邏輯圖搭接電路，其中分別接VIP車道、左車道以及右車道對(duì)應(yīng)的紅色LED指示燈；分別接VIP車道、左車道以及右車道對(duì)應(yīng)的綠色LED指示燈。進(jìn)行驗(yàn)證，測(cè)試結(jié)果如下表所示：B2B1B0CY2Y1Y0000X111001X110010X101011011001111011XXX011方案二：變量定義與方案一相同。先由卡諾圖化簡(jiǎn)可得出輸出最簡(jiǎn)與或表達(dá)式，然后由此轉(zhuǎn)換與非門表達(dá)式，得到邏輯圖。（a）卡諾圖化簡(jiǎn)及轉(zhuǎn)換（b）邏輯圖按邏輯圖搭接電路，其中分別接VIP車道、左車道以及右車道對(duì)應(yīng)的紅色LED指示燈；分別接VIP車道、左車道以及右車道對(duì)應(yīng)的綠色LED指示燈。進(jìn)行驗(yàn)證，測(cè)試結(jié)果如下表所示：B2B1B0CY2Y1Y0000X110001X110010X101011011001111011XXX011方案三：輸入變量輸出變量B2=1代表VIP車道有車Y2=1代表VIP車道信號(hào)燈為綠燈B1=1代表左車道有車Y1=1代表左車道信號(hào)燈為綠燈B0=1代表右車道有車Y0=1代表右車道信號(hào)燈為綠燈C=1代表時(shí)間控制信號(hào)使左車道通行C=0代表時(shí)間控制信號(hào)使右車道通行先由卡諾圖化簡(jiǎn)可得出輸出最簡(jiǎn)與或表達(dá)式，然后由此轉(zhuǎn)換與非門表達(dá)式，得到邏輯圖。（a）卡諾圖化簡(jiǎn)及轉(zhuǎn)換（b）邏輯圖按邏輯圖搭接電路，其中分別接VIP車道、左車道以及右車道對(duì)應(yīng)的綠色LED指示燈；分別接VIP車道、左車道以及右車道對(duì)應(yīng)的紅色LED指示燈。進(jìn)行驗(yàn)證，測(cè)試結(jié)果如下表所示：B2B1B0CY2Y1Y0000X000001X001010X010011000101110101XXX100方案四：變量定義與方案三相同。