計算機組成原理期末考試習題及答案

《計算機組成原理》練習題

一、單項選擇題

1.CPU響應中斷的時間是_Co

A.中斷源提出懇求；B.取指周期完畢；

C.執(zhí)行周期完畢；D.間址周期完畢。

2.下列說法中—C—是正確的。

A.加法指令的執(zhí)行周期肯定要訪存；

B.加法指令的執(zhí)行周期肯定不訪存；

C.指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期肯定訪存；

D.指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期不肯定訪存。

3.垂直型微指令的特點是—C―o

A.微指令格式垂直表示；B.限制信號經(jīng)過編碼產(chǎn)生；

C.采納微操作碼；D.采納微指令碼。

4.基址尋址方式中，操作數(shù)的有效地址是_A_o

A.基址存放器內(nèi)容加上形式地址（位移量）；

B.程序計數(shù)器內(nèi)容加上形式地址；

C.變址存放器內(nèi)容加上形式地址；

D.存放器內(nèi)容加上形式地址。

5.常用的虛擬存儲器尋址系統(tǒng)由—A__兩級存儲器組成。

A.主存一輔存；B.CaChe-主存；

C.CaChe-輔存；D.主存一硬盤。

6.DMA訪問主存時，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪問完

畢后，CPU再復原工作，這種狀況稱作A—。

A.停頓CPU訪問主存;B.周期挪用;

C.DMA及CPU交替訪問；D.DMA。

7.在運算器中不包含—D_o

A.狀態(tài)存放器；B.數(shù)據(jù)總線；

C.ALU;D.地址存放器。

8.計算機操作的最小單位時間是_AO

A.時鐘周期；B.指令周期；

C.CPU周期；D.中斷周期。

9.用以指定待執(zhí)行指令所在地址的是_C—。

A.指令存放器；B.數(shù)據(jù)計數(shù)器；

C.程序計數(shù)器；D.累加器。

10.下列描繪中一B―是正確的。

A.限制器能理解、說明并執(zhí)行全部的指令和存儲結(jié)果；

B.一臺計算機包括輸入、輸出、限制、存儲和算邏運算五個單元;

C.全部的數(shù)據(jù)運算都在CPU的限制器中完成；

D.以上答案都正確。

11.總線通信中的同步限制是一B—o

A.只合適于CPU限制的方式；

B.由統(tǒng)一時序限制的方式；

C.只合適于外圍設備限制的方式；

D.只合適于主存。

12.一個16KX32位的存儲器，其地址線和數(shù)據(jù)線的總和是—B—

A.48;B.46;C.36;D.32o

13.某計算機字長是16位，它的存儲容量是IMB,按字編址，它的尋址

范圍是一A_。

A.512K;B.IM;C.512KB;D.IMB0

14.以下—B—是錯誤的。

A.中斷效勞程序可以是操作系統(tǒng)模塊；

B.中斷向量就是中斷效勞程序的入口地址；

C.中斷向量法可以進步識別中斷源的速度；

D.軟件查詢法和硬件法都能找到中斷效勞程序的入口地址。

15.浮點數(shù)的表示范圍和精度取決于—C—o

A.階碼的位數(shù)和尾數(shù)的機器數(shù)形式；

B.階碼的機器數(shù)形式和尾數(shù)的位數(shù)；

C.階碼的位數(shù)和尾數(shù)的位數(shù)；

D.階碼的機器數(shù)形式和尾數(shù)的機器數(shù)形式。

16.響應中斷懇求的條件是—B—o

A.外設提出中斷；

B.外設工作完成和系統(tǒng)允許時；

C.外設工作完成和中斷標記觸發(fā)器為“1”時；

D.CPU提出中斷。

17.以下敘述中一B是錯誤的。

A.取指令操作是限制器固有的功能，不須要在操作碼限制下完成；

B.全部指令的取指令操作都是一樣的;

C.在指令長度一樣的狀況下，全部指令的取指操作都是一樣的;

D.一條指令包含取指、分析、執(zhí)行三個階段。

18.下列敘述中_A_是錯誤的。

A.采納微程序限制器的處理器稱為微處理器；

B.在微指令編碼中，編碼效率最低的是干脆編碼方式；

C.在各種微地址形成方式中，增量計數(shù)器法須要的依次限制字段較短;

D.CMAR是限制器中存儲地址存放器。

19.中斷向量可供應_Cc

A.被選中設備的地址；B.傳送數(shù)據(jù)的起始地址；

C.中斷效勞程序入口地址；D.主程序的斷點地址。

20.在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由—A—完成。

A.硬件；B.關(guān)中斷指令；C.開中斷指令；

D.軟件。

21.馮?諾伊曼機工作方式的根本特點是_B—。

A.多指令流單數(shù)據(jù)流；

B.按地址訪問并依次執(zhí)行指令；

C.堆棧操作；

D.存儲器按內(nèi)容選擇地址。

22.程序限制類指令的功能是—C—o

A.進展主存和CPU之間的數(shù)據(jù)傳送；

B.進展CPU和設備之間的數(shù)據(jù)傳送；

C.變更程序執(zhí)行的依次;

D.肯定是自動加+1。

23.程度型微指令的特點是_A—。

A.一次可以完成多個操作；

B.微指令的操作限制字段不進展編碼；

C.微指令的格式簡短；

D.微指令的格式較長。

24.存儲字長是指__B_o

A.存放在一個存儲單元中的二進制代碼組合；

B.存放在一個存儲單元中的二進制代碼位數(shù)；

C.存儲單元的個數(shù)；

D.機器指令的位數(shù)。

25.CPU通過一B—B動通道。

A.執(zhí)行通道吩咐；

B.執(zhí)行I/O指令；

C.發(fā)出中斷懇求；

D.程序查詢。

26.對有關(guān)數(shù)據(jù)加以分類、統(tǒng)計、分析，這屬于計算機在一C—方面的

應用。

A.數(shù)值計算；

B.協(xié)助設計；

C.數(shù)據(jù)處理；

D.實時限制。

27.總線中地址線的作用是—C―o

A.只用于選擇存儲器單元；

B.由設備向主機供應地址；

C.用于選擇指定存儲器單元和I/O設備接口電路的地址；

D.即傳送地址又傳送數(shù)據(jù)。

28.總線的異步通信方式_A_o

A.不采納時鐘信號，只采納握手信號；

B.既采納時鐘信號，又采納握手信號；

C.既不采納時鐘信號，又不采納握手信號；

D.既采納時鐘信號，又采納握手信號。

29.存儲周期是指—C—o

A.存儲器的寫入時間；

B.存儲器進展連續(xù)寫操作允許的最短間隔時間；

C.存儲器進展連續(xù)讀或?qū)懖僮魉试S的最短間隔時間；

D.指令執(zhí)行時間。

30.在程序的執(zhí)行過程中，CaChe及主存的地址映射是由_C

A.操作系統(tǒng)來管理的；

B.程序員調(diào)度的；

C.由硬件自動完成的；

D.用戶軟件完成。

31.以下敘述—C—是正確的。

A.外部設備一旦發(fā)出中斷懇求，便馬上得到CPU的響應；

B.外部設備一旦發(fā)出中斷懇求，CPU應馬上響應；

C.中斷方式一般用于處理隨機出現(xiàn)的效勞懇求；

D.程序查詢用于鍵盤中斷。

32.加法器采納先行進位的目的是_Co

A.優(yōu)化加法器的構(gòu)造；

B.節(jié)約器材；

C.加速傳遞進位信號；

D.增加加法器構(gòu)造。

33.變址尋址方式中，操作數(shù)的有效地址是_Co

A.基址存放器內(nèi)容加上形式地址（位移量）；

B.程序計數(shù)器內(nèi)容加上形式地址；

C.變址存放器內(nèi)容加上形式地址；

D.存放器內(nèi)容加上形式地址。

34.指令存放器的位數(shù)取決于—B—o

A.存儲器的容量；

B.指令字長；

C.機器字長；

D.存儲字長。

35.在限制器的限制方式中，機器周期內(nèi)的時鐘周期個數(shù)可以不一樣，這

屬于一A_o

A.同步限制；

B.異步限制;

C.結(jié)合限制；

D.人工限制。

36.下列敘述中―B—是正確的。

A.限制器產(chǎn)生的全部限制信號稱為微指令；

B.微程序限制器比硬連線限制器更加敏捷；

C.微處理器的程序稱為微程序；

D.指令就是微指令。

37.CPU中的譯碼器主要用于_Bo

A.地址譯碼；

B.指令譯碼；

C.選擇多路數(shù)據(jù)至ALU;

D.數(shù)據(jù)譯碼。

38.干脆尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入—A_。

A.PC;

B.地址存放器；

C.累加器；

D.ALU0

39.DMA方式的接口電路中有程序中斷部件，其作用是—C—o

A.實現(xiàn)數(shù)據(jù)傳送；

B.向CPU提出總線運用權(quán)；

C.向CPU提出傳輸完畢；

D.發(fā)中斷懇求。

40.下列器件中存取速度最快的是—C—o

A.Cache;B.主存；C.存放器；D.輔存。

41.干脆、間接、馬上三種尋址方式指令的執(zhí)行速度，由快至慢的排序是

_C____O

A.干脆、馬上、間接；

B.干脆、間接、馬上；

C.馬上、干脆、間接；

D.馬上、間接、干脆。

42.存放欲執(zhí)行指令的存放器是_D_。

A.MAR;

B.PC;

C.MDR;

D.IRo

43.在獨立懇求方式下，若有N個設備，則—B—o

A.有一個總線懇求信號和一個總線響應信號；

B.有N個總線懇求信號和N個總線響應信號；

C.有一個總線懇求信號和N個總線響應信號；

D.有N個總線懇求信號和一個總線響應信號。

44.下述說法中—C—是正確的。

A.半導體RAM信息可讀可寫，且斷電后仍能保持記憶；

B.半導體RAM是易失性RAM,而靜態(tài)RAM中的存儲信息是不易失的；

C.半導體RAM是易失性RAM,而靜態(tài)RAM只有在電源不掉時，所存信

息是不易失的。

45.DMA訪問主存時，向CPU發(fā)出懇求，獲得總線運用權(quán)時再進展訪存,

這種狀況稱作一B-o

A.停頓CPU訪問主存；

B.周期挪用；

C.DMA及CPU交替訪問；

D.DMAo

46.計算機中表示地址時，采納—D—o

A.原碼；

B.補碼;

C.反碼；

D.無符號數(shù)。

47.采納變址尋址可擴大尋址范圍，且_Co

A.變址存放器內(nèi)容由用戶確定，在程序執(zhí)行過程中不行變；

B.變址存放器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程中可變；

C.變址存放器內(nèi)容由用戶確定，在程序執(zhí)行過程中可變；

D.變址存放器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不中可變；

48.由編譯程序?qū)⒍鄺l指令組合成一條指令，這種技術(shù)稱做—C—o

A.超標量技術(shù)；

B.超流水線技術(shù)；

C.超長指令字技術(shù)；

D.超字長。

49.計算機執(zhí)行乘法指令時，由于其操作較困難，須要更多的時間，通常

采納—C_限制方式。

A.延長機器周期內(nèi)節(jié)拍數(shù)的；

B.異步；

C.中央及部分限制相結(jié)合的；

D.同步；

50.微程序放在—B—中。

A.存儲器限制器；

B.限制存儲器；

C.主存儲器；

D.Cacheo

51.在CPU的存放器中，―B—對用戶是完全透亮的。

A.程序計數(shù)器；

B.指令存放器；

C.狀態(tài)存放器；

D.通用存放器。

52.運算器由很多部件組成，其核心部分是—B—o

A.數(shù)據(jù)總線；

B.算術(shù)邏輯運算單元；

C.累加存放器；

D.多路開關(guān)。

53.DMA接口—B—。

A.可以用于主存及主存之間的數(shù)據(jù)交換；

B.內(nèi)有中斷機制；

C.內(nèi)有中斷機制，可以處理異樣狀況；

D.內(nèi)無中斷機制

54.CPU響應中斷的時間是_Co

A.中斷源提出懇求；

B.取指周期完畢；

C.執(zhí)行周期完畢；

D.間址周期完畢。

55.干脆尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_A

A.PC;

B.地址存放器；

C.累加器；

D.ALU0

56.三種集中式總線限制中，A方式對電路故障最敏感。

A.鏈式查詢；

B.計數(shù)器定時查詢；

C.獨立懇求；

D.以上都不對。

57.一個16KX32位的存儲器，其地址線和數(shù)據(jù)線的總和是_B

A.48;

B.46;

C.36;

D.32.

58.以下敘述中錯誤的是_Bo

A.指令周期的第一個操作是取指令；

B.為了進展取指令操作，限制器須要得到相應的指令；

C.取指令操作是限制器自動進展的；

D.指令第一字節(jié)含操作碼。

59.主存和CPU之間增加高速緩沖存儲器的目的是_Ao

A.解決CPU和主存之間的速度匹配問題；

B.擴大主存容量；

C.既擴大主存容量，又進步了存取速度；

D.擴大輔存容量。

60.以下敘述_A是錯誤的。

A.一個更高級的中斷懇求肯定可以中斷另一個中斷處理程序的執(zhí)行;

B.DMA和CPU必需分時運用總線；

C.DMA的數(shù)據(jù)傳送不需CPU限制；

D.DMA中有中斷機制。

61.一條指令中包含的信息有_C_o

A.操作碼、限制碼；

B.操作碼、向量地址；

C.操作碼、地址碼。

62.在各種異步通信方式中，—C—速度最快。

A.全互鎖；

B.半互鎖；

C.不互鎖。

63.一個512KB的存儲器，其地址線和數(shù)據(jù)線的總和是—C—o

A.17;

B.19;

C.27o

64.在下列因素中，及CaChe的命中率無關(guān)的是—C—。

A.CaChe塊的大??；

B.CaChe的容量；

C.主存的存取時間。

65.在計數(shù)器定時查詢方式下，若計數(shù)從0開場，則—A__o

A.設備號小的優(yōu)先級高；

B.每個設備運用總線的時機相等；

C.設備號大的優(yōu)先級高。

66.CaChe的地址映象中，若主存中的任一塊均可映射到CaChe內(nèi)的任一

塊的位置上，稱作_B_o

A.干脆映象；

B.全相聯(lián)映象；

C.組相聯(lián)映象。

67.中斷效勞程序的最終一條指令是_C—。

A.轉(zhuǎn)移指令;

B.出棧指令;

C.中斷返回指令。

68.微指令操作限制字段的每一位代表一個限制信號，這種微程序的限制

（編碼）方式是—B—o

A.字段干脆編碼；

B.干脆編碼；

C.混合編碼。

69.在取指令操作之后，程序計數(shù)器中存放的是_Co

A.當前指令的地址；

B.程序中指令的數(shù)量；

C.下一條指令的地址。

70.以下敘述中_A一是正確的。

A.RlSC機肯定采納流水技術(shù)；

B.采納流水技術(shù)的機器肯定是RlSC機；

C.ClSC機肯定不采納流水技術(shù)。

71.在一地址格式的指令中，下列是正確的_Bo

A.僅有一個操作數(shù)，其地址由指令的地址碼供應；

B.可能有一個操作數(shù)，也可能有兩個操作數(shù)；

C.肯定有兩個操作數(shù)，另一個是隱含的。

72.在浮點機中，推斷原碼規(guī)格化形式的原則是—B—o

A.尾數(shù)的符號位及第一數(shù)位不同；

B.尾數(shù)的第一數(shù)位為1,數(shù)符隨意；

C.尾數(shù)的符號位及第一數(shù)位一樣;

D.階符及數(shù)符不同。

73.I/O采納不統(tǒng)一編址時，進展輸入輸出操作的指令是_Co

A.限制指令；

B.訪存指令；

C.輸入輸出指令。

74.設機器字長為64位，存儲容量為128MB,若按字編址，它的尋址范

圍是一B_o

A.16MB;

B.16M;

C.32M0

75.—B—尋址便于處理數(shù)組問題。

A.間接尋址；

B.變址尋址；

C.相對尋址。

76.超標量技術(shù)是_Bo

A.縮短原來流水線的處理器周期；

B.在每個時鐘周期內(nèi)同時并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。

77.以下敘述中__B_是錯誤的。

A.取指令操作是限制器固有的功能，不須要在操作碼限制下完成；

B.全部指令的取指令操作都是一樣的;

C.在指令長度一樣的狀況下，全部指令的取指操作都是一樣的。

78.I/O及主機交換信息的方式中，中斷方式的特點是一B—o

A.CPU及設備串行工作，傳送及主程序串行工作；

B.CPU及設備并行工作，傳送及主程序串行工作；

C.CPU及設備并行工作，傳送及主程序并行工作。

79.設存放器內(nèi)容為，若它等于+127,則為_Do

A.原碼；

B.補碼;

C.反碼；

D.移碼。

80.設機器數(shù)采納補碼形式（含1位符號位），若存放器內(nèi)容為9BH,則

對應的十進制數(shù)為—C—O

A.-27;

B.-97;

C.-101;

D.155o

81.設存放器內(nèi)容為80H,若它對應的真值是-127,則該機器數(shù)是

A.原碼;

B.補碼;

C.反碼;

D.移碼。

82.下列敘述中是正確的。

A.程序中斷方式中有中斷懇求，DMA方式中沒有中斷懇求；

B.程序中斷方式和DMA方式中實現(xiàn)數(shù)據(jù)傳送都需中斷懇求；

C.程序中斷方式和DMA方式中都有中斷懇求，但目的不同；

D.DMA要等到指令周期完畢時才進展周期竊取。

83.設機器數(shù)字長為32位，一個容量為16MB的存儲器，CPU按半字尋

址，其尋址范圍是_____o

A.224;

B.223;

C.222;

D.221o

84.在中斷接口電路中，向量地址可通過—B—送至CPU。

A.地址線；

B.數(shù)據(jù)線；

C.限制線；

D.狀態(tài)線。

85.在程序的執(zhí)行過程中，Caehe及主存的地址映象是由_D—。

A.程序員調(diào)度的；

B.操作系統(tǒng)管理的；

C.由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；

D.硬件自動完成的。

86.總線復用方式可以—C—

A.進步總線的傳輸帶寬；

B.增加總線的功能；

C.削減總線中信號線的數(shù)量；

D.進步CUP利用率。

87.下列說法中正確的是—C—o

A.CaChe及主存統(tǒng)一編址，CaChe的地址空間是主存地址空間的一部分;

B.主存儲器只由易失性的隨機讀寫存儲器構(gòu)成；

C.單體多字存儲器主要解決訪存速度的問題；

D.CaChe不及主存統(tǒng)一編址，CaChe的地址空間不是主存地址空間的一

部分。

88.在采納增量計數(shù)器法的微指令中，下一條微指令的地址—B_。

A.在當前的微指令中；

B.在微指令地址計數(shù)器中；

C.在程序計數(shù)器；

D.在CPU中。

89.由于CPU內(nèi)部操作的速度較快，而CPU訪問一次存儲器的時間較長,

因此機器周期通常由—B—來確定。

A.指令周期；

B.存取周期；

C.間址周期；

D.執(zhí)行周期。

90.RISe機器—B―o

A.不肯定采納流水技術(shù)；

B.肯定采納流水技術(shù)；

C.CPU裝備很少的通用存放器；

D.CPU裝備很多的通用存放器。

91.在下列尋址方式中，—B—尋址方式須要先計算，再訪問主存。

A.馬上；

B.變址；

C?間接；

D.干脆。

92.在浮點機中，推斷補碼規(guī)格化形式的原則是—C—o

A.尾數(shù)的第一數(shù)位為1,數(shù)符隨意；

B.尾數(shù)的符號位及第一數(shù)位一樣；

C.尾數(shù)的符號位及第一數(shù)位不同；

D.階符及數(shù)符不同。

93.I/O采納統(tǒng)一編址時，進展輸入輸出操作的指令是—B_。

A.限制指令；

B.訪存指令；

C.輸入輸出指令；

D.程序指令。

94.設機器字長為32位，存儲容量為16MB,若按雙字編址，其尋址范圍

是—B—。

A.8MB;

B.2M;

C.4M;

D.16Mo

95.—C_尋址對于實現(xiàn)程序浮動供應了較好的支持。

A.間接尋址；

B.變址尋址；

C.相對尋址；

D.干脆尋址。

96.超流水線技術(shù)是_Ao

A.縮短原來流水線的處理器周期；

B.在每個時鐘周期內(nèi)同時并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個操作碼字段的指令；

D.以上都不對。

97.以下敘述中錯誤的是—B—o

A.指令周期的第一個操作是取指令；

B.為了進展取指令操作，限制器須要得到相應的指令；

C.取指令操作是限制器自動進展的；

D.指令周期的第一個操作是取數(shù)據(jù)。

98.I/O及主主機交換信息的方式中，DMA方式的特點是—C—o

A.CPU及設備串行工作，傳送及主程序串行工作；

B.CPU及設備并行工作，傳送及主程序串行工作；

C.CPU及設備并行工作，傳送及主程序并行工作;

D.CPU及設備串行工作，傳送及主程序并行工作。

99.若9BH表示移碼（含1位符號位）.其對應的十進制數(shù)是—A_o

A.27;

B.-27;

C.-101;

D.IOlo

100.在二地址指令中―C一是正確的。

A.指令的地址碼字段存放的肯定是操作數(shù)；

B.指令的地址碼字段存放的肯定是操作數(shù)地址；

C.運算結(jié)果通常存放在其中一個地址碼所供應的地址中；

D.指令的地址碼字段存放的肯定是操作碼。

101.某機字長8位，采納補碼形式（其中1位為符號位），則機器數(shù)所能

表示的范圍是—C—O

A.-127?127;

B.-128~+128;

C.-128?+127;

D.-128?+128o

102.在_C的計算機系統(tǒng)中，外設可以和主存儲器單元統(tǒng)一編址，

因此可以不運用I/O指令。

A.單總線；

B.雙總線；

C.三總線;

D.以上三種總線。

103.某計算機字長是32位，它的存儲容量是64KB.按字編址，它的尋

址范圍是—B—O

A.16KB;

B.16K;

C.32K;

D.32KBo

104.中斷向量可供應_Co

A.被選中設備的地址；

B.傳送數(shù)據(jù)的起始地址；

C.中斷效勞程序入口地址；

D.主程序的斷點地址。

105.CaChe的地址映象中B比擬多的采納“按內(nèi)容尋址”的相聯(lián)存儲

器來實現(xiàn)。

A.干脆映象；

B.全相聯(lián)映象；

C.組相聯(lián)映象；

D.以上都有。

106.總線的異步通信方式_A_o

A.不采納時鐘信號，只采納握手信號；

B.既采納時鐘信號，又采納握手信號；

C.既不采納時鐘信號，又不采納握手信號；

D.采納時鐘信號，不采納握手信號。

107.在磁盤存儲器中，查找時間是—A—o

A.使磁頭挪動到要找的柱面上所需的時間；

B.在磁道上找到要找的扇區(qū)所需的時間；

C.在扇區(qū)中找到要找的數(shù)據(jù)所需的時間。

D.以上都不對。

108.在限制器的限制信號中，相容的信號是_C的信號。

A.可以互相替代；

B.可以相繼出現(xiàn)；

C.可以同時出現(xiàn)；

D.不行以同時出現(xiàn)。

10.計算機操作的最小單位時間是_A_。

A.時鐘周期；

B.指令周期；

C.CPU周期；

D.執(zhí)行周期。

110.CPU不包括_A。

A.地址存放器；

B.指令存放器IR;

C.地址譯碼器；

D.通用存放器。

111.—B—尋址便于處理數(shù)組問題。

A.間接尋址；

B.變址尋址；

C?相對尋址；

D.馬上尋址。

H2.設存放器內(nèi)容為，若它等于0,則為—D—o

A.原碼；

B.補碼；

C.反碼；

D.移碼。

n3?若一個8比特組成的字符至少需10個比特來傳送，這是_B—傳

送方式。

A.同步；

B-異步；

C.并聯(lián)；

D.混合。

114?設機器字長為32位，存儲容量為16MB,若按雙字編址，其尋址范

圍是一

A.8MB;

B.2M;

C.4M;

D.16M0

115.C尋址對于實現(xiàn)程序浮動供應了較好的支持。

A.間接尋址;

B.變址尋址;

C.相對尋址;

D.干脆尋址。

116.超標量技術(shù)是—B_o

A.縮短原來流水線的處理器周期；

B.在每個時鐘周期內(nèi)同時并發(fā)多條指令；

C.把多條能并行操作的指令組合成一條具有多個操作碼字段的指令；

D.以上都不對。

117.在限制器的限制方式中，機器周期內(nèi)的時鐘周期個數(shù)可以不一樣,

這屬于一A^一o

A.同步限制；

B.異步限制；

C.結(jié)合限制；

D.部分限制。

118.I/O及主機交換信息的方式中，中斷方式的特點是—B.

A.CPU及設備串行工作，傳送及主程序串行工作；

B.CPU及設備并行工作，傳送及主程序串行工作；

C.CPU及設備并行工作，傳送及主程序并行工作；

D.CPU及設備串行工作，傳送及主程序并行工作。

119.當定點運算發(fā)生溢出時，應—C—o

A.向左規(guī)格化;

B.向右規(guī)格化；

C.發(fā)出出錯信息；

D.舍入處理。

120.在一地址格式的指令中，下列_B—是正確的。

A.僅有一個操作數(shù)，其地址由指令的地址碼供應；

B.可能有一個操作數(shù)，也可能有兩個操作數(shù)；

C.肯定有兩個操作數(shù)，另一個是隱含的；

D.指令的地址碼字段存放的肯定是操作碼。

121.指令系統(tǒng)中采納不同尋址方式的目的主要是—C—o

A.可降低指令譯碼難度；

B.縮短指令字長，擴大尋址空間，進步編程敏捷性；

C.實現(xiàn)程序限制；

D.找尋操作數(shù)。

122.計算機運用總線構(gòu)造的主要優(yōu)點是便于實現(xiàn)積木化，缺點是

―C―O

A.地址信息、數(shù)據(jù)信息和限制信息不能同時出現(xiàn)；

B.地址信息及數(shù)據(jù)信息不能同時出現(xiàn)；

C.兩種信息源的代碼在總線中不能同時傳送；

D.地址信息及數(shù)據(jù)信息能同時出現(xiàn)。

123.一個16KX32位的存儲器，其地址線和數(shù)據(jù)線的總和是_B

A.48;

B.46;

C.36;

D.38o

124.下列敘述中_A_是正確的。

A.主存可由RAM和RoM組成；

B.主存只能由Re)M組成；

C.主存只能由RAM組成；

D.主存只能由SRAM組成。

125.在三種集中式總線限制中，—C—方式響應時間最快。

A.鏈式查詢；

B.計數(shù)器定時查詢；

C.獨立懇求；

D.以上都不是。

126.可編程的只讀存儲器—A—。

A.不肯定是可改寫的；

B.肯定是可改寫的；

C.肯定是不行改寫的；

D.以上都不對。

127.下述—B—種狀況會提出中斷懇求。

A.產(chǎn)生存儲周期“竊取”；

B.在鍵盤輸入過程中，每按一次鍵；

C.兩數(shù)相加結(jié)果為零；

D.結(jié)果溢出。

128.下列敘述中_A_是錯誤的。

A.采納微程序限制器的處理器稱為微處理器；

B.在微指令編碼中，編碼效率最低的是干脆編碼方式；

C.在各種微地址形成方式中，增量計數(shù)器法須要的依次限制字段較短；

D.以上都是錯的。

129.干脆尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_A_。

A.PC;

B.地址存放器；

C.累加器；

D.ACCo

130.響應中斷懇求的條件是_Bo

A.外設提出中斷；

B.外設工作完成和系統(tǒng)允許時；

C.外設工作完成和中斷標記觸發(fā)器為“1”時。

D.CPU提出中斷。

131.變址尋址和基址尋址的有效地址形成方式類似，但是_Co

A.變址存放器的內(nèi)容在程序執(zhí)行過程中是不行變的；

B.在程序執(zhí)行過程中，變址存放器和基址存放器和內(nèi)容都可變的；

C.在程序執(zhí)行過程中，基址存放器的內(nèi)容不行變，變址存放器中的內(nèi)容

可變；

D.變址存放器的內(nèi)容在程序執(zhí)行過程中是可變的。

132.在原碼加減交替除法中，符號位單獨處理，參與操作的數(shù)是—C—。

A.原碼；

B.肯定值；

C.肯定值的補碼；

D.補碼。

133.DMA方式—B―o

A.既然能用于高速外圍設備的信息傳送，也就能代替中斷方式；

B.不能取代中斷方式；

C.也能向CPU懇求中斷處理數(shù)據(jù)傳送；

D.能取代中斷方式。

134.設機器字長為32位，存儲容量為16MB,若按雙字編址，其尋址范

圍是—B—o

A.8MB;

B.2M;

C.4M;

D.16Mo

135.設變址存放器為X,形式地址為D,某機具有先間址后變址的尋址方

式，則這種尋址方式的有效地址為_Bo

A.EA=(X)+D;

B.EA=(X)+(D);

C.EA=((X)+D);

D.EA=X+D0

136.程序計數(shù)器PC屬于—B—o

A.運算器;

B.限制器；

C.存儲器；

D.I/O設備。

137.計算機執(zhí)行乘法指令時，由于其操作較困難，須要更多的時間，通

常采納—C—限制方式。

A.延長機器周期內(nèi)節(jié)拍數(shù)的；

B.異步；

C.中央及部分限制相結(jié)合的；

D.同步。

138.目前在小型和微型計算機里最普遍采納的字母及字符編碼是

_C____O

A.BCD碼；

B.十六進制代碼；

C.ASCn碼；

D.海明碼。

139.設存放器內(nèi)容為，若它等于-0,則為-A—o

A.原碼；

B.補碼；

C.反碼；

D.移碼。

140.在下述有關(guān)不復原余數(shù)法何時需復原余數(shù)的說法中，—B_是正

確的。

A.最終一次余數(shù)為正時，要復原一次余數(shù)；

B.最終一次余數(shù)為負時，要復原一次余數(shù)；

C.最終一次余數(shù)為。時，要復原一次余數(shù)；

D.任何時候都不復原余數(shù)。

141.零地址運算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自

C_o

A.馬上數(shù)和棧頂；

B.暫存器；

C.棧頂和次棧頂；

D.累加器。

142.—C—可區(qū)分存儲單元中存放的是指令還是數(shù)據(jù)。

A.存儲器；

B.運算器；

C.限制器；

D.用戶。

143.所謂三總線構(gòu)造的計算機是指—B_。

A.地址線、數(shù)據(jù)線和限制線三組傳輸線。

B.I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；

C.I/O總線、主存總線和系統(tǒng)總線三組傳輸線；

D.設備總線、主存總線和限制總線三組傳輸線.。

144.某計算機字長是32位，它的存儲容量是256KB,按字編址，它的尋

址范圍是—B—o

A.128K;

B.64K;

C.64KB;

D.128KBo

145.主機及設備傳送數(shù)據(jù)時，采納_A,主機及設備是串行工作的。

A.程序查詢方式；

B.中斷方式；

C.DMA方式；

D.通道。

146.在整數(shù)定點機中，下述第—B一種說法是正確的。

A.原碼和反碼不能表示-1,補碼可以表示-1；

B.三種機器數(shù)均可表示-1;

C.三種機器數(shù)均可表示且三種機器數(shù)的表示范圍一樣；

D.三種機器數(shù)均不行表示-1。

147.變址尋址方式中，操作數(shù)的有效地址是_Co

A.基址存放器內(nèi)容加上形式地址（位移量）；

B.程序計數(shù)器內(nèi)容加上形式地址；

C.變址存放器內(nèi)容加上形式地址；

D.以上都不對。

148.向量中斷是__C___o

A.外設提出中斷;

B.由硬件形成中斷效勞程序入口地址;

C.由硬件形成向量地址，再由向量地址找到中斷效勞程序入口地址

D.以上都不對。

149.一個節(jié)拍信號的寬度是指_Co

A.指令周期；

B.機器周期；

C.時鐘周期；

D.存儲周期。

150.將微程序存儲在EPRc）M中的限制器是一A限制器。

A.靜態(tài)微程序；

B.毫微程序；

C.動態(tài)微程序；

D.微程序。

151.隱指令是指—D—o

A.操作數(shù)隱含在操作碼中的指令；

B.在一個機器周期里完成全部操作的指令；

C.指令系統(tǒng)中已有的指令；

D.指令系統(tǒng)中沒有的指令。

152.當用一個16位的二進制數(shù)表示浮點數(shù)時，下列方案中第—B一種最

好。

A.階碼取4位（含階符1位），尾數(shù)取12位（含數(shù)符1位）；

B.階碼取5位（含階符1位），尾數(shù)取11位（含數(shù)符1位）；

C.階碼取8位（含階符1位），尾數(shù)取8位（含數(shù)符1位）；

D.階碼取6位（含階符1位），尾數(shù)取12位（含數(shù)符1位）。

153.DMA方式—B―o

A.既然能用于高速外圍設備的信息傳送，也就能代替中斷方式；

B.不能取代中斷方式；

C.也能向CPU懇求中斷處理數(shù)據(jù)傳送；

D.內(nèi)無中斷機制。

154.在中斷周期中，由—D—將允許中斷觸發(fā)器置“0”。

A.關(guān)中斷指令；

B.機器指令；

C.開中斷指令；

D.中斷隱指令。

155.在單總線構(gòu)造的CPU中，連接在總線上的多個部件_Bo

A.某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，并且只有一個可以從總線接

收數(shù)據(jù)；

B.某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，但可以有多個同時從總線接

收數(shù)據(jù)；

C.可以有多個同時向總線發(fā)送數(shù)據(jù)，并且可以有多個同時從總線接收數(shù)

據(jù)；

D.可以有多個同時向總線發(fā)送數(shù)據(jù)，但可以有一個同時從總線接收數(shù)據(jù)。

156.三種集中式總線限制中，_A方式對電路故障最敏感。

A.鏈式查詢;

B.計數(shù)器定時查詢;

C.獨立懇求；

D.以上都不對。

157.一個16KX8位的存儲器，其地址線和數(shù)據(jù)線的總和是_Do

A.48;

B.46;

C.17;

D.22.

158.在間址周期中，—C—o

A.全部指令的間址操作都是一樣的；

B?但凡存儲器間接尋址的指令，它們的操作都是一樣的；

C.對于存儲器間接尋址或存放器間接尋址的指令，它們的操作是不同的;

D.以上都不對。

159.下述說法中—B—是正確的。

A.EPRc)M是可改寫的，因此也是隨機存儲器的一種；

B.EPRe)M是可改寫的，但它不能用作為隨機存儲器用；

C.EPRe)M只能改寫一次，故不能作為隨機存儲器用；

D.EPRc)M是可改寫的，但它能用作為隨機存儲器用。

160.打印機的分類方法很多，若按能否打印漢字來區(qū)分，可分為_Co

A.并行式打印機和串行式打印機；

B.擊打式打印機和非擊打式打印機;

C.點陣式打印機和活字式打印機；

D.激光打印機和噴墨打印機。

161.用戶及計算機通信的界面是_Bo

A.CPU;

B.外圍設備；

C.應用程序；

D.系統(tǒng)程序。

162.零地址運算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自

—C―O

A.馬上數(shù)和棧頂；

B.暫存器；

C.棧頂和次棧頂；

D.程序計數(shù)器自動加+1。

163.程度型微指令的特點是—A—o

A.一次可以完成多個操作；

B.微指令的操作限制字段不進展編碼；

C.微指令的格式簡短；

D.微指令的格式較長。

164.有些計算機將一部分軟件永久地存于只讀存儲器中，稱之為

—C―O

A.硬件；

B.軟件；

C.固件;

D.協(xié)助存儲器。

165.主機及設備傳送數(shù)據(jù)時，采納―A,主機及設備是串行工作的。

A.程序查詢方式；

B.中斷方式；

C.DMA方式；

D.通道。

166.計算機中有關(guān)ALU的描繪，_D—是正確的。

A.只做算術(shù)運算，不做邏輯運算；

B.只做加法；

C.能存放運算結(jié)果；

D.以上答案都不對。

167.所謂三總線構(gòu)造的計算機是指_B_o

A.地址線、數(shù)據(jù)線和限制線三組傳輸線。

B.I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；

C.I/O總線、主存總線和系統(tǒng)總線三組傳輸線；

D.以上都不對。

168.集中式總線限制中，—A_方式對電路故障最敏感。

A.鏈式查詢；

B.計數(shù)器定時查詢；

C.獨立懇求；

D.總線式。

169.某一RAM芯片，其容量為512義8位，除電源和接地端外，該芯片

引出線的最少數(shù)目是—C—O

A.21;

B.17;

C.19;

D.20□

170.活動頭磁盤存儲中，信息寫入或讀出磁盤是_B_進展的。

A.并行方式；

B.串行方式；

C.串并方式；

D.并串方式。

171.以下敘述—C—是正確的。

A.外部設備一旦發(fā)出中斷懇求，便馬上得到CPU的響應；

B.外部設備一旦發(fā)出中斷懇求，CPU應馬上響應；

C.中斷方式一般用于處理隨機出現(xiàn)的效勞懇求；

D.程序查詢用于鍵盤中斷。

172.下列—D—種說法有誤差。

A.任何二進制整數(shù)都可用十進制表示；

B.任何二進制小數(shù)都可用十進制表示；

C.任何十進制整數(shù)都可用二進制表示；

D.任何十進制小數(shù)都可用二進制表示。

173.堆棧尋址方式中，設A為累加器，SP為堆棧指示器，MSP為SP指示

的棧頂單元,假如進棧操作的動作依次是(SP-1)→SP,(A)→MSP,

那么出棧操作的動作依次應為_Ao

A.(MSP)→A,(SP)+1→SP;

B.(SP)+1→SP,(MSP)→A;

C.(SP)-1→SP,(MSP)→A;

D.以上都不對。

174.指令存放器的位數(shù)取決于_Bo

A.存儲器的容量；

B.指令字長；

C.機器字長；

D.存儲字長。

175.在限制器的限制方式中，機器周期內(nèi)的時鐘周期個數(shù)可以不一樣,

這屬于_A__o

A.同步限制；

B.異步限制；

C.結(jié)合限制；

D.人工限制。

176.下列敘述中―B—是正確的。

A.限制器產(chǎn)生的全部限制信號稱為微指令；

B.微程序限制器比硬連線限制器更加敏捷；

C.微處理器的程序稱為微程序；

D.指令就是微指令。

177.CPU中的譯碼器主要用于_Bo

A.地址譯碼;

B.指令譯碼；

C.選擇多路數(shù)據(jù)至ALU;

D.數(shù)據(jù)譯碼。

178.干脆尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入_Ao

A.PC;

B.地址存放器；

C.累加器；

D.ALU0

179.通道程序是由—B—組成。

A.I/O指令；

B.通道限制字（或稱通道指令）；

C.通道狀態(tài)字；

D.微程序。

180.在磁盤和磁帶兩種磁外表存儲器中，存取時間及存儲單元的物理位

置有關(guān)，按存儲方式分，_B_0

A.二者都是串行存取；

B.磁盤是部分串行存取，磁帶是串行存??；

C.磁帶是部分串行存取，磁盤是串行存??；

D.二者都是并行存取。

二、填空題

1.完成一條指令一般分為取指周期和執(zhí)行周期,前者完成取指令和

分析指令操作,后者完成執(zhí)行指令操作。

2.常見的數(shù)據(jù)傳送類指令的功能可實現(xiàn)存放器和存放器之間,或

存放器和存儲器之間的數(shù)據(jù)傳送。

3.微指令格式可分為垂直型和程度型兩類,其中垂直型微指令用較

長的微程序構(gòu)造換取較短的微指令構(gòu)造。

4.在CaChe一主存的地址映象中，全相聯(lián)映像敏捷性強，組相聯(lián)映像本

錢最高。

5.若采納硬件向量法形成中斷效勞程序的入口地址，則CPU在中斷周期

需完成愛護程序斷點、硬件關(guān)中斷和向量地址送至PC操作。

6.指令尋址的根本方式有兩種，一種是依次尋址方式,其指令地址由一

程序計數(shù)器一給出,另一種是跳動一尋址方式,其指令地址由指令本身

給出。

7.在一個有四個過程段的浮點加法器流水線中，假設四個過程段的時間

分別是Tl=60ns、T2=50ns、T3=90ns、T4=80nso貝IJ力口法器流

水線的時鐘周期至少為90ns。假如采納同樣的邏輯電路，但不是流水

線方式，則浮點加法所需的時間為280ns。

8.一個浮點數(shù)，當其尾數(shù)右移時，欲使其值不變，階碼必需增加。尾數(shù)

右移1位，階碼Mlo

9.存儲器由m(m=l,2,4,8?)個模塊組成，每個模塊有自己的地

址和數(shù)據(jù)存放器,若存儲器采納模m編址,存儲器帶寬可增加到原來

的m倍。

10.按序?qū)懗龆嘀刂袛嗟闹袛嘈诔绦虬◥圩o現(xiàn)場、開中斷、設備

效勞、復原現(xiàn)場和中斷返回幾部分。

11.I/O及主機交換信息的方式中，程序查詢方式和中斷方式都需通

過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中程序查詢方式表達CPU及設備是串行工作

的。

12.設n=8（不包括符號位），機器完成一次加和移位各需Ioons,

則原碼一位乘最多需1600ns,補碼BOOth算法最多需1700ns。

13.對于一條隱含尋址的算術(shù)運算指令，其指令字中不明確給出操作數(shù)

的地址，其中一個操作數(shù)通常隱含在累加器中。

14.設浮點數(shù)階碼為4位（含1位階符），用移碼表示，尾數(shù)為16位（含1

位數(shù)符），用補碼規(guī)格化表示，則對應其最大正數(shù)的機器數(shù)形式為

1,111；。11……1"5個1）,真值為27山）（十進制表示）；

對應其肯定值最小負數(shù)的機器數(shù)形式為0,。00；1.01……1（14個1）,

真值為（十進制表示）。

15.在總線的異步通信方式中，通信的雙方可以通過不互鎖、半互鎖

和全互鎖三種類型聯(lián)絡。

16.在微程序限制器中，一條機器指令對應一個微程序,若某機有

38條機器指令，通?？蓪?1個微程序o

17.設浮點數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則

32位二進制補碼浮點規(guī)格化數(shù)對應的十進制真值范圍是：最大正數(shù)為

2∣27（l-2-23）,最小正數(shù)為2一129,最大負數(shù)為2一128（2-】一2一23）,

最小負數(shù)為-2127o

18.在總線復用的CPU中，地址線和數(shù)據(jù)線共用一組總線，必

需采納分虬限制的方法，先給地址信號，并用地址鎖存信

號將其保存。

19.微指令格式可分為垂直型和程度型兩類，其中垂直型

微指令用較長的微程序構(gòu)造換取較短的微指令構(gòu)造。

20.假如CaChe的容量為128塊，在干脆映象下，主存中第i塊映象到緩存

第imod128塊。

21.I/O和CPU之間不管是采納串行傳送還是并行傳送，它們之間的聯(lián)

絡方式（定時方式）可分為馬上響應異步定時同步定時三

種。

22.32位字長的浮點數(shù)，其中階碼8位（含1位階符），基值為2,尾數(shù)

24位（含1位數(shù)符），則其對應的最大正數(shù)是2亶7（1-2-23）,最小的

肯定值是2-127*2-23；若機器數(shù)采納補碼表示，且尾數(shù)為規(guī)格化形式，

則對應的最小正數(shù)是2-3*2」,最小負數(shù)是-2127o（均用十進制表

示）

23.CPU從主存取出一條指令并執(zhí)行該指令的時間叫指令周期,它通

常包含若干個機器周期,而后者又包含若干個芭擔o機器周期和

節(jié)拍組成多級時序系統(tǒng)。

24.假設微指令的操作限制字段共18位，若采納干脆限制，則一條微指

令最多可同時啟動18個微操作吩咐。若采納字段干脆編碼限制，并要

求一條微指令能同時啟動3個微操作，則微指令的操作限制字段應分區(qū)

段，若每個字段的微操作數(shù)一樣，這樣的微指令格式最多可包含192個

微操作吩咐。

25.一個8體低位穿插的存儲器，假設存取周期為T,CPU每隔（T=

8）時間啟動一個存儲體，則依次從存儲器中取出16個字共需823存

取周期。

26.I/O及主機交換信息的限制方式中，程序查詢方式CPU和設備是

串行工作的。DMA和程序中斷方式CPU和設備是并行工作的,前者

傳送及主程序是并行的，后者傳送和主機是串行的。

27.DMA的數(shù)據(jù)塊傳送可分為預處理、數(shù)據(jù)傳送和后處理階段。

28.設Il=16（不包括符號位），機器完成一次加和移位各需IoorIs,

則原碼一位乘最多需3200ns,補碼BoOth算法最多需3300nsɑ

29.設相對尋址的轉(zhuǎn)移指令占2個字節(jié)，第一字節(jié)為操作碼，第二字節(jié)是

位移量（用補碼表示），每當CPU從存儲器取出一個字節(jié)時，即自動完成

（PC）+l→pco設當前指令地址為3008H,要求轉(zhuǎn)移到300FH,則該

轉(zhuǎn)移指令第二字節(jié)的內(nèi)容應為05HO若當前指令地址為300FH,要求

轉(zhuǎn)移到3004H,則該轉(zhuǎn)移指令第二字節(jié)的內(nèi)容為F3Ho

30.設浮點數(shù)階碼為8位（含1位階符），用移碼表示，尾數(shù)為24位（含1

位數(shù)符），用補碼規(guī)格化表示，則對應其最大正數(shù)的機器數(shù)形式為

Ijmmoii……ι（23個1）,真值為絲a絲?（十進制表示）；

對應其肯定值最小負數(shù)的機器數(shù)形式為0,QQOOQQOil.Ql……?（22

D,真值為2128（2-1+2-23）（十進制表示）。

31.I/O的編址方式可分為不統(tǒng)一編址和統(tǒng)一編址兩大類，前者需

有獨立的I/O指令，后者可通過跡套指令和設備交換信息。

32.在微程序限制器中，一條機器指令對應一個微程序，若某機有35

條機器指令，通?？蓪?8個微程序o

36.設24位長的浮點數(shù)，其中階符1位，階碼5位，數(shù)符1位，尾數(shù)17位,

階碼和尾數(shù)均用補碼表示，且尾數(shù)采納規(guī)格化形式，則它能表示最大正數(shù)

真值是231（I”，非零最小正數(shù)真值是（2-33）,肯定值最大的負

數(shù)真值是（%31）,肯定值最小的負數(shù)真值是2⑶（一2工2-17）（均用十進

制表示）。

37.變址尋址和基址尋址的區(qū)分是：在基址尋址中，基址存放器供應基

地址,指令供應形式地址;而在變址尋址中，變址存放器供應娶

式地址,指令供應基地址。

38.影響流水線性能的因素主要反映在訪存沖突和相關(guān)問題兩

個方面。

39.運算器的技術(shù)指標一般用機器字長和運算速度表示。

40.緩存是設在CP區(qū)和生套之間的一種存儲器，其速度及CPU速

度匹配，其容量及緩存中數(shù)據(jù)的命中率有關(guān)。

42.設指令字長等于存儲字長，均為24位，若某指令系統(tǒng)可完成108種操

作，操作碼長度固定，且具有干脆、間接（一次間址）、變址、基址、相

對、馬上等尋址方式，則在保證最大范圍內(nèi)干脆尋址的前提下，指令字中

操作碼占7_位，尋址特征位占3位，可干脆尋址的范圍是212,一

次間址的范圍是2^o

44.在寫操作時，對CaChe及主存單元同時修改的方法稱作寫直達法，

若每次只短暫寫入CaChe,直到交換時才寫入主存的方法稱作寫回法o

45.I/O及主機交換信息的方式中，程序查詢方式和中斷方式都

需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中程序查詢方式表達CPU及設備是串

行工作的。

46.在DMA方式中，CPU和DMA限制器通常采納三種方法來分時運用主

存,它們是

停頓CPU訪問主存、周期挪用和DMA和CPU交替訪問主存O

47.設Ii=8（不包括符號位），則原碼一位乘需做1次移位和最多小

次加法，補碼BOOth算法需做次移位和最多9次加法。

48.設浮點數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則

32位二進制補碼浮點規(guī)格化數(shù)對應的十進制真值范圍是：最大正數(shù)為

2127（1一2一23）,最小正數(shù)為2-129,最大負數(shù)為2"（-2,2-23）,最

小負數(shù)為2工。

49.一個總線傳輸周期包括申請安排階段、尋址階段、傳輸階段和完

畢階段四個階段。

50.CPU采納同步限制方式時，限制器運用機器周期和節(jié)拍組成的

多極時序系統(tǒng)。

三、計算題

1、已知：A=-ll∕16,B=-7/16求：［A+B］補。（課本P241）

2、設機器數(shù)字長為8位（含一位符號位在內(nèi)），若A=+15,B=+24,

求［A-B］補并復原成真值。（課本P238）

1

3、已知：兩浮點數(shù)X=0.1101X2i°,y=0.1011×2°求：x+yo（課

本P271）

答：x、y在機器中以補碼表示為［x］補=00,10;00?l101［y］補=00,01;

00.1011

①對階[?j]∣b=[jχ]∣b-[jy]補=00,10+ιι,n=oo,oιgp?j=1

表示y的階碼比X的階碼小1因此將y的尾數(shù)向右移1位階碼相應加

1,即W補=00,10;00.0101這時W補的階碼及[χ]補的階碼

相等階差為0表示對階完畢。

②求和00.1101[Sx]'補11.0101[Sy]'補

01.0010Ox+Sy]'補BP[x+y]?=00,10;01.0010

③右規(guī)運算結(jié)果兩符號位不等表示尾數(shù)之和肯定值大于1需右規(guī)

即將尾數(shù)之和向右移I位階碼加I故得[x+y]補=00,11；00.1001

貝Ux+y=0.1001×211

4、設某機主頻為8MHz,每個機器周期平均含2個時鐘周期，每條指令

平均有2.5個機器周期，試問該機的平均指令執(zhí)行速度為多少MIPS?

若機器主頻不變，但每個機器周期平均含4個時鐘周期，每條指令平

均有5個機器周期，則該機的平均指令執(zhí)行速度又是多少MIPS?

5、設X=+11/16,y=+7∕16,試用變形補碼計算x+y。（課本P241）

6、設機器A的主頻為8MHz,機器周期含4個時鐘周期，且該機的平均

指令執(zhí)行速度是0?4MIPS,試求該機的平均指令周期和機器周期。每

個指令周期包含幾個機器周期？假如機器B的主頻為12MHz,且機

器周期也含4個時鐘周期，試問B機的平均指令執(zhí)行速度為多少

MIPS7

答：根據(jù)機器A的主頻為8MHz,得時鐘周期為一一=0.125μs

8MHz

(1)機器周期=0.125x4=O.5μs

(2)平均指令執(zhí)行時間是工=2.5μs

0.4