計(jì)算機(jī)組成原理簡答題

1.簡述計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)系統(tǒng)是由硬件、軟件組成的多級層次結(jié)構(gòu)。計(jì)算機(jī)硬件是由有形的電子器件等構(gòu)成的，它包括運(yùn)算器、存儲器、控制器、適配器、輸入輸出設(shè)備。傳統(tǒng)上將運(yùn)算器和控制器稱為ＣＰＵ，而將ＣＰＵ和存儲器稱為主機(jī)。計(jì)算機(jī)軟件是計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的重要組成部分，也是計(jì)算機(jī)不同于一般電子設(shè)備的本質(zhì)所在。計(jì)算機(jī)軟件一般分為系統(tǒng)程序和應(yīng)用程序兩大類。系統(tǒng)程序用來簡化程序設(shè)計(jì)，簡化使用方法，提高計(jì)算機(jī)的使用效率，發(fā)揮和擴(kuò)大計(jì)算機(jī)的功能和用途，它包括：(1)各種服務(wù)程序，(2)語言類程序，(3)操作系統(tǒng)，(4)數(shù)據(jù)庫管理系統(tǒng)。應(yīng)用程序是針對某一應(yīng)用課題領(lǐng)域開發(fā)的軟件。2.馮·諾依曼型計(jì)算機(jī)設(shè)計(jì)思想、主要特點(diǎn)。計(jì)算機(jī)由運(yùn)算器、控制器、存儲器、輸入和輸出設(shè)備五部分組成。數(shù)據(jù)以二進(jìn)制碼表示。采用存儲程序的方式，程序和數(shù)據(jù)放在同一個(gè)存儲器中并按地址順序執(zhí)行。機(jī)器以運(yùn)算器為中心，輸入輸出設(shè)備與存儲器間的數(shù)據(jù)傳送都通過運(yùn)算器。已知X和Y，用變形補(bǔ)碼計(jì)算X+Y，同時(shí)指出運(yùn)算結(jié)果是否溢出。(1)X=-10110Y=-00001(2)X=11011Y=10101解：(1)[ｘ]補(bǔ)＝1101010,[ｙ]補(bǔ)＝1111111[ｘ]補(bǔ)1101010＋[ｙ]補(bǔ)11111111101001兩個(gè)符號位出現(xiàn)“11”,表示無溢出[X+Y]補(bǔ)=101001,X+Y=-10111(2)[ｘ]補(bǔ)＝0011011,[ｙ]補(bǔ)＝0010101[ｘ]補(bǔ)0011011＋[ｙ]補(bǔ)00101010110000兩個(gè)符號位出現(xiàn)“01”,表示有正溢出。3.已知X和Y，用變形補(bǔ)碼計(jì)算X-Y，同時(shí)指出運(yùn)算結(jié)果是否溢出。(1）X=11011Y=-11111(2）X=10111Y=11011（1）[ｘ]補(bǔ)＝0011011,[ｙ]補(bǔ)＝1100001,[-ｙ]補(bǔ)＝0011111[ｘ]補(bǔ)0011011＋[-ｙ]補(bǔ)0011111____________________________0111010兩個(gè)符號位出現(xiàn)“01”,表示有正溢出。（2）[ｘ]補(bǔ)＝0010111,[ｙ]補(bǔ)＝0011011,[-ｙ]補(bǔ)＝1100101[ｘ]補(bǔ)0010111＋[-ｙ]補(bǔ)1100101_________________________________1111100兩個(gè)符號位出現(xiàn)“11”,表示無溢出[X-Y]補(bǔ)=111100,X-Y=-001004.簡要說明存儲器層次結(jié)構(gòu)、采用層次結(jié)構(gòu)的目的，說明每一層次的存儲器所用的存儲介質(zhì)的特性。計(jì)算機(jī)存儲系統(tǒng)中，一般分為高速緩沖存儲器、主存儲器和輔助存儲器三個(gè)層次。采用層次模型的目標(biāo)是為了解決對存儲器要求容量大，速度快，成本低三者之間的矛盾，即在合理的成本范圍內(nèi)，通過對各級存儲器的容量配置，達(dá)到可接受的性能。高速緩沖存儲器：即cache，它一般用的是SRAM，其特點(diǎn)是速度快、價(jià)格高。主存儲器：一般是DRAM，其速度相對快，價(jià)格居中。輔助存儲器：一般是硬盤，可以斷電后保存數(shù)據(jù)，容量大，但速度慢。5.比較SRAM和DRAM的主要特性，用其組成系統(tǒng)時(shí)，從設(shè)計(jì)和使用角度看兩者有何區(qū)別。(1)SRAM和DRAM的主要性能區(qū)別 SRAM DRAM特性 靜態(tài)存儲器 動(dòng)態(tài)存儲器存儲信息 觸發(fā)器 電容破壞性讀出 非 是需要刷新 不要 需要送行列地址 同時(shí)送 分兩次送運(yùn)行速度 快 慢集成度 低 高發(fā)熱量 大 小存儲成本 高 低(2)SRAM器件的特點(diǎn)是速度快、不用刷新，但集成度不高，價(jià)格貴。它一般用于做高速緩存。DRAM器件的特點(diǎn)是相對廉價(jià)和大容量，但須定時(shí)刷新。它一般用于做主存儲器。6.一個(gè)具有24位地址和8位字長的存儲器，問：

1.該存儲器能夠存儲多少字節(jié)的信息?

2.如果存儲器由4Mxl位的SRAM芯片組成，需要多少片?

3.需要多少位作芯片選擇?1.存儲單元數(shù)為224B＝16MB,故能存儲16M個(gè)字節(jié)的信息。

所需芯片數(shù)為(16Mx8)/(4Mx1)＝32片16M(地址線24位），4M(地址線22位）8片4Mx1位組成4Mx8位，地址總線的低22位可以直接連到芯片的A0-A21管腳4組4Mx8位組成16Mx8位，地址總線的高兩位(A22，A23)需要通過2：4線譯碼器進(jìn)行芯片選擇7.設(shè)有一個(gè)具有20位地址和32位字長的存儲器，問：13.總線的概念?？偩€是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件間進(jìn)行數(shù)據(jù)傳送的公共通道，并在爭用資源的基礎(chǔ)上進(jìn)行工作。單處理器系統(tǒng)中的總線。一個(gè)單處理器系統(tǒng)中的總線，大致分為三類：(1)內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。(2)系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲器、通道等互相連接的總線。(3)I/O總線：中、低速I/O設(shè)備之間互相連接的總線。14.總線的特性。物理特性：指總線的物理連接方式，包括總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等。功能特性：描述總線中每一根線的功能。電氣特性：定義每一根線上信號的傳遞方向及有效電平范圍。送入CPU的信號叫輸入信號(IN)，從CPU發(fā)出的信號叫輸出信號(OUT)。時(shí)間特性:定義了每根線在什么時(shí)間有效。規(guī)定了總線上各信號有效的時(shí)序關(guān)系，CPU才能正確無誤地使用。15.單總線、多總線結(jié)構(gòu)的性能特點(diǎn)。單總線結(jié)構(gòu)：使用一條單一的總線連接計(jì)算機(jī)系統(tǒng)的各大功能部件，各大部件之間的所有信息傳送都通過這組總線。優(yōu)點(diǎn)：允許I/O設(shè)備之間或I/O設(shè)備與內(nèi)存之間直接交換信息，只需CPU分配總線使用權(quán)，不需要CPU干預(yù)信息的交換。所以總線資源是由各大功能部件分時(shí)共享的。缺點(diǎn)：由于全部系統(tǒng)部件都連接在一組總線上，所以總線的負(fù)載很重，可能使其吞吐量達(dá)到飽和甚至不能勝任的程度。故多為小型機(jī)和微機(jī)采用。多總線結(jié)構(gòu)：多總線系統(tǒng)結(jié)構(gòu)是通過橋，CPU總線，系統(tǒng)總線和高速總線彼此相連，各大部件的信息傳送不是通過系統(tǒng)總線。多總線系統(tǒng)結(jié)構(gòu)中高速，中速，低速設(shè)備連接到不同的總線上，同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。16.說明總線結(jié)構(gòu)對計(jì)算機(jī)性能的影響。(1)簡化了硬件的設(shè)計(jì)。從硬件的角度看，由總線接口代管了專門的I/O接口，由總線規(guī)范給出了傳輸線和信號的規(guī)定，并對存儲器、I/O設(shè)備和CPU如何掛在總線上都作了具體的規(guī)定，所以，對于面向總線的微型計(jì)算機(jī)設(shè)計(jì)，只要按照這些規(guī)定制作CPU插件、存儲器插件以及I/O插件等，將它們連入總線即可工作，而不必考慮總線的詳細(xì)操作。(2)簡化了系統(tǒng)結(jié)構(gòu)。整個(gè)系統(tǒng)結(jié)構(gòu)清晰，連線少，底板連線可以印刷化。(3)系統(tǒng)擴(kuò)充性好，一是規(guī)模擴(kuò)充，二是功能擴(kuò)充。規(guī)模擴(kuò)充僅僅需要多插一些同類型的插件；功能擴(kuò)充僅僅需要按總線標(biāo)準(zhǔn)設(shè)計(jì)一些新插件。插件插入機(jī)器的位置往往沒有嚴(yán)格的限制。這就使系統(tǒng)擴(kuò)充既簡單又快速可靠，而且也便于查錯(cuò)。17.集中式仲裁方式分析。(1)鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞降闹饕攸c(diǎn)：總線授權(quán)信號BG串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口。假如BG到達(dá)的接口無總線請求，則繼續(xù)往下查詢；假如BG到達(dá)的接口有總線請求，BG信號便不再往下查詢，該I/O接口獲得了總線控制權(quán)。離中央仲裁器最近的設(shè)備具有最高優(yōu)先級，通過接口的優(yōu)先級排隊(duì)電路來實(shí)現(xiàn)。(2)計(jì)數(shù)器定時(shí)查詢方式總線上的任一設(shè)備要求使用總線時(shí)，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請求總線的設(shè)備地址相一致時(shí)，該設(shè)備置“1”BS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。獨(dú)立請求方式的優(yōu)點(diǎn)：響應(yīng)時(shí)間快，確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。其次，對優(yōu)先次序的控制相當(dāng)靈活，可以預(yù)先固定也可以通過程序來改變優(yōu)先次序；還可以用屏蔽(禁止)某個(gè)請求的辦法，不響應(yīng)來自無效設(shè)備的請求。18.簡述外圍設(shè)備的種類。外圍設(shè)備大體分為輸入設(shè)備、輸出設(shè)備、外存設(shè)備、數(shù)據(jù)通信設(shè)備、過程控制設(shè)備五大類。每一種設(shè)備，都是在它自己的設(shè)備控制器控制下進(jìn)行工作，而設(shè)備控制器則通過I/O接口模塊和主機(jī)相連，并受主機(jī)控制。19.簡述計(jì)算機(jī)系統(tǒng)中，CPU對外圍設(shè)備的管理方式。在計(jì)算機(jī)系統(tǒng)中，CPU對外圍設(shè)備的管理有以下五種方式：(1)程序查詢方式；(2)程序中斷方式；(3)直接存儲器訪問(DMA)方式；(4)通道方式；(5)外圍處理機(jī)(PPU)方式。其中第一種對CPU的資源浪費(fèi)最大，而第五種使CPU的效率得到最大發(fā)揮，但是需要更多的硬件支持。20.單機(jī)系統(tǒng)中CPU與外設(shè)進(jìn)行信息交互有幾種方式，CPU的介入程度如何。單機(jī)系統(tǒng)中CPU與外設(shè)進(jìn)行信息交互有4種方式：通道方式DMA方式中斷方式程序查詢方式。4種方式中，程序查詢方式一直需要CPU參與，中斷方式則需要響應(yīng)中斷，并且每次中斷只能傳輸一個(gè)數(shù)據(jù)，DMA方式每中斷一次，CPU可以傳輸成組的數(shù)據(jù)，而通道方式下IOP可以實(shí)現(xiàn)對外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳輸，無須CPU干預(yù)。21.在數(shù)據(jù)傳送方式中若主機(jī)與設(shè)備串行工作，則采用何種信息交換方式。采用程序查詢方式；在程序查詢方式下，當(dāng)CPU等待外設(shè)的狀態(tài)信號時(shí)，不能執(zhí)行其他的操作，只能當(dāng)外設(shè)準(zhǔn)備好后，才能繼續(xù)執(zhí)行查詢程序及后續(xù)工作，因此在程序查詢控制方式下，當(dāng)外設(shè)啟動(dòng)后，CPU與外設(shè)是串行工作的。在數(shù)據(jù)傳送方式中若主機(jī)與設(shè)備并行工作，采用何種信息交換方式。采用中斷方式；在中斷的控制下，當(dāng)外設(shè)啟動(dòng)后，CPU可以繼續(xù)原來的工作，待外設(shè)準(zhǔn)備好后，由中斷控制器向CPU發(fā)出中斷，CPU才停止原來的工作去處理中斷，因此外設(shè)與主機(jī)是并行工作的。在數(shù)據(jù)傳送方式中若主程序與設(shè)備并行工作，則采用何種信息交換方式。采用DMA或通道方式；在DMA方式下主機(jī)響應(yīng)了外設(shè)的DMA請求后，在主機(jī)與外設(shè)傳送成組的數(shù)據(jù)時(shí)，CPU可以同時(shí)執(zhí)行其他的程序；通道方式下主機(jī)與外設(shè)的數(shù)據(jù)傳送無須CPU管理。因此主程序與設(shè)備并行工作的。22.何謂DMA方式，在計(jì)算機(jī)系統(tǒng)中使用DMA的目的是什么。直接內(nèi)存訪問(DMA)是一種完全由硬件執(zhí)行I/O交換的工作方式。在這種方式中，DMA控制器從CPU完全接管對總線的控制，數(shù)據(jù)交換不經(jīng)過CPU，而直接在內(nèi)存和I/O設(shè)備之間進(jìn)行。DMA方式一般用于高速傳送成組數(shù)據(jù)。使用DMA的目的是提高高速外圍設(shè)備與計(jì)算機(jī)主機(jī)之間傳送數(shù)據(jù)的速度，降低數(shù)據(jù)出入對CPU時(shí)間的開銷。23.通道的基本功能是什么，CPU如何實(shí)現(xiàn)對通道的管理，通道如何實(shí)現(xiàn)對設(shè)備控制器的管理。通道是一個(gè)特殊功能的處理器，有自己的指令和程序?qū)ｉT負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。它的基本功能是：執(zhí)行通道指令、組織外圍設(shè)備和內(nèi)存進(jìn)行數(shù)據(jù)傳輸，按I／O指令要求啟動(dòng)外設(shè)，向CPU報(bào)告中斷等。CPU是通過執(zhí)行I／O指令以及處理來自通道的中斷，實(shí)現(xiàn)對通道的管理。通道通過使用通道指令控制設(shè)備控制器進(jìn)行數(shù)據(jù)傳送操作，并以通道狀態(tài)字接收設(shè)備控制器反映的外設(shè)的狀態(tài)。24.通道、DMA、中斷三種基本I/O方式的異同點(diǎn)。（1）通道方式：可以實(shí)現(xiàn)對外設(shè)的統(tǒng)一管理和外設(shè)與內(nèi)存之間的數(shù)據(jù)傳送，大大提高了CPU的工作效率。（2）DMA方式：數(shù)據(jù)傳送速度很高，傳送速率僅受到內(nèi)存訪問時(shí)間的限制。需要更多硬件，適用于內(nèi)存和高速外設(shè)之間大批數(shù)據(jù)交換的場合。（3）中斷方式：一般適用于隨機(jī)出現(xiàn)的服務(wù)，且一旦提出要求應(yīng)立即進(jìn)行，節(jié)省了CPU的時(shí)間開銷，但硬件結(jié)構(gòu)稍復(fù)雜一些。25.三級存儲體系中，cache-主存和主存-輔存相同點(diǎn)。(1)出發(fā)點(diǎn)相同二者都是為了提高存儲系統(tǒng)的性能價(jià)格比而構(gòu)造的分層存儲體系，都力圖使存儲系統(tǒng)的性能接近高速存儲器，而價(jià)格和容量接近低速存儲器。(2)原理相同都是利用了程序運(yùn)行時(shí)的局部性原理把最近常用的信息塊從相對慢速而大容量的存儲器調(diào)入相對高速而小容量的存儲器。26.三級存儲體系中，cache-主存和主存-輔存不同點(diǎn)。(1)側(cè)重點(diǎn)不同：cache主要解決主存與CPU的速度差異問題；虛存主要是解決存儲容量問題，另外還包括存儲管理、主存分配和存儲保護(hù)等方面。(2)數(shù)據(jù)通路不同：CPU與cache和主存之間均有直接訪問通路，