數(shù)字電子技術(shù) 課件 項(xiàng)目8 半導(dǎo)體存儲(chǔ)器與可編程邏輯器件

1半導(dǎo)體存儲(chǔ)器

2可編程邏輯器件簡(jiǎn)介項(xiàng)目八半導(dǎo)體存儲(chǔ)器與可編程邏輯器件項(xiàng)目八

半導(dǎo)體存儲(chǔ)器與可編程邏輯器件引言

半導(dǎo)體存儲(chǔ)器是用半導(dǎo)體器件來(lái)存儲(chǔ)二值信息的大規(guī)模集成電路。它具有集成度高、體積小、可靠性高、價(jià)格低廉、存儲(chǔ)速度快、外圍電路簡(jiǎn)單且易于接口、便于自動(dòng)化批量生產(chǎn)等特點(diǎn)。半導(dǎo)體存儲(chǔ)器主要用于電子計(jì)算機(jī)和某些數(shù)字系統(tǒng)中，用來(lái)存放程序、數(shù)據(jù)、資料等。因此，半導(dǎo)體存儲(chǔ)器就成了這些數(shù)字系統(tǒng)不可缺少的組成部分。

只讀存儲(chǔ)器只能讀出無(wú)法寫入信息。信息一旦寫入后就固定下來(lái)，即使切斷電源，信息也不會(huì)丟失，所以又稱為固定存儲(chǔ)器。ROM所存數(shù)據(jù)通常是裝入整機(jī)前寫入的，整機(jī)工作過(guò)程中只能讀出，不像隨機(jī)存儲(chǔ)器能快速方便地改寫存儲(chǔ)內(nèi)容。ROM所存數(shù)據(jù)穩(wěn)定，斷電后所存數(shù)據(jù)也不會(huì)改變，并且結(jié)構(gòu)較簡(jiǎn)單，使用方便，因而常用于存儲(chǔ)各種固定程序和數(shù)據(jù)。任務(wù)1半導(dǎo)體存儲(chǔ)器一、只讀存儲(chǔ)器及應(yīng)用1.ROM的結(jié)構(gòu)及工作原理

ROM的一般結(jié)構(gòu)如圖所示。它主要由地址譯碼器、存儲(chǔ)矩陣及輸出緩沖器組成。ROM的存儲(chǔ)單元可以用二極管構(gòu)成，也可用雙極型三極管或MOS管構(gòu)成。任務(wù)1半導(dǎo)體存儲(chǔ)器

每個(gè)存儲(chǔ)單元存放一位二進(jìn)制代碼(0或1)，m位存儲(chǔ)單元組成一個(gè)字。地址譯碼器有n條地址輸入線A0～An-1，則譯碼器輸出線有2n條，即W0～W2n-1條。每一條譯碼輸出線Wi稱為“字線”，它與存儲(chǔ)矩陣中的一個(gè)“字”相對(duì)應(yīng)。

任務(wù)1半導(dǎo)體存儲(chǔ)器

兩位地址輸入和四位數(shù)據(jù)輸出的ROM結(jié)構(gòu)如圖所示，其存儲(chǔ)單元用二極管構(gòu)成。W0～W3四條字線分別選擇存儲(chǔ)矩陣中的四個(gè)字，每個(gè)字存放四位信息。

讀出數(shù)據(jù)時(shí)，首先輸入地址碼，同時(shí)使輸出緩沖級(jí)三態(tài)控制端處于工作狀態(tài)，則在數(shù)據(jù)輸出端D3～D0可以獲得該地址對(duì)應(yīng)的字中所存儲(chǔ)的數(shù)據(jù)。例如：當(dāng)A1A0=00時(shí)，W0=1，W1=W2=W3=0，所以W0被選中，讀出W0對(duì)應(yīng)字中的數(shù)據(jù)D3D2D1D0=1100。當(dāng)A1A0為01、10、11時(shí)，依次讀出的數(shù)據(jù)是1001、1010、1101。

制作時(shí)，若在某個(gè)字的某一位存入“1”，則在該字的字線Wi與位線Dj之間接入二極管；反之，就不接二極管。

2.只讀存儲(chǔ)器芯片

（1）27C12827C128是128K位（電）可編程只讀存儲(chǔ)器EPROM。該芯片由16K字節(jié)組成；A0-A13為地址輸入引腳；CE為芯片啟用輸入引腳；OE為輸出啟用輸入引腳；PGM為程序啟用輸入引腳；VPP為編程電壓輸入引腳；O0-O7為數(shù)據(jù)輸出輸入引腳；VCC為+5V電源輸入引腳；VSS為接地輸入引腳。引腳圖任務(wù)1半導(dǎo)體存儲(chǔ)器

（2）24C0224C02是一個(gè)2Kbit的串行EEPROM存儲(chǔ)芯片，可存儲(chǔ)256個(gè)字節(jié)數(shù)據(jù)。工作電壓范圍為1.8V到6.0V，具有低功耗CMOS技術(shù)，自定時(shí)擦寫周期，1000000次編程/擦除周期，可保存數(shù)據(jù)100年。24C02有一個(gè)16字節(jié)的頁(yè)寫緩沖器和一個(gè)寫保護(hù)功能。通過(guò)I2C總線通訊讀寫芯片數(shù)據(jù)，通訊時(shí)鐘頻率可達(dá)400KHz。引腳圖任務(wù)1半導(dǎo)體存儲(chǔ)器我們可以通過(guò)存儲(chǔ)IC的型號(hào)來(lái)計(jì)算芯片的存儲(chǔ)容量是多大。比如24C02后面的02表示的是可存儲(chǔ)2Kbit的數(shù)據(jù)，轉(zhuǎn)換為字節(jié)的存儲(chǔ)量為21024/8=256byte；有比如24C04后面的04表示的是可存儲(chǔ)4Kbit的數(shù)據(jù)，轉(zhuǎn)換為字節(jié)的儲(chǔ)存量為41024/8=512byte;以此來(lái)類推其它型號(hào)的存儲(chǔ)空間。

3.只讀存儲(chǔ)器芯片的應(yīng)用任務(wù)1半導(dǎo)體存儲(chǔ)器ROM中包含了“存儲(chǔ)器”和“與或邏輯網(wǎng)絡(luò)”兩個(gè)基本組成部分。從存儲(chǔ)器的角度看，只要把邏輯函數(shù)的真值表事先存入ROM，便可很方便地實(shí)現(xiàn)該函數(shù)。

步驟是：（1）

根據(jù)邏輯函數(shù)的輸入、輸出變量數(shù)，確定ROM容量，選擇合適的ROM。

（2）寫出邏輯函數(shù)的最小項(xiàng)表達(dá)式，畫出ROM陣列圖。

（3）根據(jù)陣列圖對(duì)ROM進(jìn)行編程。

從與或邏輯網(wǎng)絡(luò)的角度看，ROM中的地址譯碼器形成了輸入變量的所有最小項(xiàng)，即實(shí)現(xiàn)了邏輯變量的“與”運(yùn)算，而ROM中的存儲(chǔ)矩陣實(shí)現(xiàn)了最小項(xiàng)的“或”運(yùn)算?；谶@一分析，把ROM看作是一個(gè)“與或陣列”，如圖所示。與陣列中的小圓點(diǎn)表示各邏輯變量之間的“與”運(yùn)算，或陣列中的小圓點(diǎn)表示各最小項(xiàng)之間的“或”運(yùn)算。該圖中的小圓點(diǎn)是根據(jù)邏輯表達(dá)式中的最小項(xiàng)畫出的。1.隨機(jī)存儲(chǔ)器RAM的基本結(jié)構(gòu)RAM工作時(shí)可以隨時(shí)從任何一個(gè)指定的地址寫入(存入)或讀出(取出)信息。根據(jù)存儲(chǔ)單元的工作原理不同，RAM分為SRAM和DRAM。任務(wù)1半導(dǎo)體存儲(chǔ)器二、隨機(jī)存儲(chǔ)器及應(yīng)用

靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）

主要由存儲(chǔ)矩陣、地址譯碼器和讀／寫控制電路三部分組成。動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)存儲(chǔ)矩陣由動(dòng)態(tài)MOS存儲(chǔ)單元組成。

2.集成隨機(jī)存儲(chǔ)器芯片HM6116是一種典型SRAM存儲(chǔ)器芯片。HM6116芯片的存儲(chǔ)容量為2K*8位，片內(nèi)有16384（即16K）個(gè)存儲(chǔ)單元，排列成128*128的矩陣，構(gòu)成2K個(gè)字，字長(zhǎng)8位，可構(gòu)成2KB（B——字節(jié)）的內(nèi)存。該芯片有11條地址線，分成7條行地址線A4～A0，4條列地址線A0～A3，一個(gè)11位地址碼選中一個(gè)8位存儲(chǔ)字，需有8條數(shù)據(jù)線D0～D7與同一地址的8位存儲(chǔ)單元相連，由這8條數(shù)據(jù)線進(jìn)行數(shù)據(jù)的讀出與寫入。引腳排列圖任務(wù)1半導(dǎo)體存儲(chǔ)器

任務(wù)1半導(dǎo)體存儲(chǔ)器HM6116是一種2048×8位的高速靜態(tài)CMOS隨機(jī)存取存儲(chǔ)器，工作方式與控制信號(hào)之間的關(guān)系如表所示。讀出和寫入線是分開的，而且寫入優(yōu)先。

3.隨機(jī)存儲(chǔ)器芯片的擴(kuò)展

任務(wù)1半導(dǎo)體存儲(chǔ)器

（1）位數(shù)的擴(kuò)展（位擴(kuò)展）

存儲(chǔ)器芯片的字長(zhǎng)多數(shù)為一位、四位、八位等。當(dāng)實(shí)際的存儲(chǔ)系統(tǒng)的字長(zhǎng)超過(guò)存儲(chǔ)器芯片的字長(zhǎng)時(shí)，需要進(jìn)行位擴(kuò)展。位擴(kuò)展可以利用芯片并聯(lián)的方式來(lái)實(shí)現(xiàn)。如圖示。

八片1024×1位的RAM，所有片的地址線、R/W、CS分別對(duì)應(yīng)并接在一起，而每一片的I/O端作為整個(gè)RAM的I/O端的一位，即擴(kuò)展成為1024×8位的RAM。

任務(wù)1半導(dǎo)體存儲(chǔ)器

（2）字?jǐn)?shù)的擴(kuò)展（字?jǐn)U展）

利用外加譯碼器控制芯片的片選輸入端來(lái)實(shí)現(xiàn)。如圖示。

四片256x8位的RAM擴(kuò)展成為1024x8位的RAM。

3.隨機(jī)存儲(chǔ)器芯片的擴(kuò)展

任務(wù)1半導(dǎo)體存儲(chǔ)器

3.半導(dǎo)體存儲(chǔ)器的性能指標(biāo)（1）存儲(chǔ)容量（MemoryCapacity）

是指存儲(chǔ)器中所具有的存儲(chǔ)單元的個(gè)數(shù)，或所具有的地址個(gè)數(shù)。表示存儲(chǔ)器容量的單位主要有字節(jié)（Byte），簡(jiǎn)寫為B；位（bit），簡(jiǎn)寫為b；字（Word），簡(jiǎn)寫為W。其中，最常用的單位是字節(jié)B，一個(gè)字節(jié)由8位組成，即1B＝8b。

（2）存取時(shí)間

又稱為存儲(chǔ)器訪問(wèn)時(shí)間，是指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的時(shí)間。寫入時(shí)為存數(shù)時(shí)間，讀出時(shí)為取數(shù)時(shí)間。（3）存取周期

又稱為訪問(wèn)周期，是指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間。用TMC表示。存儲(chǔ)周期的倒數(shù)，稱為存儲(chǔ)器速度（用S表示）。它表示每秒從存儲(chǔ)器進(jìn)出信息的最大數(shù)量，其單位用字/秒或字節(jié)/秒表示。（4）可靠性

存儲(chǔ)器的可靠性用平均故障時(shí)間MTBF來(lái)描述，它可以理解為兩次故障之間的平均時(shí)間間隔。MTBF越長(zhǎng)，說(shuō)明存儲(chǔ)器的可靠性越高。（5）性能價(jià)格比

性能價(jià)格比是衡量存儲(chǔ)器經(jīng)濟(jì)性能好壞的綜合性指標(biāo)。存儲(chǔ)器的價(jià)格通常用每位的價(jià)格來(lái)表示，例如每位多少美分（$c/bit）。任務(wù)1半導(dǎo)體存儲(chǔ)器

可編程邏輯器件PLD是20世紀(jì)70年代發(fā)展起來(lái)的一種新型邏輯器件。它主要是一種“與”、“或”兩級(jí)結(jié)構(gòu)的器件，其最終邏輯結(jié)構(gòu)和功能由用戶編程決定。

PLD的發(fā)展經(jīng)歷了以下幾個(gè)發(fā)展階段：

第一階段的產(chǎn)品是把“與”陣列全部連好，而“或”陣列為可編程的熔絲PROM；“與”陣列和“或”陣列均為可編程的PLA。

第二階段為“與”陣列可編程，而“或”陣列為固定的可編程陣列邏輯器PAL(ProgrammableArrayLogic)。

第三階段為通用陣列邏輯GAL(GenericArrayLogic)。

第四階段為復(fù)雜的可編程邏輯器CPLD(ComplexProgrammableLogicDevice)，將簡(jiǎn)單的PLD(PAL、GAL等)的概念作了進(jìn)一步的擴(kuò)展，并提高了集成度?，F(xiàn)場(chǎng)可編程門陣列FPGA(FieldPrgrammableGateArray)，是20世紀(jì)80年代中期發(fā)展起來(lái)的另一類型的可編程器件。任務(wù)2可編程邏輯器件簡(jiǎn)介一、PLD的發(fā)展概況1.基本門電路的PLD表示方式任務(wù)2可編程邏輯器件簡(jiǎn)介二、PLD的結(jié)構(gòu)與分類PLD在芯片內(nèi)部的配置和邏輯圖之間建立了一一對(duì)應(yīng)的關(guān)系，并將邏輯圖和真值表結(jié)合起來(lái)，構(gòu)成了一種緊湊而易于識(shí)讀的表達(dá)形式。（a）輸入緩沖器

（b）PLD與門

任務(wù)2可編程邏輯器件簡(jiǎn)介（a）PLD中的連接

（b）PLD的連接示意圖

（c）真值表

2.PROM電路的PLD表示方式任務(wù)2可編程邏輯器件簡(jiǎn)介PROM的基本結(jié)構(gòu)是由固定的與陣列和可編程的或陣列組成。如圖示。

與陣列是“全譯碼”陣列，當(dāng)有n個(gè)輸入時(shí)，就有2n個(gè)輸入項(xiàng)，2n個(gè)積項(xiàng)。由于全譯碼方式使與陣列以2n增長(zhǎng)，因而使PROM成為一個(gè)規(guī)模大而昂貴的器件。而2n大小的與陣列，使PROM的開關(guān)時(shí)間加長(zhǎng)，因而PROM一般比其他PLD器件慢。大多數(shù)邏輯函數(shù)不需要使用輸入的全部可能組合，因此其中許多組合是無(wú)效的或不可能出現(xiàn)的，這就使得PROM的與陣列不能得到充分利用。所以，PROM除了用于隨機(jī)邏輯設(shè)計(jì)中，其最早的和主要的用途是用于存儲(chǔ)器。3.FPLA電路的PLD表示方式任務(wù)2可編程邏輯器件簡(jiǎn)介FPLA基本結(jié)構(gòu)類似于PROM。如圖所示。

其中，與陣列和或陣列都是可編程的。FPLA中的與陣列不是全譯碼的，而是“部分譯碼”的。4.FPGA

FPGA與傳統(tǒng)的PLD不同，它具有類似于半定制門陣列的通用結(jié)構(gòu)，即由邏輯功能塊（CLB）排列陣列組成，并由可編程的互聯(lián)資源連接（PI）連接這些CLB來(lái)實(shí)現(xiàn)所需的設(shè)計(jì)。FPGA與掩模編程陣列的區(qū)別：FPGA與MPGA的不同之處在于它由用戶現(xiàn)場(chǎng)可編程來(lái)完成CLB之間的互聯(lián)，而后者需由IC工廠通過(guò)掩模完成互聯(lián)。任務(wù)2可編程邏輯器件簡(jiǎn)介三、PLD的應(yīng)用PLD的實(shí)質(zhì)就是將大量組合邏輯門電路、中規(guī)模組合邏輯器件等集成在一起，用戶可以根據(jù)自己的需要進(jìn)行開發(fā)設(shè)計(jì)。也就是利用開發(fā)系統(tǒng)的軟件和硬件對(duì)PLD進(jìn)行設(shè)計(jì)和編程。

開發(fā)系統(tǒng)軟件是指PLD專用的編程語(yǔ)言和相應(yīng)的匯編程序或編譯程序。開發(fā)系統(tǒng)的硬件部分包括計(jì)算機(jī)和編程器。編程器是對(duì)PLD進(jìn)行寫入和擦除的專用裝置，能提供寫入或擦除操作所需要的電源電壓和控制信號(hào)，并通過(guò)并行接口從計(jì)算機(jī)接收編程數(shù)據(jù)，最終寫入PLD中。PLD