數(shù)字電子技術(shù) 課件 項(xiàng)目3-5 組合邏輯電路、觸發(fā)器及應(yīng)用、時(shí)序邏輯電路

項(xiàng)目三組合邏輯電路

1任務(wù)1組合邏輯電路的分析與設(shè)計(jì)

2任務(wù)2數(shù)值比較器

3任務(wù)3加法器

4任務(wù)4編碼器

5任務(wù)5譯碼器及顯示電路

6任務(wù)6數(shù)據(jù)選擇器

7任務(wù)7數(shù)據(jù)分配器

8任務(wù)8組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)1.在Multisim軟件中選擇TTL集成門電路74LS20和3只反相器74LS04用于產(chǎn)生邏輯反變量，連接仿真測(cè)試電路如圖所示。

2．運(yùn)行仿真電路，觀察仿真結(jié)果。任務(wù)1組合邏輯電路的分析與設(shè)計(jì)一、任務(wù)描述組合邏輯電路：

在任何時(shí)刻的輸出狀態(tài)只取決于這一時(shí)刻的輸入狀態(tài)，而與電路的狀態(tài)無(wú)關(guān)的電路。電路結(jié)構(gòu)：

由邏輯門電路組成。電路特點(diǎn)：沒(méi)有記憶元件，沒(méi)有從輸出到輸入的反饋回路。任務(wù)1二、組合邏輯電路的分析

對(duì)于已知的邏輯電路圖，推導(dǎo)出描述其邏輯特性的邏輯表達(dá)式，進(jìn)而評(píng)述其邏輯功能或者檢查電路設(shè)計(jì)是否合理并予以優(yōu)化的過(guò)程。廣泛用于系統(tǒng)仿制、系統(tǒng)維修等領(lǐng)域，是學(xué)習(xí)、追蹤最新技術(shù)的必備手段。組合邏輯電路分析的一般過(guò)程如下：

（1）

根據(jù)給定的邏輯電路寫出輸出邏輯函數(shù)式一般從輸入端向輸出端逐級(jí)寫出各個(gè)邏輯門輸出的邏輯表達(dá)式，從而寫出整個(gè)邏輯電路的輸出對(duì)輸入變量的邏輯函數(shù)式。必要時(shí)，可進(jìn)行化簡(jiǎn)，求出最簡(jiǎn)輸出邏輯函數(shù)式。

（2）列出邏輯函數(shù)的真值表將輸入變量的狀態(tài)以自然二進(jìn)制數(shù)順序的各種取值組合代入輸出邏輯函數(shù)式，求出相應(yīng)的輸出狀態(tài)，并填入表中，得到真值表。

（3）

析邏輯功能通常通過(guò)分析真值表的特點(diǎn)來(lái)說(shuō)明電路的邏輯功能。任務(wù)1例1分析下圖所示的組合邏輯電路。解：由圖可見(jiàn)，該電路由4個(gè)與非門構(gòu)成三級(jí)組合邏輯電路⑴由邏輯圖，逐級(jí)寫出邏輯函數(shù)表達(dá)式⑵變換和簡(jiǎn)化邏輯表達(dá)式任務(wù)1⑶列出真值表

⑷根據(jù)邏輯表達(dá)式和真值表分析可知，當(dāng)輸入信號(hào)A和B相同時(shí)，輸出為低電平“0”；A和B相異時(shí)，輸出為高電平“1”，所以該電路為“異或”邏輯電路。如果A、B是兩個(gè)二進(jìn)制數(shù)的輸入，則輸出F是輸入的兩數(shù)之本位和，因此可將該電路看作是一位二進(jìn)制求和電路。歸納總結(jié)：1.各步驟間不一定每步都要，如已最簡(jiǎn)時(shí)可省略化簡(jiǎn)；由表達(dá)式能直接概述功能時(shí)不一定要列真值表。2.不是每個(gè)電路都可用簡(jiǎn)煉的文字來(lái)描述其功能。任務(wù)1例2分析下圖所示的組合邏輯電路。邏輯表達(dá)式最簡(jiǎn)與或表達(dá)式任務(wù)1真值表電路的邏輯功能

電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無(wú)關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。用與非門實(shí)現(xiàn)任務(wù)1思路：

對(duì)用戶的具體設(shè)計(jì)要求用邏輯函數(shù)加以描述，再用具體的邏輯器件和電路加以實(shí)現(xiàn)。

本節(jié)主要介紹用小規(guī)模集成電路（即用邏輯門電路）來(lái)實(shí)現(xiàn)組合邏輯電路的功能。

分類：

組合邏輯電路的設(shè)計(jì)可分為：小規(guī)模集成電路、中規(guī)模集成電路和可編程邏輯器件的設(shè)計(jì)。任務(wù)1三、組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一般步驟為：（1）分析設(shè)計(jì)要求，設(shè)定邏輯變量和邏輯函數(shù)，列出真值表。根據(jù)要求確定輸入變量和輸出函數(shù)及它們相互間的關(guān)系，然后將輸入變量以自然二進(jìn)制數(shù)順序的各種取值組合排列，列出真值表。（2）根據(jù)真值表寫出輸出邏輯函數(shù)表達(dá)式將真值表中輸出為1所對(duì)應(yīng)的各個(gè)最小項(xiàng)進(jìn)行邏輯加后，便得到輸出邏輯函數(shù)表達(dá)式。（3）對(duì)輸出邏輯函數(shù)進(jìn)行化簡(jiǎn)通常用代數(shù)法或卡諾圖法對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)。（4）根據(jù)最簡(jiǎn)輸出邏輯函數(shù)式畫邏輯圖可根據(jù)最簡(jiǎn)與-或輸出邏輯函數(shù)表達(dá)式畫邏輯圖，也可根據(jù)要求將輸出邏輯函數(shù)變換為與非表達(dá)式、或非表達(dá)式、與或非表達(dá)式或其它表達(dá)式來(lái)畫邏輯圖。（5） 選擇元器件，進(jìn)行安裝調(diào)試，檢驗(yàn)設(shè)計(jì)是否正確。任務(wù)1例

用與非門設(shè)計(jì)一個(gè)三人表決器，當(dāng)多數(shù)人同意時(shí)，表決通過(guò)；否則不通過(guò)。

解：從題目要求可以看出，所設(shè)計(jì)的電路有三個(gè)輸入變量,一個(gè)輸出變量。設(shè)三個(gè)輸入變量分別為A、B、C，輸出變量為Y，當(dāng)輸入同意時(shí)用1表示，否則為0；輸出狀態(tài)為1時(shí)表示通過(guò)，輸出為0時(shí)表示否決。（1）根據(jù)以上假設(shè)列出真值表如下：

（2）由真值表寫出表達(dá)式。根據(jù)真值表可寫出函數(shù)的最小項(xiàng)表達(dá)式為：任務(wù)1ABCY00000010010001111000101111011111用卡諾圖簡(jiǎn)化函數(shù)，得到最簡(jiǎn)與-或式：題目要求使用與非門，故化簡(jiǎn)后的表達(dá)式還須轉(zhuǎn)換為“與非”表達(dá)式的形式。對(duì)最簡(jiǎn)與－或式兩次求反，變換成與非-與非表達(dá)式：（3）根據(jù)變換后的邏輯函數(shù)表達(dá)式畫出邏輯電路如下圖所示。電路是兩級(jí)門結(jié)構(gòu)形式。

任務(wù)1任務(wù)1小結(jié)

1.組合電路的特點(diǎn)：在任何時(shí)刻的輸出只取決于當(dāng)時(shí)的輸入信號(hào)，而與電路原來(lái)所處的狀態(tài)無(wú)關(guān)。實(shí)現(xiàn)組合電路的基礎(chǔ)是邏輯代數(shù)和門電路。

2.組合電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖等5種方法來(lái)描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。

3.組合電路的設(shè)計(jì)步驟：邏輯圖→寫出邏輯表達(dá)式→邏輯表達(dá)式化簡(jiǎn)→列出真值表→邏輯功能描述。

4.組合電路的設(shè)計(jì)步驟：列出真值表→寫出邏輯表達(dá)式或畫出卡諾圖→邏輯表達(dá)式化簡(jiǎn)和變換→畫出邏輯圖。

1.在數(shù)字系統(tǒng)中，特別是在計(jì)算機(jī)中都需具有運(yùn)算功能，一種簡(jiǎn)單的運(yùn)算就是比較兩個(gè)數(shù)A和B的大小。

2.用以對(duì)兩數(shù)A、B的大小或是否相等進(jìn)行比較的邏輯電路稱為數(shù)值比較器。3.比較結(jié)果有A>B、A<B以及A=B三種情況。什么是數(shù)值比較器？數(shù)值比較器的分類1.1位數(shù)值比較器：比較輸入的兩個(gè)1位二進(jìn)制數(shù)A、B的大小。2.多位數(shù)值比較器：比較輸入的兩個(gè)多位二進(jìn)制數(shù)A、B的大小，比較時(shí)需從高位到低位逐位進(jìn)行比較。任務(wù)2數(shù)值比較器1.邏輯分析：設(shè)輸入的兩個(gè)二進(jìn)制數(shù)位A、B。

（1）若A>B，即A=1，B=0，則輸出

。

（2）若A<B，即A=0，B=1，則輸出

。

（3）若A=B，即A=B=1或A=B=0，則輸出

。上述三種情況也可以用真值表表示。AB00001010101010011001一、1位數(shù)值比較器任務(wù)22.根據(jù)真值表可寫出邏輯函數(shù)表達(dá)式。3.畫出一位數(shù)值比較器的邏輯圖。任務(wù)2輸入：兩個(gè)2位二進(jìn)制數(shù)：

A=A1A0、B=B1B0思考：如果要比較兩個(gè)2位二進(jìn)制數(shù)的大小，能否用1位數(shù)值比較器設(shè)計(jì)兩位數(shù)值比較器呢?1.當(dāng)高位（A1、B1）不相等時(shí)，無(wú)需比較低位（A0、B0），高位比較的結(jié)果就是兩個(gè)數(shù)的比較結(jié)果。2.當(dāng)高位相等時(shí)，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。思路：任務(wù)23.列出真值表001010100A0>B0A0<B0A0=B0A1=B1A1=B1A1=B1010×A1<B1001×A1>B1FA=BFA<BFA>BA0

B0A1

B1輸出輸入FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)

4.根據(jù)真值表，寫出表達(dá)式。任務(wù)25.畫出兩位數(shù)值比較器邏輯圖。任務(wù)2

比較的方法：

如兩個(gè)4位二進(jìn)制數(shù)A＝A３A２A１A０和B＝B３B２B１B０進(jìn)行比較時(shí)，則需從高位到低位逐位進(jìn)行比較。只有在高位數(shù)相等時(shí)，才能進(jìn)行低位數(shù)的比較。當(dāng)比較到某一位數(shù)值不等時(shí)，其結(jié)果便為兩個(gè)４位數(shù)的比較結(jié)果。如A３＞B３時(shí)，則A＞B；如A３＜B３時(shí)，則A＜B；如A３＝B３，A２＞B２時(shí)，則A＞B；如A３＝B３，A２＜B２時(shí)，則A＜B。其余以此類推，直至比較出結(jié)果為止。

二、4位數(shù)值比較器任務(wù)274LS85是四位數(shù)值比較器，其工作原理和兩位數(shù)值比較器相同。

74LS8574LS85的引腳圖74LS85的示意框圖任務(wù)2下圖所示為4位數(shù)值比較74LS85的邏輯功能示意圖。圖中A３、A２、A１、A０和B３、B２、B１、B０為兩組相比較的4位二進(jìn)制數(shù)的輸入端；I（A＞B）、I（A＝B）、I（A＜B）為級(jí)聯(lián)輸入端；Y(A＞B)、Y(A＝B)、Y(A＜B)為比較結(jié)果輸出端。

任務(wù)24位數(shù)值比較74LS85的功能表如下：任務(wù)2邏輯電路圖任務(wù)2用兩片74LS85組成8位數(shù)值比較器（串聯(lián)擴(kuò)展方式）。輸入:A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0輸出:FBA>FBA<FBA=高位片低位片B3A3~B0A0B7A7~B4A4輸出三、集成數(shù)值比較器的級(jí)聯(lián)任務(wù)2任務(wù)3加法器2611011001+01101

兩個(gè)二進(jìn)制數(shù)相加時(shí)，有兩種情況：一種不考慮低位的進(jìn)位，另一種考慮低位的進(jìn)位。

加法器也因此分為半加器和全加器。半加器全加器兩個(gè)4位二進(jìn)制數(shù)相加的過(guò)程:任務(wù)3一、半加器1011010101100000CiSiBiAi輸出輸入AiBiSiCiCO∑HalfAdder，簡(jiǎn)稱HA。它只將兩個(gè)1位二進(jìn)制數(shù)相加，而不考慮低位的進(jìn)位。1.列出真值表，寫出表達(dá)式。2.根據(jù)邏輯表達(dá)式畫邏輯圖。半加器邏輯符號(hào)用與非門表示的半加器邏輯圖任務(wù)3二、全加器1.1位全加器

把兩個(gè)一位二進(jìn)制及低位的進(jìn)位數(shù)進(jìn)行加法運(yùn)算的電路。1110111010011100101001110100110010100000CiSiCi-1BiAi

(1)列出真值表：任務(wù)329(2)列出邏輯表達(dá)式(3)畫邏輯圖采用包圍0的方法進(jìn)行化簡(jiǎn)得：

邏輯圖任務(wù)32.兩個(gè)半加器構(gòu)成一個(gè)全加器任務(wù)33.4位全加器串行加法器中，任一高位的加法運(yùn)算必須在低位全加器運(yùn)算結(jié)束后才能進(jìn)行，因此稱為串行進(jìn)位；其特點(diǎn)是結(jié)構(gòu)簡(jiǎn)單，但運(yùn)算速度慢。

并行加法器，也叫超前進(jìn)位加法器。超前進(jìn)位加法器可以使各位的加法運(yùn)算同時(shí)進(jìn)行，提高了運(yùn)算速度，但電路結(jié)構(gòu)復(fù)雜。任務(wù)3串行進(jìn)位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加數(shù)A輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)B輸入低位的進(jìn)位輸出CO依次加到相鄰高位的進(jìn)位輸入端CI

。相加結(jié)果讀數(shù)為

C3S3S2S1S0和數(shù)進(jìn)位數(shù)任務(wù)38421碼輸入余3碼輸出11004.常用的集成全加器及應(yīng)用用74283構(gòu)成將8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路。8421碼余3碼000000010010001101000101

+0011+0011+0011CO任務(wù)3補(bǔ)碼和反碼的關(guān)系式:N補(bǔ)=N反+1。

在實(shí)際應(yīng)用中，通常是將減法運(yùn)算變?yōu)榧臃ㄟ\(yùn)算來(lái)處理，即采用加補(bǔ)碼的方法完成減法運(yùn)算。

反碼和補(bǔ)碼這里只討論數(shù)值碼，即數(shù)碼中不包括符號(hào)位。原碼自然二進(jìn)制碼反碼將原碼中的所有0變?yōu)?，所有1變?yōu)?后的代碼。反碼與原碼的一般關(guān)系式：N反=（2n

1）

N原補(bǔ)碼N補(bǔ)=2n

N原原碼：000101反碼：111010111111補(bǔ)碼：111011任務(wù)4編碼器一、任務(wù)描述1.查閱74LS148集成塊的性能參數(shù)及引腳功能。2.選擇74LS148、雙聯(lián)開關(guān)、指示燈等畫仿真測(cè)試電路如圖。3.改變撥動(dòng)開關(guān)S7～S0的狀態(tài)，觀察兩個(gè)指示燈的發(fā)光情況，由測(cè)量結(jié)果分析74LS148的邏輯功能。二、二進(jìn)制編碼器生活中常用十進(jìn)制數(shù)及文字、符號(hào)等表示事物。數(shù)字電路只能以二進(jìn)制信號(hào)工作。用二進(jìn)制代碼表示文字、符號(hào)或者數(shù)碼等特定對(duì)象的過(guò)程，稱為編碼。實(shí)現(xiàn)編碼的邏輯電路，稱為編碼器。編碼器譯碼器任務(wù)44(=22)種情況，需2位二進(jìn)制碼就能將所有情況表示；2n種情況，只需要n位二進(jìn)制碼就能完全表示！8(=23)種情況，需3位二進(jìn)制碼就能將所有情況表示；16(=24)種情況，需4位二進(jìn)制碼就能將所有情況表示；思考？7種情況需幾位二進(jìn)制碼表示？9種呢？任務(wù)4

編碼原則：N位二進(jìn)制代碼可以表示2N個(gè)信號(hào)，則對(duì)M個(gè)信號(hào)編碼時(shí)，應(yīng)滿足：

2N≥M

例：對(duì)101鍵盤編碼時(shí)，采用了7位二進(jìn)制代碼ASCⅡ碼。

27＝128＞101

用n

位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路就是二進(jìn)制編碼器。任務(wù)4任務(wù)4例：以一個(gè)三位二進(jìn)制普通編碼器為例，說(shuō)明二進(jìn)制編碼器的工作原理。返回輸入：八個(gè)信號(hào)（對(duì)象）

I0~I7八個(gè)信號(hào)燈呼叫請(qǐng)求輸出：三位二進(jìn)制代碼

Y2Y1Y0稱八線—三線編碼器對(duì)信號(hào)燈編碼任務(wù)4三、二-十進(jìn)制編碼器用四位二進(jìn)制代碼來(lái)表示0~9十個(gè)十進(jìn)制數(shù)碼，叫做8421BCD碼，能實(shí)現(xiàn)這種編碼關(guān)系的電路稱為二—十進(jìn)制編碼器或8421BCD編碼器，其真值表如表所示。任務(wù)4由真值表可寫出各輸出的邏輯表達(dá)式為

根據(jù)邏輯表達(dá)式畫出邏輯圖為任務(wù)41.集成8-3線優(yōu)先編碼器74LS148

74LS148編碼器功能表111001010101010101011111110000010100111001011101111XXXXXXXX01111111100XXXXXXX010XXXXXX0110XXXXX01110XXXX011110XXX0111110XX01111110X011111110GSEOY2Y1Y0EI

I7

I6

I5

I4

I3

I2

I1

I0輸出輸入74LS148邏輯符號(hào)四、集成優(yōu)先編碼器及應(yīng)用任務(wù)4

低電平有效允許編碼，但無(wú)有效編碼請(qǐng)求優(yōu)先權(quán)最高

(2)編碼輸出端

：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y0任務(wù)4任務(wù)4

用74LS148接成的16線—4線優(yōu)先編碼器優(yōu)先權(quán)最高(2)片無(wú)有效編碼請(qǐng)求時(shí)才允許(1)片編碼編碼輸出的最高位編碼輸出為原碼00101111101110101

2.集成優(yōu)先編碼器的應(yīng)用例1任務(wù)4

利用74LS148編碼器監(jiān)視8個(gè)化學(xué)罐液面的報(bào)警編碼電路。若8個(gè)化學(xué)罐中任何一個(gè)的液面超過(guò)預(yù)定高度時(shí)，其液面檢測(cè)傳感器便輸出一個(gè)0電平到編碼器的輸入端。編碼器輸出3位二進(jìn)制代碼到微控制器。此時(shí)，微控制器僅需要3根輸入線就可以監(jiān)視八個(gè)獨(dú)立的被測(cè)點(diǎn)。例2微控制器報(bào)警編碼電路

任務(wù)4小結(jié)

編碼就是用二進(jìn)制碼來(lái)表示給定的數(shù)字、字符或信息相反把二進(jìn)制代碼翻譯成原來(lái)信息的過(guò)程，稱為譯碼。由于編碼方式很多，常用的編碼有二進(jìn)制編碼、二—十進(jìn)制編碼和字符編碼，故實(shí)現(xiàn)這些編碼和譯碼的電路——編碼器和譯碼器也有相應(yīng)的二進(jìn)制編/譯碼器、二—十進(jìn)制編/譯碼器和字符編/譯碼器。

編碼器通常有m個(gè)輸入端和n個(gè)輸出端，m與n之間m≤2n的關(guān)系。編碼器的功能是從m個(gè)輸入信號(hào)中選中一個(gè)并編成一組二進(jìn)制代碼并行輸出。任務(wù)5譯碼器及顯示電路一、任務(wù)描述1.查閱74LS138集成塊的性能參數(shù)及引腳功能。2.選擇74LS138、雙聯(lián)開關(guān)、指示燈畫出仿真電路圖。3.檢查無(wú)誤后運(yùn)行仿真電路。改變撥動(dòng)開關(guān)A、B、C的狀態(tài)，觀察燈的亮與滅，測(cè)試譯碼器74LS138的功能。任務(wù)53.進(jìn)行仿真，觀察結(jié)果。任務(wù)5二、變量譯碼器

實(shí)現(xiàn)譯碼功能的電路稱作譯碼器,譯碼器的用處很多。在數(shù)字系統(tǒng)中，處理的是二進(jìn)制代碼，而人們習(xí)慣于用十進(jìn)制，故常常需要將二進(jìn)制代碼翻譯成十進(jìn)制數(shù)字或字符，并直接顯示出來(lái)。這一類譯碼器在各種數(shù)字儀表中廣泛使用。在計(jì)算機(jī)中普遍使用的地址譯碼器、指令譯碼器，在數(shù)字通信設(shè)備中廣泛使用的多路分配器、規(guī)則碼發(fā)生器等也都是由譯碼器構(gòu)成的根據(jù)譯碼信號(hào)的特點(diǎn)可把譯碼器分為二進(jìn)制譯碼器、二—十進(jìn)制譯碼器字符顯示譯碼器等。任務(wù)5

譯碼器的模型如圖所示，它有n個(gè)輸入端，需要譯碼的n位二進(jìn)制代碼從這里并行輸入；有m個(gè)譯碼輸出端，另外還有若干個(gè)使能控制端Ex，用于控制譯碼器的工作狀態(tài)和譯碼器間的級(jí)聯(lián)。任務(wù)5

邏輯電路如圖所示。該譯碼器的輸入是一組兩位二進(jìn)制代碼AB，輸出是與代碼狀態(tài)相對(duì)應(yīng)的4個(gè)信號(hào)Y3Y2Y1Y0。1.2線-4線譯碼器其中，EI為使能控制端，當(dāng)EI=0時(shí)，電路可以接收輸入信號(hào)；EI=1時(shí)，電路被鎖定。任務(wù)5將各種輸入信號(hào)的取值組合送入譯碼器，可得到相應(yīng)的輸出信號(hào)。其真值表如表所示。由該表可知，每一組輸入代碼,對(duì)應(yīng)著一個(gè)確定的輸出信號(hào)。輸入輸出EIAB1××11110000111001101101011010111110任務(wù)5

變量譯碼器是把二進(jìn)制代碼的所有組合狀態(tài)都翻譯出來(lái)的電路。如果輸入信號(hào)有n位二進(jìn)制代碼，輸出信號(hào)為m個(gè)，則m=2n。

1.譯碼器有輸出高電平有效和輸出低電平有效兩中類型。輸出高電平有效時(shí)，每個(gè)輸出對(duì)應(yīng)輸入的一個(gè)最小項(xiàng)；輸出低電平有效時(shí)，每個(gè)輸出對(duì)應(yīng)輸入的一個(gè)最小項(xiàng)的非。

2.設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。任務(wù)5

2.

3-8線譯碼器

該譯碼器有3個(gè)輸入端和8個(gè)輸出端Y0~Y7，故稱為3-8線譯碼器。真值表任務(wù)5根據(jù)邏輯表達(dá)式畫出邏輯圖根據(jù)真值表寫出邏輯表達(dá)式：任務(wù)5A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），G1、、為選通控制端。當(dāng)G1＝1且

時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G1＝0或

時(shí)，譯碼器處于禁止?fàn)顟B(tài)。下面以常用的74LS138為例討論集成二進(jìn)制譯碼器。任務(wù)574LS138真值表輸入：二進(jìn)制碼輸出：低電平有效任務(wù)5

其中4個(gè)輸入端、10個(gè)輸出端，真值表如表所示。任務(wù)5根據(jù)真值表，寫出表達(dá)式為根據(jù)表達(dá)式，畫出邏輯電路圖為任務(wù)5如果輸出低電平有效，可以將與門換成與非門，則輸出為反變量，即可。任務(wù)5以常用的集成電路芯片74LS42為例，討論集成BCD—十進(jìn)制譯碼器。任務(wù)574LS42譯碼器功能表

十進(jìn)制數(shù)

輸入

輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9012345678900000001001000110100010101100111100010010111111111101111111111011111111110111111111101111111111011111111110111111111101111111111011111111110

由表可見(jiàn)，該譯碼器有4個(gè)輸入端A3A2A1A0，并且按8421BCD編碼輸入數(shù)據(jù)；有10個(gè)輸出端Y9~Y0，分別與十進(jìn)制數(shù)0~9相對(duì)應(yīng)，低電平有效。對(duì)于某個(gè)8421BCD碼的輸入，相應(yīng)的輸出端為低電平，其他輸出端為高電平。任務(wù)5當(dāng)輸入的二進(jìn)制數(shù)超出8421BCD碼的十組代碼時(shí)，所有輸出端都輸出高電平無(wú)效狀態(tài)。十進(jìn)制數(shù)

輸入

輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9無(wú)效101010111100110111101111111111111111111111111111111111111111111111111111111111111111任務(wù)5三、顯示譯碼器

字符顯示譯碼器的功能是將輸入的BCD碼經(jīng)過(guò)譯碼后，使輸出顯示相應(yīng)的十進(jìn)制數(shù)。1.LED數(shù)碼管可分為共陽(yáng)極與共陰極數(shù)碼管兩種七段LED數(shù)碼顯示譯碼器，如圖所示。任務(wù)5驅(qū)動(dòng)方式：七段共陰極數(shù)碼管數(shù)碼顯示器的顯示原理如下圖所示:cabdefgdpabcdef

gGNDGNDdp共陰極

aR8

b

c

d

e

f

g

dpVccVcc任務(wù)5cdeGNDdpabcdefdpabf

gGNDR=1K

cabdefgdpabcdef

gGNDGNDdp5V直流電源例七段共陰極數(shù)碼管顯示數(shù)字1任務(wù)5R5V直流電源RR例七段共陰極數(shù)碼管顯示數(shù)字2

gfab

edcdpcabdefgdpcabdefgdpabcdef

gGNDGNDdp任務(wù)52.集成顯示譯碼器74LS47/48

為了使數(shù)碼管能將數(shù)碼所代表的數(shù)正確顯示如圖示，必須將數(shù)碼經(jīng)譯碼器譯出，然后經(jīng)驅(qū)動(dòng)器點(diǎn)亮對(duì)應(yīng)的LED段。

以74LS47與74LS48為典型代表。74LS47輸出低電平有效，可驅(qū)動(dòng)共陽(yáng)LED數(shù)碼管；74LS48輸出高電平有效，可驅(qū)動(dòng)共陰LED數(shù)碼管。任務(wù)5

其中，74LS48功能表和引腳排列圖如下。任務(wù)5四、譯碼器的應(yīng)用

任務(wù)5

2.實(shí)現(xiàn)數(shù)據(jù)分配器數(shù)據(jù)分配器也稱為多路分配器，它可以按地址的要求將1路輸入數(shù)據(jù)分配到多輸出通道中某一特定輸出通道去。

要將輸入信號(hào)序列00100100分配到Y(jié)0通道輸出，只要使地址碼X2X1X0=000，輸入信號(hào)從D端輸入，Y0端即可得到和輸入信號(hào)相同的信號(hào)序列。此時(shí)，其余輸出端均為高電平。若要將輸入信號(hào)分配到Y(jié)1輸出端，只要將地址碼變?yōu)?01即可。依此類推，只要改變地址碼，就可以把輸入信號(hào)分配到任何一個(gè)輸出端輸出。任務(wù)6數(shù)據(jù)選擇器一、任務(wù)描述1.查閱74LS153芯片的性能參數(shù)及引腳功能。2.選擇74LS153、與非門74LS00、雙聯(lián)開關(guān)、指示燈連接仿真電路如圖示。3.運(yùn)行仿真電路，觀察現(xiàn)象，記錄74LS153的邏輯功能。任務(wù)6二、4選1數(shù)據(jù)選擇器D0YD1D2D3

數(shù)據(jù)選擇器工作示意圖A1A0數(shù)據(jù)選擇器又稱多路開關(guān)。是根據(jù)地址碼的要求，從多路輸入信號(hào)中選擇指定的一路送到輸出端。多路輸入一路輸出地址碼輸入10Y=D1D1

常用2選1、4選1、8選1和16選1等數(shù)據(jù)選擇器。

數(shù)據(jù)選擇器的輸入信號(hào)個(gè)數(shù)N與地址碼個(gè)數(shù)n的關(guān)系為N=2n任務(wù)6D0、D1、D2、D3——數(shù)據(jù)輸入端，數(shù)據(jù)選擇器通常按數(shù)據(jù)輸入端數(shù)命名，常用的有：四路選擇器、八路選擇器、十六路選擇器。A0、A1——地址輸入端。（選擇控制端）S——使能端（控制端，允許端）；S=1時(shí)，禁止數(shù)據(jù)選通（不工作），Y=0；S=0時(shí)，選擇器工作。根據(jù)邏輯圖可寫出邏輯表達(dá)式為任務(wù)6D0、D1、D2、D3——數(shù)據(jù)輸入端，數(shù)據(jù)選擇器通常按數(shù)據(jù)輸入端數(shù)命名，常用的有：四路選擇器、八路選擇器、十六路選擇器。A0、A1——地址輸入端。（選擇控制端）

根據(jù)邏輯圖可寫出邏輯表達(dá)式為

任務(wù)61.雙4選1數(shù)據(jù)選擇器74LS153

三、集成數(shù)據(jù)選擇器任務(wù)62.8選1數(shù)據(jù)選擇器74LS151

引腳排列圖功能表任務(wù)6四、數(shù)據(jù)選擇器的應(yīng)用實(shí)現(xiàn)邏輯函數(shù)。例：確定數(shù)據(jù)選擇器確定地址變量21n個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實(shí)現(xiàn)n＋1個(gè)變量的函數(shù)。3個(gè)變量，選用4選1數(shù)據(jù)選擇器。A1=A、A0=B邏輯函數(shù)1選用74LS153274LS153有兩個(gè)地址變量。步驟1：確認(rèn)地址變量任務(wù)6步驟2：求Di公式法函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：4選1數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式：比較L和Y，得：步驟3：畫連線圖任務(wù)6例用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)：解：本題選用8選1數(shù)據(jù)選擇器74LS1511.設(shè)A2=A、A1=B、A0=C2.求Di函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：任務(wù)68選1數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式：比較L和Y，得：畫連線圖任務(wù)7數(shù)據(jù)分配器

多路分配器又叫做數(shù)據(jù)分配器，其功能正好與多路選擇器相反，它是將一路輸入數(shù)據(jù)，在選擇信號(hào)控制下，分時(shí)分配到不同的數(shù)據(jù)輸出通進(jìn)行多路輸出。實(shí)際使用中，通常是用二進(jìn)制譯碼器來(lái)實(shí)現(xiàn)數(shù)據(jù)分配的功能，數(shù)據(jù)分配器是譯碼器的一種特殊應(yīng)用。數(shù)據(jù)傳輸方式0110發(fā)送0110并行傳送0110串行傳送并-串轉(zhuǎn)換：數(shù)據(jù)選擇器串-并轉(zhuǎn)換：數(shù)據(jù)分配器接收0110在發(fā)送端和接收端不需要數(shù)據(jù)并-串或串-并轉(zhuǎn)換裝置，但每位數(shù)據(jù)各占一條傳輸線，當(dāng)傳送數(shù)據(jù)位數(shù)增多時(shí)，成本較高，且很難實(shí)現(xiàn)。任務(wù)7一、1路-4路數(shù)據(jù)分配器將1路輸入數(shù)據(jù)，根據(jù)需要分別傳送到m個(gè)輸出端。一、1路-4路數(shù)據(jù)分配器數(shù)據(jù)輸入數(shù)據(jù)輸出選擇控制00011011D0000D0000D0000D&Y0&Y1&Y2&Y31A11A1DDA01路-4路數(shù)據(jù)分配器Y0Y3Y1Y2A1真值表邏輯圖任務(wù)7二、數(shù)據(jù)分配器的應(yīng)用用3線-8線譯碼器可實(shí)現(xiàn)1路-8路數(shù)據(jù)分配器。數(shù)據(jù)輸出

S1—數(shù)據(jù)輸入（D）地址碼

數(shù)據(jù)輸入（任選一路)S2—數(shù)據(jù)輸入（D）74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY7任務(wù)7

數(shù)據(jù)分配器經(jīng)常和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)傳送系統(tǒng)。其主要特點(diǎn)是可以用很少幾位控制端實(shí)現(xiàn)多路數(shù)字信息的分時(shí)傳送。

如圖所示，用8選1數(shù)據(jù)選擇器74LS151和1路-8路數(shù)據(jù)分配器74LS138構(gòu)成的8路數(shù)據(jù)傳送系統(tǒng)。利用74LS151將8位并行數(shù)據(jù)變成串行數(shù)據(jù)發(fā)送到單傳送線Y端，接收端再用74LS138將串行數(shù)據(jù)分送到8個(gè)輸出通道。數(shù)據(jù)選擇器和數(shù)據(jù)分配器的選通控制端并聯(lián)在一起，以實(shí)現(xiàn)兩者同步。任務(wù)8組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)一、競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象及成因

同一個(gè)門的一組輸入信號(hào)，它們之前經(jīng)過(guò)不同數(shù)目的門電路，經(jīng)過(guò)不同長(zhǎng)度導(dǎo)線的傳輸，必然存在不同的延遲時(shí)間，導(dǎo)致不同路徑信號(hào)到達(dá)門電路輸入端的時(shí)間有先后，這種現(xiàn)象稱為競(jìng)爭(zhēng)。競(jìng)爭(zhēng)是指門電路的兩個(gè)輸入信號(hào)同時(shí)向相反的邏輯電平跳變的現(xiàn)象。

邏輯門由于輸入端的競(jìng)爭(zhēng)而引起輸出產(chǎn)生不應(yīng)有的尖峰干擾脈沖的現(xiàn)象稱為冒險(xiǎn)。大多數(shù)組合邏輯電路均存在著競(jìng)爭(zhēng)，但并不是所有的競(jìng)爭(zhēng)都會(huì)產(chǎn)生冒險(xiǎn)。競(jìng)爭(zhēng)與冒險(xiǎn)的關(guān)系：有競(jìng)爭(zhēng)不一定產(chǎn)生冒險(xiǎn)；有冒險(xiǎn)就一定有競(jìng)爭(zhēng)。任務(wù)8邏輯圖理想工作波形產(chǎn)生”0”冒險(xiǎn)波形邏輯圖產(chǎn)生”1”冒險(xiǎn)波形=A+A＆=AA理想工作波形01.“0”冒險(xiǎn)2.“1”冒險(xiǎn)任務(wù)8二、檢查競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象的方法1.代數(shù)法根據(jù)組合邏輯電路寫出邏輯表達(dá)式，如果某個(gè)變量的原變量和反變量同時(shí)存在，就具備了競(jìng)爭(zhēng)的條件；當(dāng)某些邏輯變量取特定值0或1時(shí)，邏輯式能夠化簡(jiǎn)為：，則該組合電路存在競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象?；蚣春谢パa(bǔ)變量，可能引起冒險(xiǎn)。例當(dāng)B=C=1時(shí)，表達(dá)式可以轉(zhuǎn)換成：AAY+=任務(wù)8ABC010001111000001111如函數(shù)卡諾圖上為簡(jiǎn)化作的圈相切，且相切處又無(wú)其他圈包含，則可能有險(xiǎn)象。（2）卡諾圖法任務(wù)8三、消除競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象的方法1.增加冗余項(xiàng)只要在卡諾圖兩圈相切處增加一個(gè)圈（冗余），就能消除冒險(xiǎn)。由此得函數(shù)表達(dá)式為：0000ABC01000111101111任務(wù)8電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號(hào)才有效，可以避免毛刺影響輸出波形。加取樣脈沖原則：（2）“或”門及“或非”門加負(fù)取樣脈沖（1）“與”門及“與非”門加正取樣脈沖2.引入選通脈沖任務(wù)8在輸出端加小電容C可以消除毛刺。但是輸出波形的前后沿將變壞,在對(duì)波形要求較嚴(yán)格時(shí)，應(yīng)再加整形電路。3.輸出端并聯(lián)電容器任務(wù)8利用冗余項(xiàng)：只能消除邏輯冒險(xiǎn)，而不能消除功能冒險(xiǎn)；適用范圍有限；三種方法比較：引入選通脈沖：加取樣脈沖對(duì)邏輯冒險(xiǎn)及功能冒險(xiǎn)都有效。目前大多數(shù)中規(guī)模集成模塊都設(shè)有使能端，可以將取樣信號(hào)作用于該端，待電路穩(wěn)定后才使輸出有效。輸出端并聯(lián)電容器：加濾波電容使輸出信號(hào)變壞，引起波形的上升、下降時(shí)間變長(zhǎng)，不宜在中間級(jí)使用。任務(wù)8項(xiàng)目小結(jié)了解組合邏輯電路的特點(diǎn)是：任何時(shí)刻的輸出僅取決于該時(shí)刻的輸入，而與電路原來(lái)的狀態(tài)無(wú)關(guān)；它是由若干邏輯門電路組成。組合邏輯電路的分析步驟是：寫出邏輯表達(dá)式→化簡(jiǎn)和變換邏輯表達(dá)式→列出真值表→確定功能。組合邏輯電路的設(shè)計(jì)步驟是：列出真值表→寫出邏輯表達(dá)式→邏輯化簡(jiǎn)和變換→畫出邏輯圖→選擇元器件。掌握常用的一些中規(guī)模組合邏輯電路的功能及應(yīng)用。包括編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器、數(shù)值比較器、全加器等。介紹了它們的邏輯功能、集成芯片及集成電路的擴(kuò)展和應(yīng)用。數(shù)字電子技術(shù)

1任務(wù)1RS觸發(fā)器

2任務(wù)2JK觸發(fā)器項(xiàng)目四觸發(fā)器及應(yīng)用

3任務(wù)3D觸發(fā)器任務(wù)1RS觸發(fā)器111.認(rèn)識(shí)機(jī)械開關(guān)觸點(diǎn)抖動(dòng)引起的脈沖輸出波形，如圖所示。一、任務(wù)描述2．解決機(jī)械開關(guān)抖動(dòng)現(xiàn)象的一種硬件方案如下圖所示。它利用基本RS鎖存器的存儲(chǔ)作用消除開關(guān)觸點(diǎn)振動(dòng)所產(chǎn)生的影響，稱為去抖動(dòng)電路。任務(wù)1113.連接仿真電路并測(cè)試波形如圖示。

任務(wù)111

1.電路結(jié)構(gòu)

基本RS觸發(fā)器又稱為SR鎖存器，是能夠存儲(chǔ)一個(gè)狀態(tài)的電路。為了讓電路擁有自己的“狀態(tài)”，必須要有某種“反饋”機(jī)制，將輸出輸入形成一個(gè)閉環(huán)?；綬S觸發(fā)器的邏輯圖和符號(hào)如圖所示。它由兩個(gè)與非門交叉耦合組成。二、基本RS觸發(fā)器任務(wù)1112.工作原理任務(wù)11

研究觸發(fā)器功能的重點(diǎn)，在于狀態(tài)是如何隨輸入和現(xiàn)態(tài)變化。為此，我們要區(qū)分“現(xiàn)態(tài)”和“次態(tài)”，現(xiàn)態(tài)作為輸入出現(xiàn)，表示觸發(fā)器在時(shí)鐘脈沖作用前的狀態(tài)，次態(tài)則作為輸出，表示觸發(fā)器在同步脈沖作用后的狀態(tài)。現(xiàn)態(tài)用Qn表示，次態(tài)用Qn+1表示。

在每一個(gè)時(shí)刻，存儲(chǔ)電路都經(jīng)歷了如下三步：獲得輸入和現(xiàn)態(tài)；得出次態(tài)；次態(tài)成為新的現(xiàn)態(tài)。先從最直觀的狀態(tài)轉(zhuǎn)換圖開始，并借此熟悉現(xiàn)態(tài)和次態(tài)之間的區(qū)別。

描述觸發(fā)器的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖。3.狀態(tài)圖

任務(wù)1114.特性表5.特性方程

任務(wù)1111.電路組成

為解決基本RS觸發(fā)器出現(xiàn)的輸入數(shù)據(jù)同步的問(wèn)題，就需要在電路中再增加一個(gè)寫控制端口CP，只有這個(gè)寫控制端口CP為高電平時(shí)，輸入端R和S可以正常輸入，觸發(fā)器動(dòng)作并決定電路的輸出狀態(tài)。三、同步RS觸發(fā)器任務(wù)1112.工作原理

當(dāng)CP＝0，無(wú)論R和S是什么信號(hào)，G３、G４與非門的輸出均為1，處于被封鎖狀態(tài)。G３、G４門的輸出信號(hào)，作為G１、G２門構(gòu)成的基本RS觸發(fā)器輸入信號(hào)，此時(shí)全為1，因而電路保持原狀態(tài)不變。

當(dāng)CP＝１時(shí)，G３、G４門被打開，輸入信號(hào)反映到G３、G４門的輸出端，觸發(fā)基本RS觸發(fā)器使其狀態(tài)作相應(yīng)的變化。

3.特性表

根據(jù)以上分析，可得同步RS觸發(fā)器的邏輯功能表如表所示。4.同步RS觸發(fā)器的特性方程：任務(wù)2JK觸發(fā)器11

1．查閱圖示JK觸發(fā)器集成塊74LS112的性能參數(shù)及引腳功能。一、任務(wù)描述2.連接仿真電路如右圖示。接通電源，撥動(dòng)開關(guān)J4～J1，改變相應(yīng)的輸入狀態(tài)，觀察發(fā)光二極管X1的發(fā)光情況，測(cè)試并分析集成電路74LS112的功能。3.其中J=K=1時(shí)的測(cè)試波形如圖示。任務(wù)211圖示為同步JK觸發(fā)器的邏輯電路及邏輯符號(hào)，J、K為信號(hào)輸入端，CP為時(shí)鐘控制脈沖。二、同步JK觸發(fā)器（a）邏輯電路圖

（b）邏輯符號(hào)

根據(jù)特性表，可畫出卡諾圖，得到特性方程為CP=1期間有效

任務(wù)211

1.下降沿觸發(fā)的邊沿JK觸發(fā)器

圖示為邊沿JK觸發(fā)器的邏輯符號(hào)，J、K為信號(hào)輸入端，框內(nèi)“Δ”左邊加小圓圈“○”表CP的下降沿觸發(fā)。邊沿JK觸發(fā)器只有在CP下降沿到達(dá)時(shí)才有效。三、集成邊沿JK觸發(fā)器邊沿JK觸發(fā)器的特性方程為：

邊沿JK觸發(fā)器的CP、J、K端的輸入波形與輸出端Q的波形

（初始狀態(tài)為Q＝0）CP下降沿有效CP下降沿有效任務(wù)2112.集成邊沿JK觸發(fā)器芯片

任務(wù)211

四、JK觸發(fā)器的應(yīng)用T觸發(fā)器具有保持和翻轉(zhuǎn)功能，當(dāng)T＝0時(shí)保持輸出狀態(tài)不變；T＝1時(shí)輸出狀態(tài)發(fā)生翻轉(zhuǎn)。TQnQn+1功能000101保持101110翻轉(zhuǎn)

根據(jù)特性表，可得T觸發(fā)器特性方程為

任務(wù)2112.JK觸發(fā)器構(gòu)成分頻器觸發(fā)器可以對(duì)周期波形的頻率進(jìn)行分頻。當(dāng)脈沖波形加在一個(gè)JK觸發(fā)器的時(shí)鐘輸入時(shí)，JK觸發(fā)器連接成切換狀態(tài)（J=K=1），這時(shí)Q輸出就是一個(gè)頻率為時(shí)鐘輸入頻率一半的方波。因此，單個(gè)觸發(fā)器可以用做除以2芯片，如圖所示。觸發(fā)器在每一個(gè)觸發(fā)時(shí)鐘邊沿改變狀態(tài)。這就產(chǎn)生了一個(gè)輸出，它的頻率變?yōu)闀r(shí)鐘波形頻率的一半。任務(wù)3D觸發(fā)器111.查閱圖示74LS74集成電路芯片的性能參數(shù)及引腳功能。一、任務(wù)描述2．連接仿真測(cè)試電路如圖所示，檢查無(wú)誤后接通電源。集成塊74LS74的仿真波形任務(wù)311

當(dāng)存儲(chǔ)單個(gè)數(shù)據(jù)位（1或者0）時(shí)，可使用D觸發(fā)器。在RS觸發(fā)器上加上反相器就形成了基本的D觸發(fā)器，如圖所示，其中給出了上升沿觸發(fā)類型。二、邊沿D觸發(fā)器

注意圖中的觸發(fā)器除了時(shí)鐘之外，只有一個(gè)輸入，即D輸入。當(dāng)時(shí)鐘脈沖到來(lái)時(shí)，如果D輸入上有一個(gè)高電平，那么觸發(fā)器就被置位，這樣通過(guò)時(shí)鐘脈沖的上升沿，D輸入上的高電平被觸發(fā)器存儲(chǔ)。當(dāng)時(shí)鐘脈沖到來(lái)時(shí)，如果D輸入上有一個(gè)低電平，那么觸發(fā)器就被復(fù)位，這樣通過(guò)時(shí)鐘脈沖的上升沿，D輸入上的低電平被觸發(fā)器存儲(chǔ)。在置位狀態(tài)下，觸發(fā)器存儲(chǔ)一個(gè)1，而在復(fù)位狀態(tài)下存儲(chǔ)一個(gè)0。任務(wù)311基于以上設(shè)想，可得上升沿觸發(fā)的D觸發(fā)器結(jié)構(gòu)如圖（a）所示。（a）電路結(jié)構(gòu)圖

（b）邏輯符號(hào)

任務(wù)311可得D觸發(fā)器特性表如下表所示。由特性表可得D觸發(fā)器的特性方程為

CP上升沿有效任務(wù)311三、集成D觸發(fā)器

常用的集成D觸發(fā)器有74LS74、CD4013、CC4013等等。其中CD4013的引腳排列如圖所示。

集成D觸發(fā)器CD4013由兩個(gè)相同的、相互獨(dú)立的數(shù)據(jù)型觸發(fā)器構(gòu)成。每個(gè)觸發(fā)器有獨(dú)立的數(shù)據(jù)、置位、復(fù)位、時(shí)鐘輸入和Q及/Q輸出。在時(shí)鐘上升沿觸發(fā)時(shí)，加在D輸入端的邏輯電平傳送到Q輸出端。置位和復(fù)位與時(shí)鐘無(wú)關(guān)，且為高電平有效。特性表如表所示。項(xiàng)目小結(jié)觸發(fā)器概念及分類觸發(fā)器分析及應(yīng)用觸發(fā)器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態(tài)圖和波形圖等5種方式來(lái)描述觸發(fā)器是數(shù)字電路的極其重要的基本單元。觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界信號(hào)作用下，可以從一個(gè)穩(wěn)態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)態(tài)；無(wú)外界信號(hào)作用時(shí)狀態(tài)保持不變。因此，觸發(fā)器可以作為二進(jìn)制存儲(chǔ)單元使用。常見(jiàn)觸發(fā)器有RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器

1任務(wù)1計(jì)數(shù)器及應(yīng)用

2任務(wù)2寄存器及應(yīng)用項(xiàng)目五時(shí)序邏輯電路

3任務(wù)3時(shí)序邏輯電路分析與設(shè)計(jì)任務(wù)1計(jì)數(shù)器及應(yīng)用一、

任務(wù)描述1．查閱圖5-1所示計(jì)數(shù)器集成塊74LS161的性能參數(shù)及引腳功能。2．連接仿真電路如圖所示，檢查無(wú)誤后接通電源。3．按照下表給電路做不同連接，觀察數(shù)碼管U2的顯示情況，測(cè)試并分析計(jì)數(shù)器74LS161的功能。任務(wù)111

1.異步二進(jìn)制計(jì)數(shù)器（1）異步二進(jìn)制加法計(jì)數(shù)器

圖示為由下降邊沿觸發(fā)的T’觸發(fā)器（J=K=1）構(gòu)成的四位異步二進(jìn)制加法計(jì)數(shù)器的邏輯圖。最低位觸發(fā)器FF0的時(shí)鐘脈沖輸入端接計(jì)數(shù)脈沖CP，F(xiàn)F1~FF3的時(shí)鐘脈沖輸入端接相鄰低位觸發(fā)器的Q端。二、

二進(jìn)制計(jì)數(shù)器及應(yīng)用任務(wù)111

電路的波形圖如下。計(jì)數(shù)器從初態(tài)0000開始，每輸入一個(gè)計(jì)數(shù)脈沖，各計(jì)數(shù)器的輸出狀態(tài)按二進(jìn)制加法規(guī)律加1，共有0000～1111共16個(gè)狀態(tài)，故稱為4位二進(jìn)制加法計(jì)數(shù)器，或16進(jìn)制加法計(jì)數(shù)器。任務(wù)111

電路的狀態(tài)圖如下。計(jì)數(shù)器從初態(tài)0000開始，在第15個(gè)脈沖作用時(shí)，狀態(tài)為1111，當(dāng)?shù)?6個(gè)脈沖作用時(shí)，狀態(tài)回到0000，完成一個(gè)計(jì)數(shù)周期。任務(wù)111（2）異步二進(jìn)制減法計(jì)數(shù)器

將前一級(jí)觸發(fā)器的Q非端和后一級(jí)觸發(fā)器的CP端相連，可構(gòu)成二進(jìn)制異步減法計(jì)數(shù)器，邏輯電路圖如下。任務(wù)111

波形圖及狀態(tài)圖如下。任務(wù)1112.同步二進(jìn)制計(jì)數(shù)器(1)同步二進(jìn)制加法計(jì)數(shù)器

由于異步二進(jìn)制計(jì)數(shù)器中，觸發(fā)器的狀態(tài)翻轉(zhuǎn)是由低位向高位逐級(jí)進(jìn)行的，因此計(jì)數(shù)速度較低。為了提高計(jì)數(shù)速度，可采用同步計(jì)數(shù)器。由4個(gè)T觸發(fā)器構(gòu)成的4位同步二進(jìn)制加法計(jì)數(shù)器為例，由圖可見(jiàn)，時(shí)鐘方程為CP=CP0=CP1=CP2=CP3，各觸發(fā)器共用同一個(gè)時(shí)鐘脈沖，故稱為同步計(jì)數(shù)器。任務(wù)111工作原理分析：

各觸發(fā)器的驅(qū)動(dòng)方程分別為

根據(jù)T觸發(fā)器的特性方程，，可得各觸發(fā)器的狀態(tài)方程如下:任務(wù)111因此，可得4位同步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表如下表所示。任務(wù)111（2）同步二進(jìn)制減法計(jì)數(shù)器由4個(gè)JK觸發(fā)器構(gòu)成4位同步二進(jìn)制減法計(jì)數(shù)器。由圖可見(jiàn)，4個(gè)JK觸發(fā)器受同一個(gè)時(shí)鐘脈沖CP的控制。各觸發(fā)器的驅(qū)動(dòng)方程分別為：根據(jù)JK觸發(fā)器的特性方程

，可得各觸發(fā)器的狀態(tài)方程如下:同學(xué)們想一下，此計(jì)數(shù)器的狀態(tài)表應(yīng)該是怎樣的呢？任務(wù)11174163的引腳排列及工作過(guò)程和74161相同，唯一的區(qū)別是74161采用異步清零，74163采用同步清零。3.集成二進(jìn)制計(jì)數(shù)器

（1）4位二進(jìn)制同步加法計(jì)數(shù)74161/74163任務(wù)11174161功能表任務(wù)111（2）4位二進(jìn)制同步可逆計(jì)數(shù)器74191

任務(wù)111

當(dāng)加計(jì)數(shù)計(jì)到最大值1111時(shí)，MAX/MIN端輸出1，如果此時(shí)CP=0，則RCO=0，發(fā)出一個(gè)進(jìn)位信號(hào)；當(dāng)減計(jì)數(shù)計(jì)到最小值0000時(shí)，MAX/MIN端也輸出1。如果此時(shí)CP=0，則RCO=0，發(fā)出一個(gè)借位信號(hào)。任務(wù)1118421BCD碼同步十進(jìn)制加法計(jì)數(shù)器

圖示為由4個(gè)下降沿觸發(fā)的JK觸發(fā)器組成的8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器的邏輯圖。三、

十進(jìn)制計(jì)數(shù)器及應(yīng)用任務(wù)111任務(wù)111

根據(jù)狀態(tài)轉(zhuǎn)換表作出電路的狀態(tài)圖及時(shí)序圖，如下圖所示。由狀態(tài)表、狀態(tài)圖及時(shí)序圖分析可知，該電路為8421BCD碼十進(jìn)制加法計(jì)數(shù)器。任務(wù)1112.8421BCD碼異步十進(jìn)制加法計(jì)數(shù)器

圖示為由4個(gè)下降沿觸發(fā)的JK觸發(fā)器組成的8421BCD碼異步十進(jìn)制加法計(jì)數(shù)器的邏輯圖。請(qǐng)大家參照8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器進(jìn)行分析。任務(wù)1113.集成十進(jìn)制計(jì)數(shù)器舉例

（1）

8421BCD碼同步加法計(jì)數(shù)器74160邏輯功能示意圖、引腳分配如圖示。74160功能表任務(wù)11

（2）

二-五-十進(jìn)制異步加法計(jì)數(shù)器74290邏輯功能示意圖如圖示。

電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組為模2計(jì)數(shù)器，另一組為模5計(jì)數(shù)器，如功能表所示，通過(guò)外電路連接，可構(gòu)成不同進(jìn)制計(jì)數(shù)器。任務(wù)1111.反饋復(fù)位法（清零法）四、N進(jìn)制計(jì)數(shù)器及應(yīng)用N進(jìn)制計(jì)數(shù)器又稱模N計(jì)數(shù)器，當(dāng)N=2n時(shí)，就是前面討論的n位二進(jìn)制計(jì)數(shù)器；當(dāng)N≠2n時(shí)，為非二進(jìn)制計(jì)數(shù)器。

市場(chǎng)上能買到的集成計(jì)數(shù)器一般為二進(jìn)制和8421BCD碼十進(jìn)制計(jì)數(shù)器，如果需要其他進(jìn)制的計(jì)數(shù)器，可用現(xiàn)有的二進(jìn)制或十進(jìn)制計(jì)數(shù)器，利用其清零端或預(yù)置數(shù)端，外加適當(dāng)?shù)拈T電路連接而成。

也可用兩個(gè)（或以上）模為N的計(jì)數(shù)器級(jí)聯(lián)，實(shí)現(xiàn)模為N×N的計(jì)數(shù)器。

控制清零端來(lái)獲得任意進(jìn)制計(jì)數(shù)器，適用于具有異步或同步清零端的集成計(jì)數(shù)器。缺點(diǎn)是電路存在一個(gè)極短的過(guò)渡狀態(tài)，且清零的可靠性較差。如上圖所示。

任務(wù)112.反饋置位法（置數(shù)法）

利用計(jì)數(shù)器的預(yù)置數(shù)控制端來(lái)獲得任意進(jìn)制計(jì)數(shù)器，適用于具有異步或同步預(yù)置端的集成計(jì)數(shù)器，如圖示。（a）電路連接圖

（b）狀態(tài)轉(zhuǎn)換圖

任務(wù)113.級(jí)聯(lián)法

利用已有的中規(guī)模集成計(jì)數(shù)器，經(jīng)級(jí)聯(lián)得到所需任意進(jìn)制計(jì)數(shù)器，是數(shù)字電路中的一項(xiàng)關(guān)鍵技術(shù)。

如圖示，兩片4位二進(jìn)制加法計(jì)數(shù)器74161采用同步級(jí)聯(lián)方式構(gòu)成8位二進(jìn)制同步加法計(jì)數(shù)器，模為16×16=256。

在第15個(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，第1片75161的輸出為Q3Q2QlQ0=1111，第2片75161的輸出為Q7Q6Q5Q4=0000，當(dāng)?shù)?6個(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，第1片75161的輸出為Q3Q2QlQ0=0000，第2片75161的輸出為Q7Q6Q5Q4=0001；以此類推，以后每16個(gè)脈沖到來(lái)時(shí)，片1完成一個(gè)計(jì)數(shù)周期，片2增加1，直到第255個(gè)脈沖到來(lái)時(shí)，片1的輸出為Q3Q2QlQ0=1111，片2輸出亦為Q7Q6Q5Q4=1111，則第256個(gè)脈沖到來(lái)時(shí)，兩片計(jì)數(shù)器同時(shí)清零，完成一個(gè)計(jì)數(shù)周期。任務(wù)2寄存器及應(yīng)用111.查閱圖示移位寄存器集成塊74194的性能參數(shù)及引腳功能。一、任務(wù)描述2.連接仿真測(cè)試電路如圖，檢查無(wú)誤后接通電源。

任務(wù)211

數(shù)碼寄存器是數(shù)據(jù)系統(tǒng)中用來(lái)存儲(chǔ)代碼和數(shù)據(jù)的重要邏輯部件。具有接收數(shù)碼、保存數(shù)碼和清除原有數(shù)碼的功能?？梢杂梢粋€(gè)或者多個(gè)觸發(fā)器組成。

一個(gè)觸發(fā)器就是一種可以存儲(chǔ)一位二進(jìn)制數(shù)的寄存器。存儲(chǔ)N位二進(jìn)制代碼則需要N個(gè)觸發(fā)器。二、數(shù)碼寄存器

圖示是由D觸發(fā)器組成的4位集成寄存器74LSl75的邏輯電路圖。

任務(wù)2111.單向移位寄存器（1）4位串入—串/并出單向移位寄存器三、移位寄存器

任務(wù)211時(shí)序圖

移位寄存器中的數(shù)碼在連續(xù)四個(gè)CP脈沖作用后,在Q3、Q2、Q1和Q0端得到并行輸出信號(hào)，可由Q3、Q2、Q1和Q0并行輸出；若再連續(xù)輸入CP脈沖,可在串行輸出端Vo端得到串行輸出信號(hào)。所以，移位寄存器具有串行輸入—并行輸出和串行輸入—串行輸出兩種工作方式。任務(wù)211（2）串/并入—串出單向移位寄存器

任務(wù)212.雙向移位寄存器

將右移寄存器和左移寄存器組合起來(lái)，并引入控制端S便構(gòu)成既可左移又可右移的雙向移位寄存器，如圖示。當(dāng)S=1時(shí)，D0=DSR、D1=Q0、D2=Q1、D3=Q2，此時(shí)，在CP脈沖作用下，實(shí)現(xiàn)右移寄存。當(dāng)S=0時(shí)，D0=Q1、D1=Q2、D2=Q3、D3=DSL，此時(shí)，在CP脈沖作用下，實(shí)現(xiàn)左移寄存。任務(wù)213.集成雙向移位寄存器74194

任務(wù)211任務(wù)3時(shí)序邏輯電路分析與設(shè)計(jì)11

分析一個(gè)時(shí)序電路，就是要找出給定時(shí)序電路的邏輯功能。具體地說(shuō)，就是要求找出電路的狀態(tài)和輸出的狀態(tài)在輸入變量和時(shí)鐘信號(hào)作用下的變化規(guī)律。

時(shí)序電路的邏輯功能可以用輸出方程、驅(qū)動(dòng)方程和狀態(tài)方程全面描述。因此，只要能寫出給定邏輯電路的這三個(gè)方程，那么它的邏輯功能也就表示清楚了。根據(jù)這三個(gè)方程，就能夠求得在任何給定輸入變量狀態(tài)和電路狀態(tài)下電路的輸出和次態(tài)。一、時(shí)序邏輯電路分析1.同步時(shí)序邏輯電路的分析方法分析時(shí)序邏輯電路的一般步驟如下：（1）根據(jù)給定的時(shí)序電路圖寫出下列各邏輯方程式：

①各觸發(fā)器的時(shí)鐘方程。

②時(shí)序電路的輸出方程。

③各觸發(fā)器的驅(qū)動(dòng)方程。（2）將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性