《數(shù)字電子技術(shù)基礎 第4版》 課件 第 1、2章 數(shù)字電路基礎、集成邏輯門電路（第4版）

●多媒體教學手段●理解概念、掌握方法、提升技能●充分發(fā)揮想象力《數(shù)字電子技術(shù)基礎》教學課件配合王振宇主編《數(shù)字電子技術(shù)基礎》（第4版）10010100100001001010010FoundationofDigitalElectronicTechnology12

第1章數(shù)字電路基礎1.1數(shù)字電路概述1.2計數(shù)制與編碼1.3邏輯代數(shù)基礎1.4邏輯函數(shù)的建立及其表示方法1.5邏輯函數(shù)的化簡1.6具有無關(guān)項邏輯函數(shù)的化簡

1.1數(shù)字信號與數(shù)字電路

1.模擬信號

無論從時間上看，還是從信號幅度上看，其變化都是連續(xù)的，這些物理量被稱為模擬量。當然，表示模擬量的電信號稱為模擬信號，處理模擬信號的電子電路即為模擬電路。

2.數(shù)字信號

它們是在一系列離散時刻取值，數(shù)值大小和每次的增減都是量化單位的整數(shù)倍，即它們是一系列時間離散、信號大小也不連續(xù)的信號，此類信號被稱為數(shù)字信號。工程技術(shù)上將工作于數(shù)字信號下的電子電路稱為數(shù)字電路。

33.模擬量的數(shù)字表示

圖1-1表示模擬信號取樣編碼后，變成時間離散、數(shù)字信號。圖1-1模擬量的數(shù)字表示

a）模擬電壓信號b）取樣信號c）數(shù)字信號

4*1.1.2數(shù)字技術(shù)的發(fā)展及其應用

（1）音頻信息存儲

（2）視頻信息存儲

（3）MPEG（MovingPictureExpertsGroup）

（4）數(shù)碼相機

（5）數(shù)字信號處理器（DSP）

51.1.3數(shù)字集成電路的特點及其分類

1.

數(shù)字信號的電壓范圍與邏輯電平

數(shù)字集成電路中用0和1表示數(shù)字信號。如圖1-2b。

圖1-2數(shù)字信號波形

a）標明時間及幅值的數(shù)字電壓波形b）脈沖數(shù)字電壓波形簡圖62.

數(shù)字電路的優(yōu)點

（1）易于設計（2）抗干擾能力強、精度高（3）高速度、低功耗（4）可編程性和通用性（5）便于存儲、傳輸和處理

3.數(shù)字電路的分類

從集成度來說，數(shù)字集成電路可分為小規(guī)模（SSI）、中規(guī)模（MSI）、大規(guī)模（LSI）、超大規(guī)模（VLSI）和特大規(guī)模（ULSI）等5類數(shù)字集成電路○一。所謂單片集成度，是指每一塊數(shù)字IC芯片中包含的門的數(shù)目。

也可分為組合邏輯電路和時序邏輯電路兩大類。71.1.4數(shù)字電路的分析方法

主要用邏輯表達式、真值表、功能表或波形圖。81.2數(shù)制與編碼

1.2.1常用的計數(shù)制及其相互轉(zhuǎn)換規(guī)律

1.十進制

十進位計數(shù)制簡稱十進制，它用0，1，2，3，4，5，6，7，8，9等10個數(shù)碼的組合來表示一個數(shù)，當任何1位數(shù)比9大1時，則向相鄰高位進1，而本位復0，此為“逢十進一”。

任何一個十進制數(shù)都可以用其冪的形式表示。

例如：

125.68＝1×100＋2×10＋5×100＋6×0.1＋8×0.01

＝1×102＋2×101＋5×100＋6×10-1＋8×10-2。

9推廣：

任意一個十進制數(shù)N可以表示為

(N)10＝Kn-1×10n-1＋Kn-2×10n-2＋…＋Ki×10i＋…

＋K1×101＋K0×100＋K-1×10-1＋K-2×10-2＋…＋K-m×10-m

任意進制數(shù)N可以表示為

(N)R＝Kn-1×Rn-1＋Kn-2×Rn-2＋…＋Ki×Ri＋…

＋K1×R1＋K0×R0＋K-1×R-1＋K-2×R-2＋…＋K-m×R-m

102.二進制

二進位計數(shù)制簡稱二進制，它只有兩個數(shù)字符號0和1，其計數(shù)規(guī)律為“逢二進一”，當1＋1時，本位復0，并向相鄰高位進1，即1＋1＝10（讀作“壹零”）。可表示為

(N)2＝Kn-1×2n-1＋Kn-2×2n-2＋…＋Ki×2i＋…

＋K1×21＋K0×20＋K-1×2-1＋K-2×2-2＋…＋K-m×2-m

任意1個二進制數(shù)按位權(quán)展開，都可轉(zhuǎn)換為十進制數(shù)，稱作多項式替代法。

例1-1試將(1101.101)2轉(zhuǎn)換成十進制數(shù)。

解：(1101.101)2＝1×23＋1×22＋0×21＋1×20＋1×2-1＋0×2-2＋1×2-3＝(13.625)10。

11十進制數(shù)也可轉(zhuǎn)換為二進制數(shù)，一般采用基數(shù)除/乘法。

例1-2試將十進制數(shù)(13.625)10轉(zhuǎn)換為二進制數(shù)。

解：

得，(13.625)10＝(1101.101)2。12二進制補碼運算99-24+1=76-24的補碼87-2463十進制減法87+76163十進制補碼加法舍去1111-0011+1=1101-0011的補碼0111+110110100二進制補碼加法舍進制減法7-34結(jié)論：A-B=A+(-B)補=A+(-B)反+1133.十六進制

共有16個數(shù)碼：0，1，2，3，4，5，6，7，8，9，A（對應于十進制數(shù)10），B（11），C（12），D（13），E（14），F(xiàn)（15），其計數(shù)規(guī)律為“逢十六進一”，即F＋1＝10。

十六進制的進位基數(shù)為16＝24，因此二進制與十六進制數(shù)之間的轉(zhuǎn)換可采用直接轉(zhuǎn)換法：

例如：

(11110100101.011011)2＝(7A5.6C)16。

(68A.2C)16＝(11010001010.001011)2。14

1.2.2編碼

若用一組代碼，并給每個代碼賦以一定的含義則稱為編碼。

編碼信息有N項，則位數(shù)n應滿足

2n≥N

（1-4）

即n≥log2N

例如若N＝8，則取n＝log28＝3。

15

表1-3幾種常見的BCD碼

BCD（Binary-Coded-Decimal，BCD）碼，用4位二進制數(shù)代碼表示1位十進制數(shù)。161.3邏輯代數(shù)基礎

1.3.1邏輯代數(shù)的3種基本運算

1.與運算

一個事件的發(fā)生具有多個條件。只有當所有條件都具備之后，此事件才會發(fā)生。

圖1-3說明與邏輯運算的開關(guān)電路

a）電路圖b）與邏輯符號17

2.或運算

在決定一事件發(fā)生的多個條件中，只要一個條件滿足，此事件就會發(fā)生。

圖1-4說明或邏輯運算的開關(guān)電路

a）電路圖b）或邏輯符號18

3.非運算

一件事情（燈亮）的發(fā)生是以其相反的條件為依據(jù)的。

圖1-5說明邏輯非運算的開關(guān)電路

a）電路圖b）非邏輯符號19

4.其他5種常用的邏輯運算

圖1-6常用的5種邏輯運算及其邏輯符號

a）與非邏輯符號b）或非邏輯符號

c）與或非邏輯符號d）異或邏輯符號e）同或邏輯符號20

21

1.3.2邏輯代數(shù)的基本公式和常用公式

1.基本公式

222.常用公式

（1）A＋AB＝A

證：A＋AB＝A(1＋B)＝A。

（2）A(A＋B)＝A

證：A(A＋B)＝A＋AB＝A。

（3）A＋B＝A＋B

證：A＋B＝(A＋)(A＋B）＝A＋B。

（4）AB＋C＋BC＝AB＋C

證：AB＋C＋BC＝AB＋C＋(A＋)BC＝AB＋C＋ABC＋BC

＝AB(1＋C)＋C(1＋B)＝AB＋C。

23

（5）AB＋A=A

證：AB＋A＝A(B+)＝A。

（6）(A＋B)(A+)＝A

證：(A＋B)(A＋)＝A＋A＋AB＝A(1＋＋B)＝A。

1.3.3邏輯代數(shù)的基本規(guī)則

1.代入規(guī)則

對于任意一個邏輯等式，如果將等式中所有出現(xiàn)某一變量之處都用同一個邏輯函數(shù)去置換，該等式仍然成立。

2.反演規(guī)則

邏輯乘“·”換成邏輯加“＋”，“＋”換為“·”；“0”換為“1”，“1”換為“0”；原變量與反變量互換，則是原函數(shù)F的反函數(shù)。例如：

凡不是一個變量，其上非號均應保持不變。

3.對偶規(guī)則

邏輯乘“·”換成邏輯加“＋”，“＋”換為“·”；“1”換成“0”，“0”換為“1”，所得到稱為原函數(shù)F對偶式。

如：

241.4邏輯函數(shù)的建立及其表示方法

1.4.1根據(jù)實際問題建立邏輯函數(shù)

例1-3

有一水塔，用一大一小兩臺電動機MS和ML去分別驅(qū)動兩個水泵向水塔注水，當水塔的水位降到C點時，小電動機MS單獨驅(qū)動小水泵注水，當水位降到B點時，大電動機ML單獨驅(qū)動大水泵注水，當水位降到A點時由兩臺電動機同時驅(qū)動。

圖1-7水塔注水控制示意圖25

解：（1）設水位C、B、A為邏輯變量；

（2）填入真值表，如表1-12所示；

（3）

（4）根據(jù)式（1-5），可畫出邏輯電路圖。

圖1-8水塔注水控制邏輯電路圖26271.4.2邏輯函數(shù)不同的表達形式或與式與非-與非式或與式與或非式或非-或非式

1.5邏輯函數(shù)的化簡

1.5.1邏輯函數(shù)的最簡形式

與或式的最簡形式是：①式中所含與項最少；②各與項中含變量數(shù)最少。1.5.2邏輯函數(shù)的公式化簡法

1.并項法

2.吸收法283.消去法

4.配項法

利用A＋＝1，A＋A＝A，A·A＝A，1＋A＝1等

將與或式變換成與非-與非表達式。例如：29

1.5.3用卡諾圖化簡邏輯函數(shù)

1.邏輯函數(shù)的最小項及其性質(zhì)

最小項具有如下性質(zhì)：①每一個最小項都分別對應著輸入變量唯一的一組取值，使該最小項的值為1；②所有最小項的邏輯或為1；③任意兩個最小項的邏輯與為0。

表1-133變量邏輯函數(shù)全部最小項及其相應取值3031

2.用卡諾圖表示邏輯函數(shù)

（1）卡諾圖的構(gòu)成

每一個方格都代表邏輯函數(shù)的一個最小項，且任意兩個相鄰方格所代表最小項僅一個變量之別。

圖1-9兩變量卡諾圖圖1-103變量和4變量卡諾圖32

（2）已知邏輯函數(shù)畫出卡諾圖

例1-5填寫4變量邏輯函數(shù)F＝B＋AD＋BD＋ABCD的卡諾圖。

解：

圖1-11最小項邏輯函數(shù)表達式填圖方法33例1-6已知邏輯函數(shù)，試直接將其填入卡諾圖。

解：

圖1-12非最小項邏輯函數(shù)表達式填圖方法343.用卡諾圖化簡邏輯函數(shù)

（1）相鄰方格的合并規(guī)則

1）兩個相鄰小方格可以合并成一個與項，且消去一個變量，

2）4（22）個相鄰的方格可合并成一個與項，且消去兩個變量

3）N（2k，k為正整數(shù)）個相鄰方格可合并成一個與項，且消去k個變量。

35圖1-13卡諾圖相鄰方格的圈法

a）圈兩個方格b）圈4個方格c）圈8個方格d）圈16個方格36（2）卡諾圖法化簡步驟

1）變換及填圖2）畫圈3）寫式

例1-7

用卡諾圖法化簡邏輯函數(shù)

F＝

解：

F＝

37

1.6具有無關(guān)項邏輯函數(shù)的化簡

函數(shù)的邏輯值可以是任意的，或者這些變量取值根本不會出現(xiàn)，稱為無關(guān)項或任意項。記為“d”，在卡諾圖中用“ф”表示。

例1-3完整的真值表

MS＝A＋C，ML＝B381.7數(shù)字電路中的半導體器件的開關(guān)特性

1.7.1半導體二極管的開關(guān)特性

正向與反向特性39

1靜態(tài)開關(guān)特性

加正向電壓時導通，電壓降很小，近似看做是一把閉合開關(guān)；而外加反向電壓時二極管截止，反向電流很?。ǎ?μA），故近似看做是一把斷開開關(guān)。（1）正向特性使正向電流從零開始明顯增大的外加電壓稱為閾值電壓UTH。硅二極管導通UD取0.7V；鍺管壓降UD取0.3V。（2）反向特性反向電流很?。╥≈－IS），反向電流幾乎不變，稱IS反向飽和電流。2動態(tài)開關(guān)特性

二極管在動態(tài)過程中對其內(nèi)部電荷的建立和消散都需要時間，此時間雖短（約在幾納秒內(nèi)），但它畢竟存在，故影響二極管的開關(guān)速度。

3反向擊穿特性

二極管的反向擊穿電壓UBR一般在幾十伏以上（高反向電壓二極管可達幾千伏）。4041瞬態(tài)響應曲線4.理想二極管的概念

當管子正向偏置時，其電壓降為零伏；而當管子處于反向偏置時，其電阻為無窮大，電流為零。此即理想二極管的概念。42431.7.2雙極型晶體管（BJT）的開關(guān)特性三個工作區(qū)44BJT靜態(tài)開關(guān)特性BJT動態(tài)開關(guān)特性451.7.3增強型絕緣柵場效應管的開關(guān)特性NMOS管特性曲線46NMOS管靜態(tài)開關(guān)特性NMOS管動態(tài)開關(guān)特性

THEEND47●多媒體教學手段●理解概念、掌握方法、提升技能●充分發(fā)揮想象力《數(shù)字電子技術(shù)基礎》教學課件10010100100001001010010FoundationofDigitalElectronicTechnology4849

第2章集成邏輯門電路2.1基本邏輯門電路2.2CMOS邏輯門電路2.3TTL邏輯門電路2.5BiCMOS門電路2.6邏輯門電路使用中的幾個問題

2.1

基本邏輯門電路

最常用的是與非門、或非門、與或非門、異或門和同或門。

2.1.1二極管與門及或門電路

1.

與門電路

F＝A·B

圖2-1二極管與門電路

a）二極管與門b）邏輯符號502.

或門電路

F＝A＋B

圖2-2二極管或門電路

a）二極管或門b）邏輯符號512.1.2非門電路（BJT反相器）

F＝

圖2-3非門電路

a）BJT反相器（非門）b）邏輯符號522.2CMOS邏輯門電路

2.2.1CMOS反相器

圖2-5CMOS反相器電路結(jié)構(gòu)

a）CMOS反相器電路b）采用簡化符號的電路c）CMOS反相器作為開關(guān)示意圖531.工作原理

◆uI＝UIL＝0V時，UNGS＝0V＜UTN，VN截止；而UPGS＝0－VDD＝－VDD，VP導通，輸出電壓uO＝UOH≈＋VDD；

◆

uI＝UIH＝＋VDD時，UNGS＝＋VDD＞UTN，VN導通，但UPGS＝0V，VP截止，uO＝UOL≈0V。

542.電壓傳輸特性

圖2-6CMOS反相器的電壓傳輸特性5個工作區(qū)段。

（1）AB段當輸入低電平uI＝0V時，uO＝UOH≈＋VDD；

（2）BC段當uI＞UTN時，

（3）CD段

uI＝VDD/2、uO＝VDD/2的位置上；

（4）DE段輸出電壓uO趨于低電平；

（5）EF段

uI＝＋VDD時，uO＝UOL≈0V。

55圖2-7CMOS反相器VDD取不同數(shù)值時的

56

3.功耗

CMOS反相器的功耗最低，靜態(tài)平均功耗小于10μW，總有一管導通，另一管截止，于是流過兩個MOS管的靜態(tài)電流接近于零。

4.工作速度

平均傳輸延遲時間約為12ns左右。

圖2-8CMOS反相器在電容負載下的工作情況

a）電路圖b）負載電容充電b）負載電容放電572.2.2常用的CMOS門電路

1.CMOS與非門

F＝

圖2-9兩輸入端CMOS與非門電路582.CMOS或非門

F＝

圖2-10兩輸入端CMOS或非門電路

n個輸入端的或非門必須有n個NMOS管并聯(lián)和n個PMOS管串聯(lián)。593.CMOS異或門和同或門圖2-11CMOS異非門電路F2＝

602.2.3CMOS傳輸門和雙向模擬開關(guān)

1.CMOS傳輸門的組成圖2-12CMOS傳輸門a）電路圖b）邏輯符號61

2.CMOS傳輸門的工作原理

設UTN＝|UTP|＜VDD，且輸入信號uI在0V~VDD范圍內(nèi)變化。

當C端接0V、端接VDD時，VN和VP都截止，相當于開關(guān)斷開。

當C端接VDD、端接0V時，0≤uI≤(VDD－UTN)范圍內(nèi)，VN導通；在UTN≤uI≤VDD范圍內(nèi)，VP導通。即在輸入信號uI的變化范圍內(nèi)，VN和VP中至少有一個導通，相當于開關(guān)接通。

623.CMOS傳輸門構(gòu)成雙向模擬開關(guān)

用一個CMOS傳輸門TG和一個CMOS反相器G構(gòu)成的雙向模擬開關(guān)。當控制端C加高電平時，uO≈uI；當控制端C加低電平時，呈高阻狀態(tài)。

圖2-13CMOS雙向模擬開關(guān)電路632.2.4CMOS漏極開路門及三態(tài)門

1.CMOS漏極開路（OpenDrain：OD）門

將CMOS與非門的輸出級做成漏極開路（OD）結(jié)構(gòu)，此時可將多個OD門的輸出端并聯(lián)，使其具有線與邏輯功能，同時不會損壞器件。

圖2-144兩輸入端OD與非門642.CMOS三態(tài)門（ThreeStateLogic：TSL）

分時傳輸信號用三態(tài)門，即其輸出不僅有高電平和低電平兩種狀態(tài)，還有高阻狀態(tài)。

（1）CMOS反相器串接附加管圖2-15加附加管V′N和V′′P組成CMOS三態(tài)門a）電路b）邏輯符號65

（2）CMOS反相器輸出接雙向模擬開關(guān)

圖2-16反相器輸出接雙向模擬開關(guān)組成CMOS三態(tài)門a）電路b）邏輯符號66（3）增加附加管和CMOS門電路

圖2-17加附加管VP′和或非門組成CMOS三態(tài)門

a）電路b）邏輯符號672.2.5CMOS三態(tài)門的應用

1.構(gòu)成總線傳輸系統(tǒng)

2.接成雙向傳輸門

圖2-18CMOS三態(tài)門的應用a）用于數(shù)據(jù)傳輸總線b）組成單一數(shù)據(jù)雙向傳輸門683.用于數(shù)據(jù)雙向傳輸圖2-19三態(tài)輸出4總線緩沖器用于兩個數(shù)據(jù)的雙向傳輸電路692.2.6CMOS邏輯門的重要技術(shù)參數(shù)

1.高、低電壓值

輸出高電平電壓UOH，UOH(min)＝VDD－0.1V；

輸出低電平電壓UOL，UOL(max)＝0.1V；

輸入高電平電壓UIH，UIH(min)＝70%VDD；

輸入低電平電壓UIL，UIL(max)＝30%VDD；

閾值電壓UTH＝50%VDD。70

2.噪聲容限

UNH＝UOH－UIH

UNL＝UIL－UOL

圖2-20噪聲容限圖解713.扇入數(shù)和扇出數(shù)

（1）扇入數(shù)

CMOS門電路的扇入數(shù)取決于其輸入端數(shù)。例如一個3輸入端的CMOS與非門，它的扇入數(shù)N

I＝3。

（2）扇出數(shù)

是指在正常情況下，所允許帶同類門的最大數(shù)目。

1）拉電流工作情況

2）灌電流工作情況

72圖2-21扇出數(shù)的計算a）拉電流負載b）灌電流負載734.傳輸延遲時間

tPD＝（tPLH＋tPHL）/2

圖2-22CMOS門電路的傳輸延遲波形74*5.功耗

靜態(tài)功耗指的是電路輸出無狀態(tài)轉(zhuǎn)換時的功耗，即門電路靜態(tài)且空載時電源總電流IDD與電源電壓＋VDD之乘積。當輸出為低電平時的功耗稱為空載導通功耗PON；當輸出為高電平時的功耗稱為截止功耗POFF，PON總比POFF大。

*6.延時-功耗積

DP＝tPDPD752.3TTL邏輯門電路

2.3.1TTL與非門電路結(jié)構(gòu)和工作原理

1.電路結(jié)構(gòu)

圖2-23CT74通用系列兩輸入端與非門

a）電路圖b）邏輯符號762.工作原理

1）當兩輸入電壓uA和uB中至少有一個為0.3V時，

UB1＝(0.3＋0.7)V＝1.0V

輸出電壓為

uF≈＋VCC－UBE4－UD3＝(5－0.7－0.7)V＝3.6V

2）當兩個輸入端全加高電平，uA＝uB＝3.6V時，

UB1＝UBC1＋UBE2＋UBE3＝(0.7＋0.7＋0.7)V＝2.1V

UC2＝UCES2＋UBE3＝(0.3＋0.7)V＝1.0V

即

F＝77

*3.

其他幾種系列的TTL與非門

（1）CT74H高速系列

圖2-24CT74H高速系列兩輸入端與非門電路78

（2）CT74S肖特基系列

圖2-25CT74S肖特基系列兩輸入端與非門電路79圖2-26帶有肖特基二極管的BJT

a）電路連接方式b）圖形符號80

（3）CT74LS低功耗肖特基系列

圖2-27CT74LS低功耗肖特基系列兩輸入端與非門電路81

2.3.2TTL或非門

圖2-28TTL或非門

a）電路圖b）邏輯符號82

2.3.3TTL系列門電路的技術(shù)參數(shù)

1.

電壓傳輸特性

傳輸特性分為4個區(qū)段。

圖2-29TTL與非門的電壓傳輸特性

a）傳輸特性b）接成TTL與門進行測試（1）AB段當uI＜0.6V時，為截止區(qū)。

（2）BC段當0.6V＜uI＜1.3V時，0.7V＜uC1＜1.4V，為線性區(qū)。

（3）CD段當1.3V＜uI＜1.4V時，CD段為轉(zhuǎn)折區(qū)，理想TTL門的閾值電壓UTH≈1.4V。

（4）DE段當uI大于1.4V以后，為飽和區(qū)。832.輸入負載特性

URI≈RI(VCC－UBE1)/(R1＋RI)

圖2-30CT74系列與非門輸入負載特性

a）測試電路b）輸入負載特性曲線84定義如下：

①將保證與非門輸出為標準低電平所允許的RI的最小阻值，稱為開門電阻RON；

②將保證與非門輸出高電平標準值的90%，且URI不得大于最大輸入低電平UILmax所允許的RI的最大阻值，稱為關(guān)門電阻ROFF。

CT74系列TTL與非門，實測結(jié)果為RON≈2.0kΩ，ROFF≈0.91kΩ。853.輸入和輸出的高、低電壓值

輸出高電壓UOH＝uO(A)≈3.6V；

輸出低電壓UOL＝UCES3≈0.3V；

輸入低電壓UIL＝uI(B)≈0.4V；

輸入高電壓UIH＝uI(D)≈1.4V≈UTH。864.TTL系列門技術(shù)參數(shù)的比較

幾種TTL系列門技術(shù)參數(shù)比較87例2-1

針對圖2-31所示的兩個CT74通用系列TTL邏輯門電路，分別討論它們的輸出電壓值各約為多少伏？

解：（1）其輸出電壓約為3.6V。

（2）其輸出電壓值約為0.3V。圖2-31例2-1的兩個邏輯門電路88

例2-2

分析圖2-32所示的各TTL門電路的輸出狀態(tài)如何？若這些門電路為CMOS產(chǎn)品，則輸出狀態(tài)又怎樣？

解：（1）與非門輸出為“0”。

（2）兩個與非門的輸出均為“1”。892.3.4TTL集電極開路門和三態(tài)門

1.集電極開路門（OC門）

圖2-34OC門結(jié)構(gòu)及其邏輯符號

a）OC門內(nèi)部電路b）邏輯符號90圖2-36計算OC門負載電阻RL的電路a）求RL(max)用圖b）求RL(min)用圖91*（1）求負載電阻的最大值RL(max)

UOH＝VCC－IRLRL＝VCC－(nIOH＋mIIH)RL

則

*（2）求負載電阻的最小值RL(min)

負載電阻RL的取值范圍為

RL(min)＜RL＜RL(max)

922.TTL三態(tài)輸出門

（1）TTL三態(tài)門（高電平有效）

圖2-38TTL三態(tài)門（高電平有效）

a）電路圖b）邏輯符號93（2）TTL三態(tài)門（低電平有效）

圖2-39TTL三態(tài)門（低電平有效）

a）電路圖b）邏輯符號942.5BiCMOS門電路

2.5.1BiCMOS反相器

圖2-42基本BiCMOS反相器電路95

2.5.2其他的BiCMOS門電路

圖