數(shù)字信號(hào)處理課程設(shè)計(jì)-基于-DSP的頻譜分析系統(tǒng)設(shè)計(jì)

河南理工大學(xué)《數(shù)字信號(hào)處理》課程設(shè)計(jì)報(bào)告題目：基于DSP的頻譜分析系統(tǒng)設(shè)計(jì)學(xué)院：電氣學(xué)院班別：姓名：學(xué)號(hào)：指導(dǎo)老師：2013年目錄1摘要 32概述……………….42．1頻譜分析儀開展概述42．2頻譜分析儀工作原理………………..42．2．1模擬式頻譜分析儀…………..42．2．2數(shù)字式頻譜分析儀…………..43總體設(shè)計(jì) 63.0系統(tǒng)結(jié)構(gòu)流程圖： 63.1雙CPU方案 73.2主從設(shè)備接口 83.3軟件設(shè)計(jì)思路 ..94各功能模塊設(shè)計(jì) 104.1硬件設(shè)計(jì) 104TMS320C5402結(jié)構(gòu)功能： 104電源產(chǎn)生電路設(shè)計(jì) 104復(fù)位電路設(shè)計(jì) 114Ｄ／Ａ轉(zhuǎn)換設(shè)計(jì)： 124.1.5電平轉(zhuǎn)換電路的設(shè)計(jì)： 124時(shí)鐘電路設(shè)計(jì)： 134接口電路設(shè)計(jì): 164系統(tǒng)電路 174.2頻譜分析系統(tǒng)的軟件設(shè)計(jì)： 184軟件設(shè)計(jì)思路： 174采樣： 184算法過程： 184FFT頻譜分析系統(tǒng)原理圖： 19系統(tǒng)程序運(yùn)行流程圖…………..……205實(shí)驗(yàn)結(jié)果……………………….216總結(jié) 25參考文獻(xiàn) 261摘要頻譜分析是受到廣泛應(yīng)用的一種測(cè)試手段。信號(hào)采集與處理技術(shù)和計(jì)算機(jī)技術(shù)的不斷開展，促進(jìn)了頻譜分析儀的普及，它已成為從事電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的一種常用儀器。目前頻譜分析儀正在向高分辨率、大動(dòng)態(tài)范圍、高靈敏度、數(shù)字顯示、以及數(shù)字存儲(chǔ)和高可靠性的方向開展。本文對(duì)頻譜分析儀的總體設(shè)計(jì)方案、硬件電路、軟件程序、性能測(cè)試等幾個(gè)方面進(jìn)行了詳細(xì)討論，說明了基于數(shù)字式快速傅里葉變換的頻譜分析儀的實(shí)現(xiàn)原理。對(duì)硬件電路的設(shè)計(jì)，介紹了所采用的主要芯片的特性與使用方法；對(duì)軟件程序的設(shè)計(jì)，詳細(xì)說明了實(shí)數(shù)FFT算法的程序?qū)崿F(xiàn)。本文設(shè)計(jì)了一種基于DSP的頻譜分析系統(tǒng)，該系統(tǒng)以TI公司的DSP芯片TMS320VC5402作為數(shù)據(jù)處理核心，以AT89S52為事務(wù)處理核心，組成了具有數(shù)據(jù)采集、實(shí)時(shí)數(shù)據(jù)處理和頻譜顯示功能的硬件平臺(tái)，在此根底上應(yīng)用FFT技術(shù)，形成數(shù)字化的頻譜分析系統(tǒng)。實(shí)驗(yàn)結(jié)果說明：該系統(tǒng)能對(duì)頻率在0～32kHz范圍內(nèi)的信號(hào)較好地完成頻譜分析。關(guān)鍵詞：TMS320VC5402AT89S52頻譜分析快速傅里葉變換AbstractRealisthespectrumoftheestimatedsignalpowerspectrumiswidelyusedinradar,sonar,communications,geologicalexploration,astronomy,biomedicalengineeringandotherfields.BeforetheadventofDSPchipsinthespectrumanalysismethodistorelyonimplementationofanalogfiltering,digitalsignalprocessingtechnologyforthespectrumanalysisprovidesanewsolution.ThispaperpresentsaDSP-basedspectrumanalysissystem,thesystemtoTI'sDSPchipTMS320VC5402asadataprocessingcoretoAT89S52fortransactionprocessingcore,formedwiththedataacquisition,real-timedataprocessingandspectraldisplayofthehardwareplatform,Onthisbasis,theapplicationofFFTtechniques,theformationofthedigitalspectrumanalysissystem.Theresultsshowthat:thesystemcaninthefrequencyrangeof0~32kHzsignalspectrumanalysisdonebetter.

Keywords:TMS320VC5402AT89S52FFTspectrumanalysis

2概述近年來，通信技術(shù)的開展日新月異，頻譜分析是通信技術(shù)開展中受到廣泛應(yīng)用的一種測(cè)試手段。本章是對(duì)頻譜分析儀的工作原理、開展?fàn)顩r等進(jìn)行了總結(jié)，并給出了本文中所設(shè)計(jì)的頻譜分析儀的實(shí)現(xiàn)方案和軟件流程，并對(duì)每章的內(nèi)容安排作了說明。2．1頻譜分析儀開展概述頻譜分析儀被譽(yù)為射頻領(lǐng)域的示波器，是從事電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的常用工具。頻譜分析儀從工作原理上可分為模擬式與數(shù)字式兩大類。模擬式頻譜儀是以模擬濾波器為根底的，也被稱為傳統(tǒng)頻譜分析儀：數(shù)字式頻譜儀是以數(shù)字濾波器或快速傅里葉變換為根底的，也被稱為現(xiàn)代頻譜分析儀。隨著信號(hào)處理技術(shù)和計(jì)算機(jī)技術(shù)的不斷開展，促進(jìn)了頻譜分析儀的快速開展。目前頻譜分析儀正在向高分辨率、大動(dòng)態(tài)范圍、高靈敏度、數(shù)字顯示、乃至數(shù)字存儲(chǔ)和高可靠性的方向開展。國(guó)外頻譜分析儀技術(shù)的開展迅速，高性能的頻譜分析儀被不斷地推出，并且以頻譜分析儀為根底，不斷擴(kuò)展其功能。2009年9月16日，全球領(lǐng)先的測(cè)試、測(cè)量和監(jiān)測(cè)儀器提供商一泰克公司宣布，新增了RSA6120A頻譜分析儀，將RSA6000系列業(yè)內(nèi)領(lǐng)先的強(qiáng)大功能擴(kuò)展到20GHz，使設(shè)計(jì)人員能夠在整個(gè)Ku2．2頻譜分析儀工作原理2．2．1模擬式頻譜分析儀基于DSP的頻譜分析及顯示系統(tǒng)設(shè)計(jì)根據(jù)濾波器的實(shí)現(xiàn)形式，模擬式頻譜分析儀采用的濾波方式有以下幾種t并行濾波法：輸入信號(hào)經(jīng)放大后送入一組帶通濾波器(BPF)，這些濾波器的中心頻率是固定的，并按分辨率的要求依次增大，在這些濾波器的輸出端分別接有檢波器和相應(yīng)的檢測(cè)指示儀器。這種方法的優(yōu)點(diǎn)是各頻率分量被實(shí)時(shí)地同時(shí)檢測(cè)出來，缺點(diǎn)是結(jié)構(gòu)復(fù)雜、本錢高。順序?yàn)V波法：原理與并行濾波法相同，通過各路濾波器后電子開關(guān)輪流共用檢波、放大及顯示器，但這樣就不能做實(shí)時(shí)分析?？烧{(diào)濾波法：采用中心頻率可調(diào)的濾波器，電路得到大大了簡(jiǎn)化。然而可調(diào)濾波器的通帶難以做得很窄，其可調(diào)范圍也難以做得很寬，而且在調(diào)諧范圍內(nèi)難以保持恒定不變的濾波特性，因此只適用于窄帶頻譜分析。掃頻外差法是最成功的一種方法。以上三種方法都是通過改變?yōu)V波器來得到頻譜，而掃頻外差法那么是將頻譜逐個(gè)移進(jìn)中心頻率不變的濾波器。窄帶濾波器的中心頻率是不變的，被測(cè)信號(hào)與掃頻的本機(jī)振蕩器混頻，將被測(cè)信號(hào)各頻譜分量逐個(gè)地移進(jìn)窄帶帶通濾波器，然后與掃描鋸齒波信號(hào)同步地加在示波管上顯示出來。2．2．2數(shù)字式頻譜分析儀實(shí)現(xiàn)數(shù)字式頻譜分析儀主要有兩種方法，一種方法是模仿模擬式頻譜分析的數(shù)字濾波法；另一種方法是快速傅立葉分析法。其中數(shù)字濾波法是仿照模擬頻譜分析儀，用數(shù)字濾波器代替模擬濾波器。在圖中，為了數(shù)字化，在濾波器的前面參加了取樣保持電路和模／數(shù)轉(zhuǎn)換器(ADC)；數(shù)字濾波器的中心頻率可以由控制／時(shí)基電路進(jìn)行調(diào)整改變。圖2．2.2數(shù)字濾波式頻譜分析儀的原理數(shù)字濾波的主要功能是對(duì)數(shù)字信號(hào)進(jìn)行過濾處理。由于輸入／輸出都是數(shù)字序列，所以數(shù)字濾波實(shí)際上是一個(gè)對(duì)數(shù)字序列進(jìn)行運(yùn)算50n-r_的過程。與模濾波器相比它具有濾波特性好、可靠性高、體積小、重量輕、便于大規(guī)模生產(chǎn)等優(yōu)點(diǎn)。快速傅里葉分析法是一種軟件計(jì)算法。當(dāng)知道被測(cè)信號(hào)火力的取樣值五，那么可以用計(jì)算機(jī)按快速傅里葉變換的計(jì)算方法求出．，力的頻譜。現(xiàn)已有專門的FFT計(jì)算器，將它與數(shù)據(jù)采集和顯示電路相配合，就可以組成頻譜分析儀。在圖．3中，低通濾波器、取樣電路、A／D轉(zhuǎn)換器和存儲(chǔ)器等組成數(shù)據(jù)采集系統(tǒng)，它將被測(cè)信號(hào)轉(zhuǎn)換成數(shù)字量，送入FFT計(jì)算器中按快速傅里葉變換計(jì)算方法，計(jì)算出被測(cè)信號(hào)的頻譜，并顯示在顯示器上。圖2.2·3快速傅里葉變換頻譜分析儀的原理通常采用DSP來完成FFT的頻譜分析功能，在速度上明顯超過傳統(tǒng)的模擬式頻譜分析儀，能夠進(jìn)行實(shí)時(shí)頻譜分析。這里實(shí)時(shí)頻譜分析可以對(duì)信號(hào)進(jìn)行實(shí)時(shí)測(cè)試，可以在時(shí)域、頻域、調(diào)制域和碼域等多域內(nèi)，同時(shí)對(duì)信號(hào)的指標(biāo)進(jìn)行全景式的觀察、監(jiān)測(cè)和分析。3總體設(shè)計(jì)設(shè)計(jì)了一種基于DSP的頻譜分析系統(tǒng)，該系統(tǒng)以TI公司的DSP芯片TMS320VC5402作為數(shù)據(jù)處理核心，以AT89S52為事務(wù)處理核心，組成了具有數(shù)據(jù)采集、實(shí)時(shí)數(shù)據(jù)處理和頻譜顯示功能的硬件平臺(tái)，在此根底上應(yīng)用FFT技術(shù)，形成數(shù)字化的頻譜分析系統(tǒng)。3.0系統(tǒng)結(jié)構(gòu)流程圖：采用TI公司的DSP芯片TMS320VC5402，還有電源芯片TPS76D318，AD轉(zhuǎn)換TLV1544和DA轉(zhuǎn)換TL7528，電平轉(zhuǎn)換芯片74LVCl6245A等構(gòu)成的頻譜分析系統(tǒng)的硬件結(jié)構(gòu)。結(jié)構(gòu)圖如下圖：圖系統(tǒng)結(jié)構(gòu)圖3.1雙CPU方案本系統(tǒng)是基于TI公司16位定點(diǎn)數(shù)字信號(hào)處理芯片TMS320VC5402的頻譜分析系統(tǒng)，其硬件系統(tǒng)結(jié)構(gòu)圖如下圖，它包含DSP和單片機(jī)兩個(gè)子系統(tǒng)，右側(cè)實(shí)框?yàn)镈SP子系統(tǒng)，用來做數(shù)據(jù)處理，左側(cè)實(shí)框?yàn)閱纹瑱C(jī)子系統(tǒng)，用來做事務(wù)處理。采取這種雙CPU方案原因有二：一、TMS320VC5402是具有特殊結(jié)構(gòu)的微處理器，具有一系列和數(shù)字信號(hào)處理相適應(yīng)的特點(diǎn)，比方：具有數(shù)據(jù)總線和程序總線別離的改良型哈佛結(jié)構(gòu)；采用6重流水線結(jié)構(gòu)，可并行處理多條指令；并具有單周期完成乘法的硬件乘法器以及一套適合數(shù)字信號(hào)處理的指令集等等；如此這些特點(diǎn)都說明TMS320VC5402具有高速的數(shù)據(jù)運(yùn)算能力，是運(yùn)算密集型的器件；二、單片機(jī)強(qiáng)調(diào)控制和事務(wù)處理功能，是事務(wù)密集型的器件。我們正是利用這兩種芯片的不同特點(diǎn)。使其揚(yáng)長(zhǎng)避短，各司其職，高效地完成頻譜分析的任務(wù)。TMS320VC5402子系統(tǒng)作為從設(shè)備，完成采樣、計(jì)算等功能；單片機(jī)子系統(tǒng)作為主設(shè)備，完成控制和顯示。單片機(jī)選擇的是MCS-51系列的AT89C51。圖雙CPU結(jié)構(gòu)圖3.2主從設(shè)備接口主從設(shè)備之間要以一定的方式接口，來進(jìn)行數(shù)據(jù)通信。本系統(tǒng)采用的是DSP芯片中為了滿足DSP與其它的微處理器接口而專門設(shè)計(jì)的HPI接口(HOSTPORTINTERFACE，主機(jī)接口TMS320VC5402的HPI是一個(gè)8位(HD0～HD7)的連接DSP與主機(jī)設(shè)備或主處理器的并行接口，信息在TMS320VC5402與主機(jī)間通過TMS320VC5402的片內(nèi)存儲(chǔ)器進(jìn)行交換，整個(gè)片內(nèi)RAM都可以作為HPI的存儲(chǔ)器。HPIA地址存放器只能由主機(jī)直接訪問，存放當(dāng)前尋址的存儲(chǔ)器的地址；HPlD數(shù)據(jù)鎖存器只能由主機(jī)直接訪問，存放當(dāng)前要寫入或讀出的數(shù)據(jù)；HPIC控制存放器可以被主機(jī)和C5402共同訪問。HPI本身的硬件中斷邏輯可以完成主從設(shè)備之間的握手，主機(jī)通過置HPIC中的特定位產(chǎn)生DSP中斷，同樣DSP通過HINT引腳對(duì)主機(jī)產(chǎn)生中斷HRDY引腳用于自動(dòng)調(diào)節(jié)主機(jī)訪問HPI的速度，使慢速外部主機(jī)與DSP能很好地匹配。由于DSP和單片機(jī)之間的電平不匹配，故需要進(jìn)行接口電路的電平轉(zhuǎn)換，如果引腳數(shù)量少，可以直接用三極管電阻來轉(zhuǎn)換，本系統(tǒng)中由于涉及到的引腳較多，所以選用PHILIP公司出品的74LVCl6245A芯片來進(jìn)行電f轉(zhuǎn)換。74LVCl6245A是一個(gè)T作電壓在2．7伏到3．6伏的雙向收發(fā)器，可以用做兩個(gè)八位的或是一個(gè)十六位的收發(fā)器，它可以接收高達(dá)5．5V的高電平，而輸出的高電平可以到達(dá)3．3V左右，正適合TMS320VC5402與3．3V左右，正適合TMS320VC5402與AT89C51之間的電平轉(zhuǎn)換。本系統(tǒng)TMS320VC5402與AT89C51之間通過74LV1．3A／D轉(zhuǎn)換因?yàn)門MS320VC5402內(nèi)部沒有集成A／D，因此在數(shù)據(jù)采集時(shí)需要使用A／D轉(zhuǎn)換芯片。為了充分利用C5402所提供的多通道緩沖串13資源，簡(jiǎn)化系統(tǒng)設(shè)計(jì)，本系統(tǒng)使用了，I'I公司的高速串行模數(shù)轉(zhuǎn)換芯片TLC320AD50C，該芯片是一種Σ一△型、具有許多優(yōu)良特性的模擬接口電路芯片，該芯片廣泛適用于各種電路，尤其是應(yīng)用在DSP領(lǐng)域中。TLC320AD50C與TMS320VC5402是以串行外嗣設(shè)備接口SPI(serialperipheralinterface)B11同步串行接口方式連接的。TLC320AD50CT作在主機(jī)模式(M／S=0，提供SCLK(數(shù)據(jù)移位時(shí)鐘)和rs(幀同步脈沖)。TMS320VC5402工作于SPI方式的從機(jī)模式。通過存放器設(shè)置，將TMS320C5402的FSX、FSR、CLKR、CLKX配置為外部輸人，TLC320AD50C的SCLK配置為內(nèi)部產(chǎn)生。這樣數(shù)據(jù)接收，發(fā)送幀同步信號(hào)、移位時(shí)鐘信號(hào)均由TLC320AD50C產(chǎn)生。串行口的接收，發(fā)送過程受TLC320AD50C的控制。TLC320AD50C芯片的采樣頻率可以通過串口編程來得到，采樣率fs=MCLK／(128*N)或MCLK／(512+N)淇中N為控制存放器4巾的4-6位所沒，MCLK為輸入主時(shí)鐘)，這就使得采樣頻率方便可調(diào)。在電源方面TLC320AD50C可以Cl6245A可以根據(jù)DSP的電源特性選擇3．3V或5V的數(shù)字電壓，以實(shí)現(xiàn)管腳的直接連接。本系統(tǒng)中，TLC320AD50C與TMS320VC5402的McBSP多通道緩沖串口相連，連接圖如圖3.2所示。圖3.2串口接線圖3.3軟件設(shè)計(jì)思路軟件設(shè)計(jì)局部主要包含系統(tǒng)初始化，ＡＤ采集，ＦＦＴ變換，F(xiàn)FT信號(hào)分析，ＤＡ轉(zhuǎn)換，結(jié)構(gòu)顯示和上傳。系統(tǒng)上電，進(jìn)入main〔〕函數(shù)后首先進(jìn)行系統(tǒng)的初始化，包括系統(tǒng)時(shí)鐘初始化，外設(shè)中斷向量表初始化等等。4各功能模塊設(shè)計(jì)4.1硬件設(shè)計(jì)4.1.1TMS320C5402結(jié)構(gòu)功能：TMS320C5402是TI公司推出的新一代16位定點(diǎn)DSP產(chǎn)品,它采用修正的哈佛結(jié)構(gòu),片內(nèi)集成8條總線(1條程序存儲(chǔ)器總線、3條數(shù)據(jù)存儲(chǔ)器總線和4條地址總線)、在片存儲(chǔ)器和在片復(fù)用設(shè)。速度由30～532MIPS不等.TMS320C5402主要特點(diǎn):·1個(gè)40位的算術(shù)邏輯單元,2個(gè)40位的累加器,2個(gè)40位的專用加法器,1個(gè)17×17的并行乘法器,1個(gè)40位的桶形移位器。8個(gè)輔助存放器和1個(gè)軟件棧。·內(nèi)部集成Viterbi加速器,用于提高Viterbi編譯碼的速度?！た晒ぷ髟谌N低功耗方式(IDLE1、I2DLE2、IDLE3)。1192KWORD尋址空間(64KW程序空間、64KW數(shù)據(jù)空間、64KWI/O空間),某些型號(hào)的程序空間可擴(kuò)展到8MWORD?！て瑑?nèi)存儲(chǔ)區(qū)可靈活配置為程序/數(shù)據(jù)存儲(chǔ)器?！ざ喾N復(fù)用外設(shè);McBSP、HPI、GPIOTDM、DMA、Timer、PLL?！るp電源供電,提供PGE和BGA兩種形式的封裝。TMS320VC5402,最高頻率100MHz,性價(jià)比高。它含4K×16bit片內(nèi)ROM、16K×16bit片內(nèi)DARAM、6個(gè)DMA通道、2個(gè)McBSP、2個(gè)Timer,外部程序空間可擴(kuò)展到1M×16bit。對(duì)于片外數(shù)據(jù)空間一般建議選用高速SRAM,盡量減少DSP的等待周期。用戶程序一般在上電時(shí)從外部ROM加載到片內(nèi)RAM區(qū)運(yùn)行。程序存儲(chǔ)器FlashRom:256K×16；一片數(shù)據(jù)存儲(chǔ)器SRAM:64K×16一片；可編程邏輯器件CPLD:一片。4電源產(chǎn)生電路設(shè)計(jì)由于TMS320VC5402核電壓為1.8V，端口電壓為3.3V，外圍器件為5V，其它器件的提供電壓在3.3V.TI公司的電源TPS76D318是一個(gè)雙輸出電壓為別離電源，可以由5V產(chǎn)生3.3V和1.8V的電壓輸出，最大輸出電流為1A，可以滿足要求。該器件具有快速瞬態(tài)響應(yīng)和超低85uA典型靜態(tài)電流，熱關(guān)斷保護(hù)的每一個(gè)調(diào)節(jié)，有個(gè)28引腳。電路連接圖4如下。圖4電源芯片電路4復(fù)位電路設(shè)計(jì)系統(tǒng)上電時(shí)可自動(dòng)復(fù)位，但是為了防止系統(tǒng)受到外界干擾或電源波動(dòng)時(shí)出現(xiàn)死機(jī)現(xiàn)象，還專門加了外部RESET，主要使用了兩個(gè)施密特觸發(fā)器74ＬＳ１４。電路連接圖如下。圖復(fù)位電路4Ｄ／Ａ轉(zhuǎn)換設(shè)計(jì)：因?yàn)镃5402內(nèi)部沒有A／D轉(zhuǎn)換功能，因此在數(shù)據(jù)采集時(shí)需要使用A／D轉(zhuǎn)換芯片。為了充分利用C5402所提供的多通緩沖串口資源，我們采用TI公司生產(chǎn)的CMOS型10b模數(shù)芯片TLV1544。其內(nèi)部采用開關(guān)電容逐次近似來得到模數(shù)轉(zhuǎn)換結(jié)果。芯片有4路模擬信號(hào)輸入通道,通過芯片內(nèi)部參數(shù)設(shè)置選擇不同通道輸入,進(jìn)行A/D轉(zhuǎn)換輸出。TMS320VC5402是TI公司生產(chǎn)的具有很高性價(jià)比的定點(diǎn)DSP。他有2個(gè)多通道緩沖串口(McBSP),設(shè)計(jì)中使用McBSP0完成配置TLV1544以及接收轉(zhuǎn)換好的數(shù)字信號(hào)。接口原理圖如下圖。圖TLV155接口原理圖TLV1544的INVCLK,CSTART接高電平,輸入/輸出時(shí)鐘不翻轉(zhuǎn)且采樣/轉(zhuǎn)換考試控制功能不使用。TMS320VC5402的XF引腳提供TLV1544的片選信號(hào)。TLV1544的EOC觸發(fā)DSP的外部0中斷,轉(zhuǎn)換結(jié)束通過中斷接收轉(zhuǎn)換好的數(shù)據(jù)。TLV1544與TMS320VC5402通過串行口連接,此時(shí),A／D轉(zhuǎn)換芯片作為從設(shè)備,DSP提供幀同步和輸入/輸出時(shí)鐘信號(hào)。4.1.5電平轉(zhuǎn)換電路的設(shè)計(jì)：主機(jī)接口(HPI)是TMS320C5402定部具有的一種接口部件，主要用于DSP芯片與其它總線或CPU進(jìn)行通信。HPI接口通過控制存放器(HPIC)、地址存放器(HPIA)、數(shù)據(jù)所存器(HPI內(nèi)存塊實(shí)現(xiàn)與主機(jī)通信。其主要特點(diǎn)有：接口所需外圍硬件芯片很少；HPI單元允許芯片直接利用一個(gè)或兩個(gè)數(shù)據(jù)選通信號(hào)、一個(gè)獨(dú)立或復(fù)用的數(shù)據(jù)總線接到為控制單元MCU上；主機(jī)和DSP芯片可獨(dú)立地對(duì)HPI接口操作；主機(jī)和DSP芯片握手可通過終端方式來完成。主機(jī)還可以通過HPI接口裝載DSP應(yīng)用程序、接受DSP運(yùn)行結(jié)果或診斷DSP運(yùn)行狀態(tài)。HPI為DSP芯片的接口開發(fā)提供了一種極為方便的途徑。DSP芯片中的HPl分為HPI一8和HPI一16針對(duì)具有8位和16位數(shù)據(jù)線的單片機(jī)。每一種又分為標(biāo)準(zhǔn)型和增強(qiáng)型。其區(qū)別在于標(biāo)準(zhǔn)型只可以訪問固定的地址空間，而增強(qiáng)型可以訪問整個(gè)DSP的片內(nèi)存儲(chǔ)器。由于TMS320VC540和AT89S52單片機(jī)之間的電平不匹配，故需要進(jìn)行接口電路的電平轉(zhuǎn)換，如果引腳數(shù)量少，可以直接用三極管電阻來轉(zhuǎn)換，本系統(tǒng)中由于涉及到的引腳較多，所以選用PHILIP公司出品的74LVCl6245A芯片來進(jìn)行電平轉(zhuǎn)換。74LVCl6245A是一個(gè)工作電壓在2.7伏到3．6伏的雙向收發(fā)器，可以用做兩個(gè)八位的或是一個(gè)十六位的收發(fā)器，它可以接收高達(dá)5．5V的高電平，而輸出的高電平可以到達(dá)3．3V左右，正適合TMS320VC540與AT89S52之間的電平轉(zhuǎn)換。電路接線如下圖。圖74LVCl6245A與AT89S52的接口電路4.1.6時(shí)鐘電路設(shè)計(jì)：時(shí)鐘是一個(gè)系統(tǒng)的核心，時(shí)鐘信號(hào)的好壞直接決定了系統(tǒng)的穩(wěn)定性，TMS320VC5402提供了內(nèi)部和外部?jī)煞N方式的時(shí)鐘發(fā)生模式。芯片的主頻為80MHz，如果直接用外頻輸入，使得外部頻率高，電路復(fù)雜，實(shí)現(xiàn)較困難。使用內(nèi)部PLL，外部時(shí)鐘頻率只需要10～20MHz，設(shè)計(jì)電路簡(jiǎn)單。TMS320VC5402時(shí)鐘引腳為X1和X2／CLKIN，圖3-9為DSP系統(tǒng)的時(shí)鐘電路圖，是無源晶振連接方式。對(duì)于晶振頻率大小的選定，DSP沒有特別的要求。因?yàn)镈SP內(nèi)部設(shè)計(jì)有鎖相環(huán)(PLL)電路，使用外部連接時(shí)鐘時(shí)，外部時(shí)鐘源頻率可以選擇得比擬低以降低噪聲。對(duì)沒有使用PLL的情況，CPU時(shí)鐘頻率是晶振頻率或外部時(shí)鐘頻率的一半。在通常的操作中，時(shí)鐘模式不能由時(shí)鐘模式引腳重新配置。在IDLE3模式中，CLKOUT設(shè)置為高電平以后，時(shí)鐘模式可以重新配置。每個(gè)器件的時(shí)鐘模式要么是選擇1模式，要么是選擇2模式。DSP有一組引腳CLKMDl-q2LKMD3，可以用來調(diào)整DSP工作頻率的上下，用軟件設(shè)置PLL系數(shù)，即可獲得所需頻率。時(shí)鐘模式設(shè)置如下表所示。本文DSP系統(tǒng)采用軟件可編程PLL，特點(diǎn)是有高度的靈活性，它包括一個(gè)用來提供各種時(shí)鐘乘數(shù)因子的時(shí)鐘標(biāo)定器、直接開放和禁止PLL的功能和一個(gè)PLL鎖存定時(shí)器，該鎖存定時(shí)器可以延遲器件PLL時(shí)鐘模式的切換，直到鎖存操作完成為止。帶有內(nèi)部的軟件可編程PLL的器件可以設(shè)置為以下兩種時(shí)鐘模式：①PLL(倍頻)模式：輸入時(shí)鐘(CI．K礬)乘以31個(gè)可能的因子中的一個(gè)因子，這些因子的取值范圍是0．25～15，它們可以通過PLL電路獲得。②DIV(分頻器)模式：輸入時(shí)鐘(CLKIN)除以2或4。當(dāng)使用DIV模式時(shí)，所有的模擬局部，包括PLL電路，都被禁止以使功耗降到最低。復(fù)位操作之后，時(shí)鐘模式即由CI，KⅧ1~CLKMD3引腳的值來確定。這三個(gè)引腳所對(duì)應(yīng)的模式由下表給出：復(fù)位時(shí)設(shè)置的時(shí)鐘方式時(shí)鐘電路如下列圖，采用16MHz無源晶振：圖DSP時(shí)鐘電路原理圖JTAG接口電路設(shè)計(jì):JTAG是基于IEEE1149.1標(biāo)準(zhǔn)的一種邊界掃描測(cè)試方式。TI公司為其大多數(shù)的DSPs產(chǎn)品都提供了JTAG端口支持,5402也不例外。結(jié)合配套的仿真軟件,可訪問DSPs的所有資源,包括片內(nèi)存放器及所有的存儲(chǔ)器,從而提供了一個(gè)實(shí)時(shí)的硬件仿真與調(diào)試環(huán)境,便于開發(fā)人員進(jìn)行系統(tǒng)軟件調(diào)試。除上述電路接口外,要使系統(tǒng)板正常地工作,還必須配置跳線和接插座等局部。其中:電源模塊接出一個(gè)插座,以便于外部電壓輸入;音頻編解碼局部需安裝話筒和揚(yáng)聲器;USB芯片要連接到USB接口插件,以實(shí)現(xiàn)與主機(jī)的交互。實(shí)用起見,所有這些插件均設(shè)置在電路板邊界局部。最后,對(duì)于系統(tǒng)中一些難以事先決定的設(shè)置引腳附近,放置上位/下拉電阻,為以后的電路更改或擴(kuò)展提供方便.通過JTAG接口，可以對(duì)C5402芯片內(nèi)部的所有結(jié)構(gòu)進(jìn)行訪問，電路接線如下圖。圖JTAG接口電路4系統(tǒng)電路頻譜分析系統(tǒng)電路接線如下圖。圖系統(tǒng)電路Pcb圖4.2頻譜分析系統(tǒng)的軟件設(shè)計(jì)：4軟件設(shè)計(jì)思路：軟件設(shè)計(jì)局部主要包含系統(tǒng)初始化，ＡＤ采集，ＦＦＴ變換，F(xiàn)FT信號(hào)分析，ＤＡ轉(zhuǎn)換，結(jié)構(gòu)顯示和上傳。系統(tǒng)上電，進(jìn)入main〔〕函數(shù)后首先進(jìn)行系統(tǒng)的初始化，包括系統(tǒng)時(shí)鐘初始化，外設(shè)中斷向量表初始化等等。4AD采樣：開始時(shí)，ＣＳ為高電平〔芯片處于非激活狀態(tài)〕，ＤＡＴＡＮ和Ｉ／ＯＣＬＫ無效，ＤＡＴＡＯＵＴ處于高阻態(tài)。當(dāng)串行口使ＣＳ變低〔激活〕，芯片開始工作，Ｉ／ＯＣＬＫ和ＤＡＴＡＮ能使ＤＡＴＡＯＵＴ不再處于高阻態(tài)。ＤＳＰ通過Ｉ／ＯＣＬＫ引腳提供輸入／輸出時(shí)鐘序列，當(dāng)由ＤＳＰ提供的幀同步脈沖到來后，芯片從ＤＡＴＡＮ接收４ｂ通道選擇地址，同時(shí)從ＤＡＴＡＯＵＴ送出的前一次轉(zhuǎn)換的結(jié)果，由ＤＳＰ串行接收。Ｉ／ＯＣＬＫ接收ＤＳＰ送出的輸入序列長(zhǎng)為１０到１６個(gè)時(shí)鐘周期。前４個(gè)有效時(shí)鐘周期，將從ＤＡＴＡＮ輸入的４ｂ輸入數(shù)據(jù)存放器，選擇所需要的模擬通道。接下來的６個(gè)時(shí)鐘周期提供模擬輸入采樣的控制時(shí)間。模擬輸入的采樣在前１０個(gè)Ｉ／Ｏ時(shí)鐘序列后停止。第１０個(gè)時(shí)鐘沿〔確切的Ｉ／Ｏ時(shí)鐘邊緣，即上升沿或下降沿，取決于操作的模式選擇〕將ＥＯＣ變低，轉(zhuǎn)換開始。TLV1544的最高采樣率可以到達(dá)３ＭＨｚ．由于采集的數(shù)據(jù)要進(jìn)行存儲(chǔ)要花費(fèi)一定ＣＰＵ時(shí)間，所以采樣率一般要控制在１Ｍ左右，采樣點(diǎn)數(shù)為５１２點(diǎn)，采樣時(shí)間為５１２／１Ｍ＝５１２ｎｓ，ＦＦＴ變換大概需要２１ｎｓ的時(shí)間，比樣本積累時(shí)間小的多，非常接近實(shí)時(shí)性，對(duì)信號(hào)要求不能大于３２０ＫＨｚ對(duì)頻率低的信號(hào)可以由軟件控制，降低采樣率，保證５１２點(diǎn)采樣一個(gè)周期．4FFT算法過程：FFT算法很多，但在定點(diǎn)ＤＳＰ上實(shí)現(xiàn)需要考慮具體的一些問題．首先要確定采樣點(diǎn)數(shù)，ＦＦＴ的點(diǎn)數(shù)與頻譜分辨率有直接關(guān)系，采樣率為ｆｓ的Ｎ點(diǎn)ＦＦＴ頻率分辨間隔為２ｆｓ／Ｎ，頻譜寬度從０到ｆｓ／２．頻率分辨間隔越小，頻率分辨率越高，對(duì)于周期信號(hào)，如果Ｎ點(diǎn)恰好包含一個(gè)或整數(shù)個(gè)周期，那么信號(hào)頻譜上將在對(duì)應(yīng)頻點(diǎn)上出現(xiàn)尖峰，否那么譜上沒有正好與信號(hào)頻率對(duì)應(yīng)的頻點(diǎn)，此頻點(diǎn)能量將分散到相鄰的頻點(diǎn)上，實(shí)際的信號(hào)包含多種頻率成分，樣點(diǎn)不可能正好是這些分量周期的整數(shù)倍，在Ｎ較小時(shí)，兩個(gè)頻率相近的分量可能在頻譜上無法分辨，而提高分辨率，增大Ｎ值，將使ＦＦＴ運(yùn)算量增加，綜合考慮實(shí)時(shí)性和分辨率，選取了Ｎ等于５１２點(diǎn)．當(dāng)Ｎ值確定后，提高采樣率將縮短采樣時(shí)間，降低頻率分辨率，得不到低頻分量的信息，因此需要根據(jù)信號(hào)的頻率范圍調(diào)整采樣時(shí)間，可以在ＡＤ采樣程序中設(shè)置采樣率在測(cè)試間采樣率定為１ｋ．4FFT頻譜分析系統(tǒng)原理圖：圖FFT頻譜分析系統(tǒng)原理圖4系統(tǒng)程序運(yùn)行流程圖：圖系統(tǒng)程序運(yùn)行流程圖在現(xiàn)場(chǎng)環(huán)境中，通過仿真器與設(shè)備PCB板相連接，在CCS環(huán)境