MOOC 計算機組成與CPU設(shè)計實驗-江蘇大學(xué) 中國大學(xué)慕課答案

MOOC計算機組成與CPU設(shè)計實驗-江蘇大學(xué)中國大學(xué)慕課答案單元測驗011、問題：RISC-V開源的是選項：A、指令集架構(gòu)B、VerilogHDL源碼C、VHDL源碼D、芯片正確答案:【指令集架構(gòu)】2、問題：FPGA設(shè)計流程的順序是____。I.設(shè)計輸入，II.邏輯綜合，III.適配，IV.生成配置文件選項：A、I.III.II.IV.B、I.II.III.IV.C、II.I.III.IV.D、III.II.I.IV.正確答案:【I.II.III.IV.】3、問題：本課程實驗使用的芯片類型屬于選項：A、ASICB、CPLDC、FPGAD、ASSP正確答案:【FPGA】4、問題：將綜合工具生成的電路文件加載到可編程芯片的過程稱為選項：A、編程B、下載C、配置D、上傳正確答案:【編程#下載#配置】5、問題：Verilog模塊的端口類型有選項：A、inputB、outputC、inoutD、tristate正確答案:【input#output#inout】6、問題：錯誤的模塊定義語句是選項：A、modulemodule_name(inputa,b,outputc);B、modulemodule_name(inputa,b,outputc)C、modulemodule_name(a,b,c);D、modulemodule_name(a,b,c)正確答案:【modulemodule_name(inputa,b,outputc)#modulemodule_name(a,b,c)】7、問題：VHDL是VerilogHDL的簡寫。選項：A、正確B、錯誤正確答案:【錯誤】8、問題：多個assign持續(xù)賦值語句是按照書寫的順序執(zhí)行的。選項：A、正確B、錯誤正確答案:【錯誤】9、問題：SystemVerilog包含了Verilog。選項：A、正確B、錯誤正確答案:【正確】10、問題：綜合是指將HDL描述轉(zhuǎn)變成門級邏輯電路。選項：A、正確B、錯誤正確答案:【正確】11、問題：VerilogHDL編譯生成的目標代碼最終被一個計算機執(zhí)行。選項：A、正確B、錯誤正確答案:【錯誤】12、問題：實驗指導(dǎo)中的代碼assignSD0=S[7:0];也可以寫成assignSD0[7:0]=S[7:0];選項：A、正確B、錯誤正確答案:【正確】13、填空題：常數(shù)5'he表示的二進制數(shù)是正確答案:【01110】14、填空題：常數(shù)6'B110011表示的二進制數(shù)是正確答案:【110011】15、填空題：用VerilogHDL實現(xiàn)S11~S8控制L11~L8亮滅的assign賦值語句是（注：不要有多余的空格）正確答案:【assignL[11:8]=S[11:8];】單元測驗021、問題：遠程實驗平臺推薦使用的瀏覽器為選項：A、谷歌瀏覽器B、火狐瀏覽器C、微軟IE瀏覽器D、其他瀏覽器正確答案:【谷歌瀏覽器】2、問題：開關(guān)S0控制的數(shù)碼管段的編號是選項：A、段aB、段bC、段cD、段dE、段eF、段fG、段gH、段h（小數(shù)點）正確答案:【段a】3、問題：開關(guān)S1控制的數(shù)碼管段的編號是選項：A、段aB、段bC、段cD、段dE、段eF、段fG、段gH、段h（小數(shù)點）正確答案:【段b】4、問題：開關(guān)S2控制的數(shù)碼管段的編號是選項：A、段aB、段bC、段cD、段dE、段eF、段fG、段gH、段h（小數(shù)點）正確答案:【段c】5、問題：開關(guān)S3控制的數(shù)碼管段的編號是選項：A、段aB、段bC、段cD、段dE、段eF、段fG、段gH、段h（小數(shù)點）正確答案:【段d】6、問題：開關(guān)S4控制的數(shù)碼管段的編號是選項：A、段aB、段bC、段cD、段dE、段eF、段fG、段gH、段h（小數(shù)點）正確答案:【段e】7、問題：開關(guān)S5控制的數(shù)碼管段的編號是選項：A、段aB、段bC、段cD、段dE、段eF、段fG、段gH、段h（小數(shù)點）正確答案:【段f】8、問題：開關(guān)S6控制的數(shù)碼管段的編號是選項：A、段aB、段bC、段cD、段dE、段eF、段fG、段gH、段h（小數(shù)點）正確答案:【段g】9、問題：開關(guān)S7控制的數(shù)碼管段的編號是選項：A、段aB、段bC、段cD、段dE、段eF、段fG、段gH、段h（小數(shù)點）正確答案:【段h（小數(shù)點）】10、問題：實驗平臺的虛擬面板和LabBoard_TOP模塊對應(yīng)的。選項：A、正確B、錯誤正確答案:【錯誤】11、問題：虛擬面板的虛擬元件是根據(jù)添加順序和HDL代碼對應(yīng)的。選項：A、正確B、錯誤正確答案:【錯誤】12、問題：虛擬實驗是以真實的硬件實驗板為基礎(chǔ)，通過軟件界面進行實驗操作。選項：A、正確B、錯誤正確答案:【正確】13、填空題：根據(jù)點亮電平的高低，你判斷遠程實驗板的數(shù)碼管是共陰極的還是共陽極的？正確答案:【共陽極】14、填空題：數(shù)碼管的段是高電平點亮還是低電平點亮？正確答案:【低電平】15、填空題：LED指示燈點亮?xí)r的驅(qū)動電平是高電平還是低電平？正確答案:【高電平】單元測驗031、問題：以下代碼描述的分別是？assignc=~(ab);assignd=(a^b)選項：A、或門，同或門B、與非門，異或門C、與門，或門D、或非門，異或門正確答案:【與非門，異或門】2、問題：VerilogHDL中在always語句塊中被賦值的信號，應(yīng)該聲明為______。選項：A、wireB、regC、inputD、output正確答案:【reg】3、問題：普通邏輯門的輸出______連接在一起；三態(tài)門的輸出______連接在一起；三態(tài)門的輸出有______種狀態(tài)，通過使能端控制，可以用于輸出到總線。選項：A、可以，可以，3B、可以，不可以，3C、不可以，可以，3D、不可以，可以，4正確答案:【不可以，可以，3】4、問題：使用持續(xù)賦值語句可以描述三態(tài)門如下：inputEn,Din;outputDout;assignDout=En？Din：1bz;當(dāng)En為1時，Dout=______,當(dāng)En為0時，Dout=______.選項：A、Din,1B、高阻態(tài)，1C、Din,高阻態(tài)D、高阻態(tài)，Din正確答案:【Din,高阻態(tài)】5、問題：多路器的功能是從多個輸入中選擇________輸出，使用持續(xù)賦值語句assignY=S?A:B;可以描述一個________選________的多路器。選項：A、一個，3，1B、?一個，2，1C、?多個，3，1D、多個，2，1正確答案:【?一個，2，1】6、問題：在VerilogHDL中，判斷a等于b的表達式應(yīng)該寫為“a______b”。選項：A、=B、！=C、D、==正確答案:【==】7、問題：語法格式｛repetition_number{expr1,expr2,...,exprN}}表示復(fù)制操作，找出與｛2｛a,b}}結(jié)果相同的表達式選項：A、{2,a,b}B、?{{a,b},{a,b}}C、{a,a,b,b}D、{a,b,a,b}正確答案:【?{{a,b},{a,b}}#{a,b,a,b}】8、問題：從下面選出4選1多路器的描述選項：A、modulelabx(output[3:0]S,outputCO,input[3:0]A,B,inputCI);assigan{CO,S[3:0]}=A+B+CI;endmoduleB、modulelabx(inputIn0,In1,In2,IN3,input[1:0]Sel,outputlogicOut);always_combcase(Sel)2'b00:Out=In0;2'b01:Out=In1;2'b10:Out=In2;2'b11:Out=In3;default:Out=1'bx;endcaseendmoduleC、modulelabx(input[3:0]In,input[1:0]Sel,outputOut);assignOut=In[Sel];endmoduleD、modulelabx(inputlogic[3:0]In,outputlogic[1:0]Out);always_combcasez(In)4’b???1:Out=2'b00;4’b??10:Out=2'b01;4’b?100:Out=2'b10;4’b1000:Out=2'b11;default:Out=2’bxx;endcaseendmodule正確答案:【modulelabx(inputIn0,In1,In2,IN3,input[1:0]Sel,outputlogicOut);always_combcase(Sel)2'b00:Out=In0;2'b01:Out=In1;2'b10:Out=In2;2'b11:Out=In3;default:Out=1'bx;endcaseendmodule#modulelabx(input[3:0]In,input[1:0]Sel,outputOut);assignOut=In[Sel];endmodule】9、問題：假設(shè)a和b是位寬為4的向量，a的值為“1010”,b的值為“0101”,那么值為“1111”的表達式是（）選項：A、~aB、abC、a|bD、a^b正確答案:【a|b#a^b】10、問題：在過程賦值語句always語句塊里賦值，稱為過程賦值，always@后面的括號里是敏感列表，如下用持續(xù)賦值語句描述了一個異或門電路，與它等價的過程賦值語句是（）inputwirea,b;outputwirec;assignc=a^b;選項：A、inputwirea,b;outputregc;always@(a,b)assignc=a^b;B、inputwirea,b;outputwirec;always@(aandb)assignc=a^b;C、inputwirea,b;outputregc;always@*assignc=a^b;D、inputwirea,b;outputlogicc;always_combassignc=a^b;正確答案:【inputwirea,b;outputregc;always@(a,b)assignc=a^b;#inputwirea,b;outputregc;always@*assignc=a^b;#inputwirea,b;outputlogicc;always_combassignc=a^b;】11、問題：?總線遵循分時共享原則，選出正確的描述。選項：A、為了實現(xiàn)總線的分時使用，三態(tài)緩沖器是實現(xiàn)總線分時使用必不可少的邏輯元件。同一時刻可以有一個部件向總線輸出數(shù)據(jù)。B、三態(tài)緩沖器像一扇阻隔邏輯部件輸出的“門”，當(dāng)輸出使能有效，三態(tài)門打開，數(shù)據(jù)輸出到總線上;當(dāng)輸出使能無效時，三態(tài)門隔斷邏輯部件的數(shù)據(jù)輸出，輸出1。C、三態(tài)緩沖器輸出高阻態(tài)時，不影響總線的狀態(tài)。D、根據(jù)本驗證結(jié)果，可以推斷出當(dāng)總線沖突時，總線的數(shù)據(jù)是“或”運算的結(jié)果。正確答案:【為了實現(xiàn)總線的分時使用，三態(tài)緩沖器是實現(xiàn)總線分時使用必不可少的邏輯元件。同一時刻可以有一個部件向總線輸出數(shù)據(jù)。#三態(tài)緩沖器輸出高阻態(tài)時，不影響總線的狀態(tài)?！?2、問題：使用遠程實驗平臺虛擬面板驗證三態(tài)門電路的功能準備好數(shù)據(jù)開關(guān)，令DATA0=001，DATA１＝010，DATA2＝100，選出正確的描述。選項：A、當(dāng)OE0=0;OE1=0;OE2=0;輸出使能無效，數(shù)據(jù)開關(guān)的值無法傳輸?shù)娇偩€，總線的值顯示為111；B、當(dāng)OE0=1;OE1=0;OE2=0;數(shù)據(jù)開關(guān)DATA0的值傳輸?shù)娇偩€，總線的值顯示為001。C、當(dāng)OE0=0;OE1=1;OE2=0;數(shù)據(jù)開關(guān)DATA1的值傳輸?shù)娇偩€，總線的值顯示為010。D、當(dāng)OE0=0;OE1=0;OE2=1;數(shù)據(jù)開關(guān)DATA2的值傳輸?shù)娇偩€，總線的值顯示為100正確答案:【當(dāng)OE0=0;OE1=0;OE2=0;輸出使能無效，數(shù)據(jù)開關(guān)的值無法傳輸?shù)娇偩€，總線的值顯示為111；#當(dāng)OE0=1;OE1=0;OE2=0;數(shù)據(jù)開關(guān)DATA0的值傳輸?shù)娇偩€，總線的值顯示為001。#當(dāng)OE0=0;OE1=1;OE2=0;數(shù)據(jù)開關(guān)DATA1的值傳輸?shù)娇偩€，總線的值顯示為010。#當(dāng)OE0=0;OE1=0;OE2=1;數(shù)據(jù)開關(guān)DATA2的值傳輸?shù)娇偩€，總線的值顯示為100】13、問題：使用遠程實驗平臺虛擬面板驗證三態(tài)門電路的功能準備好數(shù)據(jù)開關(guān)，令DATA0=001；DATA１＝010；DATA2＝100；驗證多個部件同時向總線輸出，選出錯誤的描述。選項：A、當(dāng)OE0=1;OE1=1;OE2=0;總線沖突，總線的值顯示為011。B、當(dāng)OE0=1;OE1=0;OE2=1;總線沖突，總線的值顯示為101C、當(dāng)OE0=0;OE1=1;OE2=1;總線沖突，總線的值顯示為110D、當(dāng)OE0=1;OE1=1;OE2=1;總線沖突，總線的值顯示為000正確答案:【當(dāng)OE0=1;OE1=1;OE2=0;總線沖突，總線的值顯示為011。#當(dāng)OE0=1;OE1=0;OE2=1;總線沖突，總線的值顯示為101#當(dāng)OE0=0;OE1=1;OE2=1;總線沖突，總線的值顯示為110】14、問題：使用遠程實驗平臺虛擬面板驗證2選1多路器電路的功能準備好數(shù)據(jù)開關(guān)，令DATA0=001；DATA１＝010；DATA2＝011；選項：A、當(dāng)選擇信號sel1=0,sel0=0時,電路輸出端out輸出來自DATA0的數(shù)據(jù)，OUT值顯示為001;B、當(dāng)選擇信號sel1=0,sel0=1時,電路輸出端out輸出來自DATA1，OUT值顯示為010;C、當(dāng)選擇信號sel1=1,sel0=0時,電路輸出端out輸出來自DATA2的數(shù)據(jù)，OUT值顯示為011;D、當(dāng)選擇信號sel1=1,sel0=1時,電路輸出端out輸出來自DATA2的數(shù)據(jù)，OUT值顯示為011。正確答案:【當(dāng)選擇信號sel1=0,sel0=0時,電路輸出端out輸出來自DATA0的數(shù)據(jù)，OUT值顯示為001;#當(dāng)選擇信號sel1=0,sel0=1時,電路輸出端out輸出來自DATA1，OUT值顯示為010;#當(dāng)選擇信號sel1=1,sel0=0時,電路輸出端out輸出來自DATA2的數(shù)據(jù)，OUT值顯示為011;#當(dāng)選擇信號sel1=1,sel0=1時,電路輸出端out輸出來自DATA2的數(shù)據(jù)，OUT值顯示為011。】15、問題：使用遠程實驗平臺虛擬面板驗證與或門構(gòu)成的選擇器電路功能準備好數(shù)據(jù)開關(guān)，令DATA0=001；DATA１＝010；DATA2＝100；選項：A、當(dāng)OE0=1;OE1=1;OE2=0;Out的值顯示為011；B、當(dāng)OE0=1;OE1=0;OE2=1;Out的值顯示為101；C、當(dāng)OE0=0;OE1=1;OE2=1;Out的值顯示為110；D、當(dāng)OE0=1;OE1=1;OE2=1;Out的值顯示為111。正確答案:【當(dāng)OE0=1;OE1=1;OE2=0;Out的值顯示為011；#當(dāng)OE0=1;OE1=0;OE2=1;Out的值顯示為101；#當(dāng)OE0=0;OE1=1;OE2=1;Out的值顯示為110；】16、問題：數(shù)字邏輯電路有兩大種類型，組合邏輯電路和時序邏輯電路，組合邏輯電路“沒有記憶”，輸出由輸入決定，時序邏輯電路“有記憶”，輸出不僅和當(dāng)前輸入有關(guān)，還跟以前的狀態(tài)有關(guān)。選項：A、正確B、錯誤正確答案:【正確】17、問題：assign引導(dǎo)的持續(xù)賦值語句，可以描述組合邏輯電路和時序邏輯電路選項：A、正確B、錯誤正確答案:【錯誤】18、問題：硬件描述語言多條語句之間沒有順序，是由CPU并行執(zhí)行的。選項：A、正確B、錯誤正確答案:【錯誤】19、問題：{}是拼接運算符，用于將若干個信號的某些位拼接起來，例如:wire[3:0]s;wire[4:0]d;d={1,s};選項：A、正確B、錯誤正確答案:【錯誤】20、問題：if-else語句和case語句，只能寫在always語句塊里選項：A、正確B、錯誤正確答案:【正確】21、問題：if-else和case語句都可以實現(xiàn)分支結(jié)構(gòu)，if-else語句有優(yōu)先級，生成串行結(jié)構(gòu)，延遲相等case語句描述并行結(jié)構(gòu)，電路延遲大。選項：A、正確B、錯誤正確答案:【錯誤】單元測驗041、問題：2-4譯碼器有____位輸入，____位輸出，在輸出的所有位中，只有其中1位有效，通常在計算機里用作____,有一些譯碼器設(shè)有一個和多個使能控制輸入端，又稱為片選端，用來控制允許譯碼或禁止譯碼。選項：A、2，4，地址譯碼器B、2，4，地址編碼器C、4，2，地址譯碼器D、4，2，地址編碼器正確答案:【2，4，地址譯碼器】2、問題：4-2編碼器有____位輸入，____位輸出，例如在計算機里用于響應(yīng)中斷請求的____，可以用if-else,____等語句描述。選項：A、4，2，BCD編碼器，caseB、4，2，優(yōu)先級編碼器，casezC、2，4，BCD編碼器，caseD、2，4，優(yōu)先級編碼器，case正確答案:【4，2，優(yōu)先級編碼器，casez】3、問題：描述組合邏輯的if語句應(yīng)該有else分支。選項：A、正確B、錯誤正確答案:【正確】4、問題：描述組合邏輯的case語句，可以不寫default分支。選項：A、正確B、錯誤正確答案:【錯誤】5、填空題：具有“翻譯”功能的任意編碼轉(zhuǎn)換器有時候也稱為譯碼器，這種電路能將輸入二進制代碼的各種狀態(tài)，翻譯成對應(yīng)的輸出信號。七段譯碼器是一種將輸入編碼轉(zhuǎn)換為七段數(shù)碼顯示碼輸出的編碼轉(zhuǎn)換器，寫出顯示數(shù)字2，8，P，L的段碼，例如，0的七段顯示碼為0111111，從左到右分別表示七段數(shù)碼管的g,f,e,d,c,b,a。2的七段顯示碼為______;正確答案:【1011011】6、填空題：例如，0的七段顯示碼為0111111，從左到右分別表示七段數(shù)碼管的g,f,e,d,c,b,a,8的七段顯示碼為______.正確答案:【1111111】7、填空題：例如，0的七段顯示碼為0111111，從左到右分別表示七段數(shù)碼管的g,f,e,d,c,b,a,P的七段顯示碼為______.正確答案:【1110011】8、填空題：例如，0的七段顯示碼為0111111，從左到右分別表示七段數(shù)碼管的g,f,e,d,c,b,a,L的七段顯示碼為______。正確答案:【0111000】9、填空題：用VerilogHDL參數(shù)化設(shè)計的方法描述一個SIZE位的三態(tài)緩沖器moduleBuffer#(parameterSIZE=4)(output[SIZE-1:0]Dout,input[SIZE-1:0]Din,inputEn);assignDout=En?Din:________;endmodule正確答案:【{SIZE{1'bz}}##%_YZPRLFH_%##{SIZE{1'bZ}}】10、填空題：使用名稱映射方式，將上題中的三態(tài)緩沖器Buffer在TOP模塊中進行實例化moduleTOP(output[7:0]out,input[7:0]F,inputen);Buffer#(.SIZE(____))buf(.En(____),.Din(____),.Dout(____));endmodule注意，答案之間用#隔開，例如1#en#out#F正確答案:【8#en#F#out】單元測驗051、問題：選出正確的鎖存器描述選項：A、moduleLatch(inputD,E,outputregQ);always_latchif(E)Q=D;endmoduleB、moduleLatch(inputD,E,outputregQ);always@(EorD)if(E==1)Q=D;elseQ=Q;endmoduleC、moduleLatch(inputD,E,outputregQ);always@(EorD)if(E==1)Q=D;endmoduleD、moduleLatch(inputD,E,outputregQ);always@(EorD)if(E==1)Q=D;elseQ=0;endmodule正確答案:【moduleLatch(inputD,E,outputregQ);always_latchif(E)Q=D;endmodule#moduleLatch(inputD,E,outputregQ);always@(EorD)if(E==1)Q=D;elseQ=Q;endmodule#moduleLatch(inputD,E,outputregQ);always@(EorD)if(E==1)Q=D;endmodule】2、問題：選出正確的觸發(fā)器描述選項：A、moduleD_FF(inputD,Clock,outputregQ);always@(Clock,D)Q=D;endmoduleB、moduleD_FF(inputD,Clock,outputregQ);always@(posedgeClock)Q=D;endmoduleC、moduleD_FF(inputD,Clock,outputregQ);always@(negedgeClock)Q=D;endmoduleD、moduleD_FF(inputD,Clock,outputregQ);always_ff@(posedgeClock)Q=D;endmoduleE、moduleD_FF(inputD,Clock,outputregQ);always_ffQ=D;endmodule正確答案:【moduleD_FF(inputD,Clock,outputregQ);always@(posedgeClock)Q=D;endmodule#moduleD_FF(inputD,Clock,outputregQ);always@(negedgeClock)Q=D;endmodule#moduleD_FF(inputD,Clock,outputregQ);always_ff@(posedgeClock)Q=D;endmodule】3、問題：選出正確的帶復(fù)位控制的觸發(fā)器選項：A、moduleD_FF(inputD,Clock,reset,outputregQ);always@(PosedgeClockorreset)if(reset==1)Q=0;elseQ=D;endmoduleB、moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClockorposedgereset)if(reset==1)Q=0;elseQ=D;endmoduleC、moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClockornegedgereset)if(reset==1)Q=0;elseQ=D;endmoduleD、moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClockorposedegreset)if(reset==0)Q=0;elseQ=D;endmoduleE、moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClockorreset)if(reset==1)Q=0;elseQ=D;endmoduleF、moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClock)if(reset==0)Q=0;elseQ=D;endmoduleG、moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClock)if(reset==1)Q=0;elseQ=D;endmodule正確答案:【moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClockorposedgereset)if(reset==1)Q=0;elseQ=D;endmodule#moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClock)if(reset==0)Q=0;elseQ=D;endmodule#moduleD_FF(inputD,Clock,reset,outputregQ);always@(posedgeClock)if(reset==1)Q=0;elseQ=D;endmodule】4、問題：選出具有使能控制的觸發(fā)器或寄存器的正確描述。選項：A、moduleD_ff(inputD,CLK,En,outputregQ);always@(posedgeCLK)beginif(En)Q=D;endendmoduleB、moduleD_ff(inputD,CLK,En,outputregQ);always@(posedgeCLKorposedgeEn)beginif(En)Q=0;elseQ=D;endendmoduleC、moduleD_ff(inputD,CLK,outputregQ);always@(posedgeCLK)beginQ=D;endendmoduleD、moduleD_ff(inputD,CLK,En,outputregQ);wiregateclk;assigngateclk=(EnCLK);always@(posedgeGATECLK)beginif(En)Q=D;endendmoduleE、moduleD_ff(inputCLK,load,input[3:0]D,outputreg[3:0]Q);always@(posedegCLK)beginif(load)Q=D;endendmodule正確答案:【moduleD_ff(inputD,CLK,En,outputregQ);always@(posedgeCLK)beginif(En)Q=D;endendmodule#moduleD_ff(inputCLK,load,input[3:0]D,outputreg[3:0]Q);always@(posedegCLK)beginif(load)Q=D;endendmodule】5、問題：下面兩段代碼中信號in，q1，q2和q3的初值分別為0，1，2和3，那么經(jīng)過1個時鐘周期后，always塊1中q3的值變成_________，always塊2中q3的值變成________。程序塊1always@(clk)beginq1=in;q2=q1;q3=q2;end程序塊2always@(posedgeclk)beginq1=in;q2=q1;q3=q2;end選項：A、always塊1中q3的值變成0B、always塊1中q3的值變成2C、always塊2中q3的值變成0D、always塊2中q3的值變成2正確答案:【always塊1中q3的值變成0#always塊2中q3的值變成2】6、問題：同步復(fù)位和異步復(fù)位的區(qū)別是是否需要等待時鐘只要復(fù)位信號有效，觸發(fā)器立即清零，無需等待時鐘觸發(fā)邊沿到來的是同步復(fù)位；復(fù)位信號有效，并且時鐘的有效邊沿到來時，才能清零的是異步復(fù)位。選項：A、正確B、錯誤正確答案:【錯誤】7、問題：復(fù)位通常是清零，有時候也會置1，主要是使觸發(fā)器處于一個確定的初始狀態(tài)。選項：A、正確B、錯誤正確答案:【正確】8、問題：一個語句塊內(nèi)可以同時使用阻塞賦值和非阻塞賦值。選項：A、正確B、錯誤正確答案:【錯誤】9、問題：以下描述語句得到的結(jié)果一定是a=1,b=1,c=1begina=1;b=a;c=b;end選項：A、正確B、錯誤正確答案:【錯誤】10、問題：寄存器就是觸發(fā)器，或者説是由觸發(fā)器構(gòu)成的。選項：A、正確B、錯誤正確答案:【正確】11、問題：鎖存器對脈沖電平敏感，在特定輸入脈沖電平（高電平或低電平）作用下隨輸入改變狀態(tài)；觸發(fā)器對脈沖邊沿敏感，在時間脈沖的上升沿或下降沿變化瞬間改變狀態(tài)。（考察鎖存器和觸發(fā)器的區(qū)別）選項：A、正確B、錯誤正確答案:【正確】12、問題：阻塞賦值一般用于描述電平敏感的電路，例如組合邏輯電路和鎖存器；非阻塞賦值一般用于描述邊沿敏感的電路，例如觸發(fā)器。選項：A、正確B、錯誤正確答案:【正確】13、填空題：使用遠程實驗平臺虛擬面板驗證單端口寄存器堆的功能寄存器能夠裝入數(shù)據(jù)的條件是時鐘使能信號Load為________（0/1）并且________（有/沒有）時鐘上升沿。如果Load=0，有時鐘上升沿，寄存器的內(nèi)容將________（更新/保持不變）。注意，三個填空的答案之間用#隔開，例如：0#有#更新正確答案:【1#有#保持不變】14、填空題：使用遠程實驗平臺虛擬面板驗證單端口寄存器堆的功能執(zhí)行下面的寫操作操作，給寄存器堆內(nèi)各個寄存器寫入相應(yīng)的值，完成后，寄存器R2的值應(yīng)為__________（5/6/7/8）。DINDEXLoadCLK0101001產(chǎn)生一個0110011產(chǎn)生一個0111101產(chǎn)生一個1000111產(chǎn)生一個正確答案:【7】15、填空題：使用遠程實驗平臺虛擬面板驗證單端口寄存器堆的功能讀出各個寄存器的值，比較與寫操作中保存在寄存器中的值是否一致。單端口寄存器讀操作_________（需要/不需要）等待時鐘到來。單端口寄存器_________（可以/不可以）同時寫入和讀出不同寄存器的值，因為它讀操作和寫操作地址端口index是________（獨立的/共用的）。注意，三個填空的答案之間用#隔開。正確答案:【不需要#不可以#共用的】16、填空題：使用遠程實驗平臺虛擬面板驗證三端口寄存器堆的功能執(zhí)行下面的寫操作操作，給寄存器堆內(nèi)各個寄存器寫入相應(yīng)的值，完成后，讀出各個寄存器的值，比較與寫操作中保存在寄存器中的值是否一致，寄存器R3的值應(yīng)為__________（5/6/7/8）。DWAWECLK0101001產(chǎn)生一個0110011產(chǎn)生一個0111101產(chǎn)生一個1000111產(chǎn)生一個正確答案:【8】17、填空題：使用遠程實驗平臺虛擬面板驗證三端口寄存器堆的功能三端口寄存器讀操作的地址端口是________（WA/RA），寫操作的地址端口是________（WA/RA），即讀操作的和寫操作的地址端口WE是_________（獨立的/共用的）。注意，三個填空的答案之間用#隔開，例如：0#有#更新正確答案:【RA#WA#獨立的】18、填空題：使用遠程實驗平臺虛擬面板驗證三端口寄存器堆的功能該三端口寄存器_________（可以/不可以）在寫入_________（1/2）個寄存器的同時讀出__________（1/2）個寄存器的值。正確答案:【可以#1#2】單元測驗061、問題：選出右移移位寄存器選項：A、moduleShifter(inputDsi,inputCLK,outputreg[3:0]Q);always@(posedegclk)beginQ[3]=Dsi;Q[2]=Q[3];Q[1]=Q[2];Q[0]=Q[1];endendmoduleB、moduleShifter(inputDsi,inputCLK,outputreg[3:0]Q);always@(posedegclk)beginQ[3]=Q[2];Q[2]=Q[1];Q[1]=Q[0];Q[0]=Dsi;endendmoduleC、moduleShifter(inputDsi,inputCLK,outputreg[0:3]Q);always@(posedegclk)beginQ[0]=Dsi;Q[1]=Q[0];Q[2]=Q[1];Q[3]=Q[2];endendmoduleD、moduleShifter(inputDsi,inputCLK,outputreg[0:3]Q);always@(posedegclk)Q[0:3]={Dsi,Q[0:2]};endmoduleE、moduleShifter(inputDsi,inputCLK,outputreg[0:3]Q);always@(posedegclk)Q[0:3]={Q[1:3],Dsi};endmoduleF、moduleShifter(inputDsi,input[3:0]In,inputCLK,outputreg[3:0]Q);always@(posedegclk)if(Load)Q=In;elseQ={Dsi,Q[3:1]};endmoduleG、moduleShifter(inputDsi,inputCLK,reset,outputreg[3:0]Q);always@(posedgeclkorposedgereset)if(reset)Q=4'b1000;elseQ={Q[2:0],Q[3]};endmodule正確答案:【moduleShifter(inputDsi,inputCLK,outputreg[3:0]Q);always@(posedegclk)beginQ[3]=Dsi;Q[2]=Q[3];Q[1]=Q[2];Q[0]=Q[1];endendmodule#moduleShifter(inputDsi,inputCLK,outputreg[0:3]Q);always@(posedegclk)beginQ[0]=Dsi;Q[1]=Q[0];Q[2]=Q[1];Q[3]=Q[2];endendmodule#moduleShifter(inputDsi,inputCLK,outputreg[0:3]Q);always@(posedegclk)Q[0:3]={Dsi,Q[0:2]};endmodule#moduleShifter(inputDsi,input[3:0]In,inputCLK,outputreg[3:0]Q);always@(posedegclk)if(Load)Q=In;elseQ={Dsi,Q[3:1]};endmodule】2、填空題：使用遠程實驗平臺虛擬面板驗證流水燈根據(jù)設(shè)計要求，并行裝載是將輸入端數(shù)據(jù)裝入到移位寄存器，并行裝載的時鐘使能信號是________(iLoad/iEnable)。右移的時鐘使能信號是________(iLoad/iEnable)。注意，多個填空的答案之間用#隔開，例如：三個空，答案填寫為：0#有#更新正確答案:【iLoad#iEnable】3、填空題：使用遠程實驗平臺虛擬面板驗證流水燈本實驗設(shè)計的流水燈移位寄存器是將移位寄存器________(內(nèi)部保存的數(shù)據(jù)Q/輸入端數(shù)據(jù)iD)移位。正確答案:【內(nèi)部保存的數(shù)據(jù)Q】4、填空題：使用遠程實驗平臺虛擬面板驗證流水燈在時鐘上升沿到來時，如果并行裝載和右移的控制信號同時有效，該流水燈的功能是________(并行載入/右移)。正確答案:【并行載入】5、填空題：如果想實現(xiàn)邏輯右移，需要將________（0/1/Q[7]/Q[0])連接到iLeftIn。正確答案:【0】6、填空題：如果想實現(xiàn)算術(shù)右移，需要將________（0/1/Q[7]/Q[0])連接到iLeftIn。正確答案:【Q[7]】7、填空題：如果想實現(xiàn)循環(huán)右移，需要將________（0/1/Q[7]/Q[0])連接到iLeftIn。正確答案:【Q[0]】8、填空題：根據(jù)編譯結(jié)果，范例1的邏輯資源占用比范例2____（多/少）。正確答案:【少】9、填空題：使用遠程實驗平臺虛擬面板驗證跳躍流水燈發(fā)現(xiàn)，循環(huán)左移7位相當(dāng)于循環(huán)右移___位。正確答案:【1】10、填空題：Verilog的運算符“”是____（左移/右移）運算符。正確答案:【右移】11、填空題：Verilog的算術(shù)右移運算符是“____”。正確答案:【>>>】單元測驗071、問題：模2計數(shù)器的輸出狀態(tài)包括選項：A、0B、1C、00D、01E、10F、11正確答案:【0#1】2、問題：以下代碼描述的是________.modulecounter(inputClock,Reset,outputreg[3:0]Q);always@(posedgeClock,posedgeReset)if(Reset==1)Q=0;elseQ=Q+1;endmodule選項：A、模16計數(shù)器B、二進制計數(shù)器C、加法計數(shù)器D、模4計數(shù)器E、異步復(fù)位計數(shù)器正確答案:【模16計數(shù)器#二進制計數(shù)器#加法計數(shù)器#異步復(fù)位計數(shù)器】3、問題：選出16分頻計數(shù)器選項：A、modulecounter(inputClock,Reset,outputclkout);reg[7:0]Q;always@(posedgeClock,posedgeReset)if(Reset==1)Q=0;elseQ=Q+1;assignclkout=Q[3];endmoduleB、?modulecounter(inputClock,Reset,outputregclkout);reg[7:0]Q;always@(posedgeClock,posedgeReset)if(Reset==1)beginQ=0;clkout=0;endelseif(Q==16)beginclkout=~clkout;Q=0;endelseQ=Q+1;endmoduleC、modulecounter(inputClock,Reset,outputregclkout);reg[7:0]Q;always@(posedgeClock,posedgeReset)if(Reset==1)beginQ=0;clkout=0;endelseif(Q==8)beginclkout=~clkout;Q=0;endelseQ=Q+1;endmoduleD、modulecounter(inputClock,Reset,outputregclkout);reg[7:0]Q;always@(posedgeClock,posedgeReset)if(Reset==1)beginQ=0;clkout=0;endelseif(Q==7)beginclkout=~clkout;Q=0;endelseQ=Q+1;endmodule正確答案:【modulecounter(inputClock,Reset,outputclkout);reg[7:0]Q;always@(posedgeClock,posedgeReset)if(Reset==1)Q=0;elseQ=Q+1;assignclkout=Q[3];endmodule#modulecounter(inputClock,Reset,outputregclkout);reg[7:0]Q;always@(posedgeClock,posedgeReset)if(Reset==1)beginQ=0;clkout=0;endelseif(Q==7)beginclkout=~clkout;Q=0;endelseQ=Q+1;endmodule】4、問題：計數(shù)器對輸入時鐘脈沖進行計數(shù)，也用于分頻、定時、產(chǎn)生節(jié)拍脈沖選項：A、正確B、錯誤正確答案:【正確】5、問題：按時鐘輸入方式，可以分為同步和異步計數(shù)器；按進位體制，可以分開二進制、十進制、任意進制計數(shù)器；按計數(shù)方向，可以分為加法，減法，可逆計數(shù)器。選項：A、正確B、錯誤正確答案:【正確】6、問題：可逆計數(shù)器既可加1計數(shù)又可減1計數(shù)。選項：A、正確B、錯誤正確答案:【正確】7、問題：計數(shù)器具有分頻特性，8位計數(shù)器可以實現(xiàn)256分頻選項：A、正確B、錯誤正確答案:【正確】8、問題：假設(shè)一個二進制計數(shù)器的輸出為Q[7:0]，如果希望將10MHz時鐘分頻得到1.25MHz的時鐘，可以采用計數(shù)器的Q[1]位作為分頻后的時鐘。選項：A、正確B、錯誤正確答案:【錯誤】9、填空題：使用遠程實驗平臺虛擬面板驗證自動移動的流水燈，系統(tǒng)提供給VisuralBoard的時鐘頻率是____MHz，周期是____us，直接用它作移動寄存器的時候，肉眼無法分辨出流水燈的移動，因為一般情況下高于40Hz人眼就無法靈敏地感知光源閃爍了，所以需要設(shè)計分頻器。注意，多個填空的答案之間用#隔開，例如：三個空，答案填寫為：0#有#更新正確答案:【10#0.1】10、填空題：使用遠程實驗平臺虛擬面板驗證參考范例的流水燈，設(shè)置平臺的自動刷新頻率為____ms（忽略小數(shù)部分），使刷新的時間等于流水燈移動的間隔時間，就可以看到流水燈勻速的運動。正確答案:【838##%_YZPRLFH_%##839】單元測驗081、問題：設(shè)計一個需要16個狀態(tài)的控制器電路，使用哪種編碼方式需要的觸發(fā)器最多？盡管使用的觸發(fā)器最多，但是這種編碼方式使得在狀態(tài)比較時僅僅需要比較一個位，可能節(jié)省譯碼邏輯需要的片上資源。選項：A、二進制編碼SequentialB、格雷碼GrayC、約翰遜碼JohnsonD、獨熱編碼one-hot正確答案:【獨熱編碼one-hot】2、問題：下面哪一種是one-hot編碼選項：A、0：00001：00012：00113：0111B、0：00001：00012：00103：0011C、0：00011：00102：01003：1000D、0：00001：00012：00113：0010正確答案:【0：00011：00102：01003：1000】3、問題：有限狀態(tài)機的應(yīng)用包括選項：A、硬件電路控制器B、網(wǎng)絡(luò)協(xié)議C、軟件應(yīng)用D、編譯器正確答案:【硬件電路控制器#網(wǎng)絡(luò)協(xié)議#軟件應(yīng)用#編譯器】4、問題：狀態(tài)機的編碼方式可以是（）選項：A、二進制編碼SequentialB、格雷碼GrayC、約翰遜碼JohnsonD、獨熱編碼one-hot正確答案:【二進制編碼Sequential#格雷碼Gray#約翰遜碼Johnson#獨熱編碼one-hot】5、問題：哪種編碼方式在相鄰狀態(tài)轉(zhuǎn)換時只有一個狀態(tài)位發(fā)生翻轉(zhuǎn)選項：A、二進制編碼SequentialB、格雷碼GrayC、約翰遜碼JohnsonD、獨熱編碼one-hot正確答案:【格雷碼Gray#約翰遜碼Johnson】6、問題：選出摩爾型狀態(tài)機選項：A、modulefsm(inputclk,acc,brake,reset,output[1:0]speed);reg[1:0]state;reg[1:0]next_state;localparamSTOP=2b00;localparamLOW=2b01;localparamMEDIUM=2b10;localparamHIGH=2b11;//狀態(tài)轉(zhuǎn)換always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;//次態(tài)計算always@(*)case(state)STOP:if(acc!brake)next_state=LOW;elsenext_state=STOP;LOW:if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcase//輸出邏輯assignspeed=state;endmoduleB、modulefsm(inputclk,acc,brake,reset,inputeasy,output[1:0]speed);reg[1:0]state;reg[1:0]next_state;localparamSTOP=2b00;localparamLOW=2b01;localparamMEDIUM=2b10;localparamHIGH=2b11;//狀態(tài)轉(zhuǎn)換always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;//次態(tài)計算always@(*)case(state)STOP:if(acc!brake)next_state=LOW;elsenext_state=STOP;LOW:if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcase//輸出邏輯assignspeed=easy?2b01:state;endmoduleC、modulefsm(inputclk,acc,brake,reset,output[1:0]speed);enumbit[3:0]{STOP=4b0001,LOW=4b0010,MEDIUM=4b0100,HIGH=4b1000,}state,next_state;always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;always@(*)case(state)STOP:speed=2b00;if(acc!brake)next_state=LOW;elsenext_state=STOP;LOW:speed=2b01;if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:speed=2b10;if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:speed=2b110;if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcaseendmoduleD、modulefsm(inputclk,acc,brake,reset,output[1:0]speed);reg[1:0]state;localparamSTOP=2b00;localparamLOW=2b01;localparamMEDIUM=2b10;localparamHIGH=2b11;assignspeed=state;always@(posedgeclk)case(state)STOP:if(acc!brake)state=LOW;LOW:if(brake)state=STOP;elseif(acc)state=MEDIUM;MEDIUM:if(brake)state=LOW;elseif(acc)state=HIGH;HIGH:if(brake)state=MEDIUM;elsestate=HIGH;endcaseendmodule正確答案:【modulefsm(inputclk,acc,brake,reset,output[1:0]speed);reg[1:0]state;reg[1:0]next_state;localparamSTOP=2b00;localparamLOW=2b01;localparamMEDIUM=2b10;localparamHIGH=2b11;//狀態(tài)轉(zhuǎn)換always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;//次態(tài)計算always@(*)case(state)STOP:if(acc!brake)next_state=LOW;elsenext_state=STOP;LOW:if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcase//輸出邏輯assignspeed=state;endmodule#modulefsm(inputclk,acc,brake,reset,output[1:0]speed);enumbit[3:0]{STOP=4b0001,LOW=4b0010,MEDIUM=4b0100,HIGH=4b1000,}state,next_state;always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;always@(*)case(state)STOP:speed=2b00;if(acc!brake)next_state=LOW;elsenext_state=STOP;LOW:speed=2b01;if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:speed=2b10;if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:speed=2b110;if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcaseendmodule#modulefsm(inputclk,acc,brake,reset,output[1:0]speed);reg[1:0]state;localparamSTOP=2b00;localparamLOW=2b01;localparamMEDIUM=2b10;localparamHIGH=2b11;assignspeed=state;always@(posedgeclk)case(state)STOP:if(acc!brake)state=LOW;LOW:if(brake)state=STOP;elseif(acc)state=MEDIUM;MEDIUM:if(brake)state=LOW;elseif(acc)state=HIGH;HIGH:if(brake)state=MEDIUM;elsestate=HIGH;endcaseendmodule】7、問題：設(shè)計FSM應(yīng)該注意（）選項：A、建議先畫狀態(tài)圖再寫代碼B、建議采用三段式結(jié)構(gòu)C、建議使用參數(shù)定義狀態(tài)編碼，狀態(tài)名稱盡量反映其含義D、復(fù)位后狀態(tài)機應(yīng)該有一個確定的狀態(tài)正確答案:【建議先畫狀態(tài)圖再寫代碼#建議采用三段式結(jié)構(gòu)#建議使用參數(shù)定義狀態(tài)編碼，狀態(tài)名稱盡量反映其含義#復(fù)位后狀態(tài)機應(yīng)該有一個確定的狀態(tài)】8、問題：有限狀態(tài)機FiniteStateMachine是表示有限個狀態(tài)以及在這些狀態(tài)之間的轉(zhuǎn)移和動作等行為的數(shù)學(xué)模型，狀態(tài)機應(yīng)用范圍很廣，例如硬件電路系統(tǒng)設(shè)計。選項：A、正確B、錯誤正確答案:【正確】9、問題：在數(shù)字電路中，可以使用邏輯邏輯門和觸發(fā)器構(gòu)建狀態(tài)機。更具體地說，狀態(tài)機是組合邏輯和時序邏輯的特殊組合，硬件實現(xiàn)上需要一個用來存儲狀態(tài)的寄存器（時序邏輯塊），一個決定狀態(tài)轉(zhuǎn)換的組合邏輯塊，以及一個決定狀態(tài)機輸出的組合邏輯塊。選項：A、正確B、錯誤正確答案:【正確】10、問題：摩爾Moore型狀態(tài)機的輸出僅取決于當(dāng)前狀態(tài)，即當(dāng)輸入信號有變化時，輸出在整個狀態(tài)期間保持不變選項：A、正確B、錯誤正確答案:【正確】11、問題：米利Mealy型狀態(tài)機的輸出除了受當(dāng)前狀態(tài)影響，還直接受輸入影響，因此輸出變化可能出現(xiàn)在任何時刻選項：A、正確B、錯誤正確答案:【正確】12、問題：以下是一個米利型狀機modulefsm(inputclk,acc,brake,reset,output[1:0]speed);reg[1:0]state;reg[1:0]next_state;localparamSTOP=2b00;localparamLOW=2b01;localparamMEDIUM=2b10;localparamHIGH=2b11;//狀態(tài)轉(zhuǎn)換always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;//次態(tài)計算always@(*)case(state)STOP:if(accamp;amp;!brake)next_state=LOW;elsenext_state=STOP;LOW:if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcase//輸出邏輯assignspeed=state;endmodule選項：A、正確B、錯誤正確答案:【錯誤】13、問題：SystemVerilog里可以使用枚舉類型定義狀態(tài)編碼，關(guān)鍵字enum.選項：A、正確B、錯誤正確答案:【正確】14、問題：參數(shù)化設(shè)計方法中，parameter和localparam定義的參數(shù)，在頂層模塊中實例化時都可以傳遞到底層模塊。選項：A、正確B、錯誤正確答案:【錯誤】15、問題：以下是一個摩爾型狀態(tài)機modulefsm(inputclk,acc,brake,reset,inputeasy,output[1:0]speed);reg[1:0]state;reg[1:0]next_state;localparamSTOP=2b00;localparamLOW=2b01;localparamMEDIUM=2b10;localparamHIGH=2b11;//狀態(tài)轉(zhuǎn)換always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;//次態(tài)計算always@(*)case(state)STOP:if(accamp;amp;!brake)next_state=LOW;elsenext_state=STOP;LOW:if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcase//輸出邏輯assignspeed=easy?2b01:state;endmodule選項：A、正確B、錯誤正確答案:【錯誤】單元測驗091、問題：選出正確的負數(shù)的4位補碼與真值的對應(yīng)關(guān)系選項：A、補碼：1101真值：-3B、補碼：1011真值：-5C、補碼：1000真值：-8D、補碼：1111真值：-1E、補碼：1100真值：-4F、補碼：1110真值：-2G、補碼：1010真值：-6H、補碼：1001真值：-7正確答案:【補碼：1101真值：-3#補碼：1011真值：-5#補碼：1000真值：-8#補碼：1111真值：-1#補碼：1100真值：-4#補碼：1110真值：-2#補碼：1010真值：-6#補碼：1001真值：-7】2、問題：加減運算電路參考設(shè)計中，如果操作數(shù){y3,y2,y1,y0}=4'b0101,選出下列描述正確的選項選項：A、當(dāng)M=0時,C0=0,{b3,b2,b1,b0}的值為1010B、當(dāng)M=0時,C0=0,{b3,b2,b1,b0}的值為0101C、當(dāng)M=1時,C0=1,{b3,b2,b1,b0}的值為1010D、當(dāng)M=1時,C0=1,{b3,b2,b1,b0}的值為0101正確答案:【當(dāng)M=0時,C0=0,{b3,b2,b1,b0}的值為0101#當(dāng)M=1時,C0=1,{b3,b2,b1,b0}的值為1010】3、問題：加減運算電路參考設(shè)計中，ADDER模塊將操作數(shù)A，B，C0的值相加，在提供的參考代碼里可以看到：assignresult=A+B+C0;理解通過增加門電路邏輯使得加法器實現(xiàn)補碼加減運算的原理。選項：A、使運算電路的輸出F=X+Y，要使M＝０B、使運算電路的輸出F=X+Y，要使M＝１C、使運算電路的輸出F=X－Y，要使M＝０D、使運算電路的輸出F=X－Y，要使M＝１正確答案:【使運算電路的輸出F=X+Y，要使M＝０#使運算電路的輸出F=X－Y，要使M＝１】4、問題：對照標志位和真值，選出正確的描述。選項：A、溢出標志OF是按照無符號數(shù)的；進位標志CF是按照補碼運算的結(jié)果設(shè)置的。B、溢出標志OF是按照補碼的運算結(jié)果設(shè)置的；進位標志CF是按照無符號數(shù)運算的結(jié)果設(shè)置的。C、如果運算數(shù)是無符號數(shù)，運算結(jié)果是否溢出是C反映的；如果運算數(shù)是有符號補碼數(shù)，運算結(jié)果是否溢出是由O反映的。D、如果運算數(shù)是無符號數(shù)，運算結(jié)果是否溢出是O反映的；如果運算數(shù)是有符號補碼數(shù)，運算結(jié)果是否溢出是由C反映的。正確答案:【溢出標志OF是按照補碼的運算結(jié)果設(shè)置的；進位標志CF是按照無符號數(shù)運算的結(jié)果設(shè)置的。#如果運算數(shù)是無符號數(shù)，運算結(jié)果是否溢出是C反映的；如果運算數(shù)是有符號補碼數(shù)，運算結(jié)果是否溢出是由O反映的?！?、問題：4位二進數(shù)制能表示數(shù)值的范圍是_____。選項：A、4位補碼能表示數(shù)值范圍是-7~+8B、4位補碼能表示數(shù)值范圍是-8~+7C、4位無符號數(shù)能表示數(shù)值的范圍是０－１５D、4位無符號數(shù)能表示數(shù)值的范圍是１－１６正確答案:【4位補碼能表示數(shù)值范圍是-8~+7#4位無符號數(shù)能表示數(shù)值的范圍是０－１５】6、問題：減法運算是轉(zhuǎn)換為加法計算的，設(shè)置M=1，F(xiàn)=X-Y，此時：選項：A、A=XB、B=YC、B=Y的反D、C0=０E、C0=１正確答案:【A=X#B=Y的反#C0=１】7、問題：實驗任務(wù)加減電路，使用與或門構(gòu)成數(shù)據(jù)選擇器，通過M２M１Ｍ０三個控制可以實現(xiàn)多種運算功能，選出對應(yīng)關(guān)系正確的描述：選項：A、M２＝０，M１＝０，M０＝０傳送X（MOV），實現(xiàn)F＝XB、M２＝０，M１＝０，M０＝１加法（ADD），實現(xiàn)F＝X＋YC、M２＝１，M１＝１，M０＝０減法（SUB），實現(xiàn)F＝X－YD、M２＝１，M１＝０，M０＝０加１（INC），實現(xiàn)F＝X＋１E、M２＝０，M１＝１，M０＝０減１（DEC），實現(xiàn)F＝X－１正確答案:【M２＝０，M１＝０，M０＝０傳送X（MOV），實現(xiàn)F＝X#M２＝０，M１＝０，M０＝１加法（ADD），實現(xiàn)F＝X＋Y#M２＝１，M１＝１，M０＝０減法（SUB），實現(xiàn)F＝X－Y#M２＝１，M１＝０，M０＝０加１（INC），實現(xiàn)F＝X＋１】8、問題：驗證加減運算電路,令運算電路做做加法運算F=X+Y,將運算數(shù)和運算結(jié)果視為無符號數(shù),分析運算數(shù)和運算結(jié)果的真值?選項：A、運算操作數(shù):1000+0001，對應(yīng)的運算數(shù)和結(jié)果真值:8+1=9B、運算操作數(shù):1101+1100，對應(yīng)的運算數(shù)和結(jié)果真值:13+12=9,進位標志為1C、運算操作數(shù):0100+0010,對應(yīng)的運算數(shù)和結(jié)果真值:4+2=6D、運算操作數(shù):0000+0000,對應(yīng)的運算數(shù)和結(jié)果真值:0+0=0,零標志為1E、運算操作數(shù):1111+0001,對應(yīng)的運算數(shù)和結(jié)果真