存儲(chǔ)器系統(tǒng)概述和主存儲(chǔ)器

27-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述

存儲(chǔ)器的作用計(jì)算機(jī)中用來存放程序和數(shù)據(jù)的部件，是計(jì)算機(jī)的重要組成程序和數(shù)據(jù)的共同特點(diǎn)：二進(jìn)制位串

輸入設(shè)備輸出設(shè)備入出接口和總線外存設(shè)備主存儲(chǔ)器高速緩存控制器運(yùn)算器第2頁,共49頁，2024年2月25日，星期天37-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述存儲(chǔ)器概述能夠有兩個(gè)穩(wěn)定狀態(tài)來表示二進(jìn)制中的“0”和“1”；容易識別，兩個(gè)狀態(tài)能方便地進(jìn)行轉(zhuǎn)換一個(gè)二進(jìn)制位（bit）是構(gòu)成存儲(chǔ)器的最小單位；字節(jié)Byte（1B=8bits）是數(shù)據(jù)存儲(chǔ)的基本單位。單元地址是內(nèi)存單元的唯一標(biāo)識。存儲(chǔ)器具有兩種基本的訪問操作：讀和寫。第3頁,共49頁，2024年2月25日，星期天47-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述

存儲(chǔ)器的分類

（1）按存儲(chǔ)介質(zhì)分類

半導(dǎo)體器件：半導(dǎo)體存儲(chǔ)器（RAM、ROM，用作主存）

磁性材料：磁表面存儲(chǔ)器（磁盤、磁帶，用作輔存）

光介質(zhì)：光盤存儲(chǔ)器（用作輔存）（2）按存取方式分類

隨機(jī)存取存儲(chǔ)器：存儲(chǔ)器中任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元物理位置無關(guān)（主存）

順序存取存儲(chǔ)器：存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)（磁盤、磁帶）

相聯(lián)存儲(chǔ)器：按內(nèi)容訪問。第4頁,共49頁，2024年2月25日，星期天57-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述（3）按存儲(chǔ)器的讀寫功能分類

只讀存儲(chǔ)器（ROM）：一般隱含指隨機(jī)存取。

讀寫存儲(chǔ)器（RAM）：一般隱含指隨機(jī)存取。（4）按信息的可保存性分類

永久記憶的存儲(chǔ)器：又稱非易失性存儲(chǔ)器，在斷電后還能保存信息（輔存、ROM）

非永久記憶的存儲(chǔ)器：又稱易失性存儲(chǔ)器，在斷電后信息丟失（主存中的RAM）（5）按在計(jì)算機(jī)系統(tǒng)中的作用分類主存儲(chǔ)器：又稱內(nèi)存，為主機(jī)的一部分，用于存放系統(tǒng)當(dāng)前正在執(zhí)行的數(shù)據(jù)和程序，屬于臨時(shí)存儲(chǔ)器。在現(xiàn)代計(jì)算機(jī)中，主存儲(chǔ)器處于全機(jī)的中心地位。

輔助存儲(chǔ)器：又稱外存，為外部設(shè)備，用于存放暫不用的數(shù)據(jù)和程序，屬于永久存儲(chǔ)器。第5頁,共49頁，2024年2月25日，星期天67-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述

存儲(chǔ)器的分類綜述

主存儲(chǔ)器輔助存儲(chǔ)器存儲(chǔ)器RAMROMSRAMDRAM磁盤光盤軟盤硬盤→Cache磁帶MROMPROMEPROME2PROMCD-ROMWORMEOD第6頁,共49頁，2024年2月25日，星期天77-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述

存儲(chǔ)器的性能指標(biāo)1.存儲(chǔ)容量：指存儲(chǔ)器可容納的二進(jìn)制信息量，描述存儲(chǔ)容量的單位是字節(jié)或位。量化單位：

1K＝2101M＝2201G＝2301T＝240存儲(chǔ)器芯片的存儲(chǔ)容量＝存儲(chǔ)單元個(gè)數(shù)×每存儲(chǔ)單元的位數(shù)第7頁,共49頁，2024年2月25日，星期天87-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述2.存儲(chǔ)速度：由以下3個(gè)量來衡量。

存取時(shí)間（MemoryAccessTimeTA）：指啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的全部時(shí)間。存取時(shí)間愈短，其性能愈好。通常存取時(shí)間用納秒（ns＝10-9S）為單位。

存取周期（MemoryCycleTimeTC）：指存儲(chǔ)器進(jìn)行連續(xù)兩次獨(dú)立的存儲(chǔ)器操作所需的最小間隔時(shí)間。通常TC≥TA。

存儲(chǔ)器帶寬：是單位時(shí)間里存儲(chǔ)器所能存取的最大信息量，存儲(chǔ)器帶寬的計(jì)量單位通常是位/秒（bps）或字節(jié)/秒，它是衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)。第8頁,共49頁，2024年2月25日，星期天97-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述3.存儲(chǔ)器的價(jià)格：用每位的價(jià)格來衡量。設(shè)存儲(chǔ)器容量為S，總價(jià)格為C，則位價(jià)為C/S(分/位)。它不僅包含了存儲(chǔ)元件的價(jià)格，還包括為該存儲(chǔ)器操作服務(wù)的外圍電路的價(jià)格。4.可靠性：指存儲(chǔ)器正常工作（正確存取）的性能。5.功耗：存儲(chǔ)器工作的耗電量。存儲(chǔ)容量、速度和價(jià)格的關(guān)系：速度快的存儲(chǔ)器往往價(jià)格較高，容量也較小。容量、速度和價(jià)格三個(gè)指標(biāo)是相互制約的。第9頁,共49頁，2024年2月25日，星期天10存儲(chǔ)器層次通用寄存器Cache主存儲(chǔ)器磁盤存儲(chǔ)器脫機(jī)存儲(chǔ)器存儲(chǔ)周期<10ns10～60ns60～300ns10～30ms2～20min存儲(chǔ)容量<512B8KB～2MB32MB～1GB1GB～1TB5GB～10TB價(jià)格很高較高高較低低材料工藝ECLSRAMDRAM磁表面磁、光等

存儲(chǔ)器的主要性能特性比較7-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述第10頁,共49頁，2024年2月25日，星期天117-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述

存儲(chǔ)器追求的目標(biāo)盡可能快的存取速度：應(yīng)能基本滿足CPU對數(shù)據(jù)的要求盡可能大的存儲(chǔ)空間：可以滿足程序?qū)Υ鎯?chǔ)空間的要求盡可能低的單位成本：（價(jià)格/位）在用戶能夠承受范圍內(nèi)第11頁,共49頁，2024年2月25日，星期天127-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述怎么實(shí)現(xiàn)這個(gè)目標(biāo)？用多級結(jié)構(gòu)存儲(chǔ)器把要用的程序和數(shù)據(jù)，按其使用的急迫程度分段調(diào)入存儲(chǔ)容量不同、運(yùn)行速度不同的存儲(chǔ)器中，并由硬軟件系統(tǒng)統(tǒng)一調(diào)度管理

【例】三級結(jié)構(gòu)存儲(chǔ)器：cache－主存－輔助存儲(chǔ)器選用生產(chǎn)與運(yùn)行成本不同的、存儲(chǔ)容量不同的、讀寫速度不同的多種存儲(chǔ)介質(zhì)，組成一個(gè)統(tǒng)一的存儲(chǔ)器系統(tǒng)，使每種介質(zhì)都處于不同的地位，發(fā)揮不同的作用，充分發(fā)揮各自在速度、容量、成本方面的優(yōu)勢，從而達(dá)到最優(yōu)的性能價(jià)格比，以滿足使用要求。

【例】用容量更小但速度最快的SRAM芯片組成CACHE，容量較大速度適中的DRAM芯片組成主存儲(chǔ)器，用容量特大但速度較慢的磁盤設(shè)備構(gòu)成輔助存儲(chǔ)器。第12頁,共49頁，2024年2月25日，星期天137-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述寄存器組（CPU內(nèi)）CACHE（高速緩存）主存儲(chǔ)器（內(nèi)存）輔助存儲(chǔ)器（外存）小大容量速度快慢

多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)多級結(jié)構(gòu)存儲(chǔ)器之間應(yīng)滿足的原則一致性原則

同一個(gè)信息可以處在不同層次存儲(chǔ)器中，此時(shí)，這一信息在幾個(gè)級別的存儲(chǔ)器中應(yīng)保持相同的值。包含性原則

處在內(nèi)層的信息一定被包含在其外層的存儲(chǔ)器中，反之則不成立，即內(nèi)層存儲(chǔ)器中的全部信息是其相鄰?fù)鈱哟鎯?chǔ)器中一部分信息的復(fù)制品。第13頁,共49頁，2024年2月25日，星期天147-1多級結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)概述

程序運(yùn)行的局部性原理時(shí)間方面：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問，如：程序循環(huán)空間方面：在空間上這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)，如：數(shù)組存放指令執(zhí)行順序方面：在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大(大約5:1)以最低廉的價(jià)格提供盡可能大的存儲(chǔ)空間以最快速的技術(shù)實(shí)現(xiàn)高速存儲(chǔ)訪問第14頁,共49頁，2024年2月25日，星期天157-2主存儲(chǔ)器部件的組成與設(shè)計(jì)計(jì)算機(jī)中存儲(chǔ)正處在運(yùn)行中的程序和數(shù)據(jù)(或一部分)的部件，通過地址、數(shù)據(jù)、控制三類總線與CPU等其他部件相連。特點(diǎn)：主存儲(chǔ)器可以被CPU直接存?。ㄔL問）。一般由半導(dǎo)體材質(zhì)構(gòu)成。隨機(jī)存取：讀寫任意存儲(chǔ)單元所用時(shí)間是相同的，與單元地址無關(guān)。與輔存相比，速度快，價(jià)格高，容量小。地址總線AB

的位數(shù)決定了可尋址的最大內(nèi)存空間數(shù)據(jù)總線DB

的位數(shù)與工作頻率的乘積正比于最高數(shù)據(jù)入出量控制總線CB

指出總線周期的類型和本次讀寫操作完成的時(shí)刻第15頁,共49頁，2024年2月25日，星期天167-2主存儲(chǔ)器部件的組成與設(shè)計(jì)

主存儲(chǔ)器的讀寫過程主存儲(chǔ)體數(shù)據(jù)寄存器地址寄存器/WE/CS0/CS1讀過程：給出存儲(chǔ)單元地址給出讀命令保存讀出內(nèi)容寫過程：給出存儲(chǔ)單元地址給出要寫入的數(shù)據(jù)給出寫命令主存儲(chǔ)體第16頁,共49頁，2024年2月25日，星期天177-2主存儲(chǔ)器部件的組成與設(shè)計(jì)

半導(dǎo)體存儲(chǔ)器的分類第17頁,共49頁，2024年2月25日，星期天187-2主存儲(chǔ)器部件的組成與設(shè)計(jì)SRAM存儲(chǔ)器使用雙穩(wěn)態(tài)觸發(fā)器表示0和1代碼。電源不掉電的情況下，信息穩(wěn)定保持（靜態(tài)）。存取速度快，集成度低（容量小），價(jià)格高。常用作高速緩沖存儲(chǔ)器Cache。第18頁,共49頁，2024年2月25日，星期天197-2主存儲(chǔ)器部件的組成與設(shè)計(jì)地址譯碼方式：線性譯碼方式雙向譯碼方式第19頁,共49頁，2024年2月25日，星期天207-2主存儲(chǔ)器部件的組成與設(shè)計(jì)【例】2114SRAM存儲(chǔ)器（1K×4位）

2114地址線10根數(shù)據(jù)線4根A9～A0D3～D0CSWE片選線寫使能OE讀使能第20頁,共49頁，2024年2月25日，星期天217-2主存儲(chǔ)器部件的組成與設(shè)計(jì)DRAM存儲(chǔ)器

使用半導(dǎo)體器件中分布電容上有無電荷來表示0和1代碼。讀出后信息被破壞；即使電源不掉電的情況下，信息也會(huì)丟失，因此需要不斷刷新。存取速度慢，集成度高（容量大），價(jià)格低。常用作內(nèi)存條。第21頁,共49頁，2024年2月25日，星期天227-2主存儲(chǔ)器部件的組成與設(shè)計(jì)4M

4位的DRAM第22頁,共49頁，2024年2月25日，星期天237-2主存儲(chǔ)器部件的組成與設(shè)計(jì)DRAM的讀/寫過程第23頁,共49頁，2024年2月25日，星期天247-2主存儲(chǔ)器部件的組成與設(shè)計(jì)SRAM和DRAM的對比比較內(nèi)容SRAMDRAM存儲(chǔ)信息0和1的方式雙穩(wěn)態(tài)觸發(fā)器極間電容上的電荷電源不掉電時(shí)信息穩(wěn)定信息會(huì)丟失刷新不需要需要集成度低高容量小大價(jià)格高低速度快慢適用場合Cache主存第24頁,共49頁，2024年2月25日，星期天257-2主存儲(chǔ)器部件的組成與設(shè)計(jì)存儲(chǔ)器類別擦除方式能否單字節(jié)修改寫機(jī)制MROM只讀不允許否掩膜位寫PROM寫一次讀多次不允許否電信號EPROM寫多次讀多次紫外線擦除，脫機(jī)改寫否電信號E2PROM寫多次讀多次電擦除，在線改寫能電信號FlashMemory寫多次讀多次電擦除，在線改寫否電信號

幾種非易失性存儲(chǔ)器的比較第25頁,共49頁，2024年2月25日，星期天267-2主存儲(chǔ)器部件的組成與設(shè)計(jì)

主存儲(chǔ)器與CPU的連接存儲(chǔ)芯片的引腳封裝

地址引腳數(shù)量與單元數(shù)量有關(guān)數(shù)據(jù)線與單元位數(shù)有關(guān)第26頁,共49頁，2024年2月25日，星期天277-2主存儲(chǔ)器部件的組成與設(shè)計(jì)

存儲(chǔ)器容量擴(kuò)展的三種方法1.位擴(kuò)展【例】用1K×4位的SRAM芯片

1K×8位的SRAM存儲(chǔ)器第27頁,共49頁，2024年2月25日，星期天287-2主存儲(chǔ)器部件的組成與設(shè)計(jì)2.字?jǐn)U展【例】用1K×８位的SRAM芯片

2K×8位的SRAM存儲(chǔ)器

分析地址：A10用于選擇芯片A9~A0用于選擇芯片內(nèi)的某一存儲(chǔ)單元第28頁,共49頁，2024年2月25日，星期天297-2主存儲(chǔ)器部件的組成與設(shè)計(jì)3.字位擴(kuò)展需擴(kuò)展的存儲(chǔ)器容量為M×N位,已有芯片的容量為L×K位(L<M,K<N)用M/L組芯片進(jìn)行字?jǐn)U展；每組內(nèi)有N/K個(gè)芯片進(jìn)行位擴(kuò)展。第29頁,共49頁，2024年2月25日，星期天307-2主存儲(chǔ)器部件的組成與設(shè)計(jì)【例】設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用MREQ#作訪存控制信號（低電平有效），用R/W#作讀/寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：1K*4位SRAM；4K*8位SRAM；8K*8位SRAM；2K*8位ROM；4K*8位ROM；8K*8位ROM；及3：8譯碼器和各種門電路。要求：（1）主存的地址空間滿足下述條件：最小8K地址為系統(tǒng)程序區(qū)（ROM區(qū)），與其相鄰的16K地址為用戶程序區(qū)（RAM區(qū)），最大4K地址空間為系統(tǒng)程序區(qū)（ROM區(qū)）。（2）請分析存儲(chǔ)芯片的片選邏輯，存儲(chǔ)芯片的種類、片數(shù)（3）畫出CPU與存儲(chǔ)器的連接圖。第30頁,共49頁，2024年2月25日，星期天317-2主存儲(chǔ)器部件的組成與設(shè)計(jì)解：（1）首先根據(jù)題目的地址范圍寫出相應(yīng)的二進(jìn)制地址碼。0000H~1FFFH2000H~5FFFHF000H~FFFFH第31頁,共49頁，2024年2月25日，星期天327-2主存儲(chǔ)器部件的組成與設(shè)計(jì)（2）選擇芯片最小8K系統(tǒng)程序區(qū)←8K*8位ROM，1片16K用戶程序區(qū)←8K*8位SRAM，2片；4K系統(tǒng)程序工作區(qū)←4K*8位ROM，1片。（3）分配CPU地址線CPU的低13位地址線A12~A0與1片8K*8位ROM和兩片8K*8位SRAM芯片提供的地址線相連；將CPU的低12位地址線A11~A0與1片4K*8位SRAM芯片提供的地址線相連。（4）譯碼產(chǎn)生片選信號第32頁,共49頁，2024年2月25日，星期天337-2主存儲(chǔ)器部件的組成與設(shè)計(jì)0000H~1FFFH2000H~5FFFHF000H~FFFFH片內(nèi)單元選擇片選？門電路第33頁,共49頁，2024年2月25日，星期天347-2主存儲(chǔ)器部件的組成與設(shè)計(jì)第34頁,共49頁，2024年2月25日，星期天357-2主存儲(chǔ)器部件的組成與設(shè)計(jì)【例】設(shè)有若干片256K×8位的SRAM芯片，問如何構(gòu)成2048K×32位的存儲(chǔ)器？需要多少片RAM芯片？該存儲(chǔ)器需要多少根地址線？畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ#和R/W#。解：采用字位擴(kuò)展的方法。SRAM芯片個(gè)數(shù)：2048K/256K×32/8=32片每4片一組進(jìn)行位擴(kuò)展，共8組芯片進(jìn)行字?jǐn)U展片選：該存儲(chǔ)器需要21條地址線A20～A0，其中高3位用于芯片選擇接到74LS138芯片的CBA，低18位接到存儲(chǔ)器芯片地址。MREQ#：作為譯碼器的使能信號。第35頁,共49頁，2024年2月25日，星期天367-2主存儲(chǔ)器部件的組成與設(shè)計(jì)0組1組2組…7組000000H~03FFFFH040000H~07FFFFH1C0000H~1FFFFFH第36頁,共49頁，2024年2月25日，星期天377-2主存儲(chǔ)器部件的組成與設(shè)計(jì)設(shè)計(jì)基本要求需要ROM來存放監(jiān)控程序需要RAM供用戶和監(jiān)控程序使用能夠讓用戶進(jìn)行擴(kuò)展地址總線：16位，高3位譯碼產(chǎn)生出片選信號數(shù)據(jù)總線：16位，分為內(nèi)部DB和外部DB控制總線：時(shí)鐘信號：與CPU時(shí)鐘同步，簡化設(shè)計(jì)讀寫信號：由/MIO，REQ和/WE譯碼生成內(nèi)存和IO讀寫信號教學(xué)計(jì)算機(jī)的內(nèi)存儲(chǔ)器實(shí)例第37頁,共49頁，2024年2月25日，星期天387-2主存儲(chǔ)器部件的組成與設(shè)計(jì)教學(xué)計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器的容量為10K

16位。有8192個(gè)存儲(chǔ)單元、每個(gè)存儲(chǔ)單元由16位組成的靜態(tài)存儲(chǔ)器芯片58C65ROM有2048個(gè)存儲(chǔ)單元、每個(gè)存儲(chǔ)單元由16位組成的靜態(tài)存儲(chǔ)器芯片6116RAM為組成16位的存儲(chǔ)器，必須使用兩片芯片完成字長擴(kuò)展（位擴(kuò)展）；為達(dá)到10K的內(nèi)容容量，還必須用兩片芯片完成存儲(chǔ)單元的數(shù)量擴(kuò)展（字?jǐn)U展）；為訪問8192個(gè)存儲(chǔ)單元，需要使用13位地址，應(yīng)把地址總線的低13位地址送到每個(gè)58C65存儲(chǔ)器芯片的地址引腳；為訪問2048個(gè)存儲(chǔ)單元，需要使用11位地址，應(yīng)把地址總線的低11位地址送到每個(gè)6116存儲(chǔ)器芯片的地址引腳；對地址總線的高位部分進(jìn)行譯碼，產(chǎn)生的譯碼信號送到相應(yīng)的存儲(chǔ)器芯片的片選信號引腳/CS，用于選擇讓哪一個(gè)地址范圍內(nèi)的存儲(chǔ)器芯片工作，保證不同存儲(chǔ)器芯片在時(shí)間上以互斥方式（分時(shí)）運(yùn)行。還要向存儲(chǔ)器芯片提供讀寫控制信號/WE，以區(qū)分是讀、還是寫操作，/WE信號為高電平是讀，為低是寫。第38頁,共49頁，2024年2月25日，星期天397-2主存儲(chǔ)器部件的組成與設(shè)計(jì)地址總線低13位高位地址譯碼給出片選信號/CS0/CS1高八位數(shù)據(jù)低八位數(shù)據(jù)/WE

2K*8bit

8K*8bit

8K*8bit

2K*8bit

譯碼器13113110~1FFFH2000H~27FFH第39頁,共49頁，2024年2月25日，星期天407-3提高存儲(chǔ)器系統(tǒng)性能的途徑

解決問題：彌補(bǔ)CPU與主存速度上的差異。從存儲(chǔ)器角度，解決問題的有效途徑：主存采用更高速的技術(shù)來縮短存儲(chǔ)器的讀出時(shí)間，或加長存儲(chǔ)器的字長。在每個(gè)存儲(chǔ)器周期中存取幾個(gè)字（多體交叉存儲(chǔ)）。采用并行操作的多端口存儲(chǔ)器。在CPU和主存之間加入一個(gè)高速緩沖存儲(chǔ)器（Cache），以縮短讀出時(shí)間。第40頁,共49頁，2024年2月25日，星期天417-3提高存儲(chǔ)器系統(tǒng)性能的途徑

動(dòng)態(tài)存儲(chǔ)器系統(tǒng)的快速讀寫技術(shù)快速頁式工作技術(shù)：連續(xù)讀寫屬于同一行的多個(gè)列中的數(shù)據(jù)，其行地址只需在第一次讀寫時(shí)送入（鎖存），之后保持不變，則每次讀寫屬于該行的多個(gè)列中的數(shù)據(jù)時(shí)，僅鎖存列地址即可，從而省掉了鎖存行地址時(shí)間，也就加快了主存儲(chǔ)器的讀寫速度。第41頁,共49頁，2024年2月25日，星期天427-3提高存儲(chǔ)器系統(tǒng)性能的途徑主存儲(chǔ)器的并行讀寫技術(shù)并行讀寫能夠使主存儲(chǔ)器在一個(gè)工作周期或略多一點(diǎn)的時(shí)間內(nèi)讀出多個(gè)主存字。在靜態(tài)和動(dòng)態(tài)的存儲(chǔ)器都可使用并行讀寫技術(shù)。主要有兩種方案：一體多字：加寬每個(gè)主存單元的寬度優(yōu)點(diǎn)：降低平均讀出時(shí)間，為原來的幾分之一缺點(diǎn)：需要位數(shù)足夠多的寄存器緩存數(shù)據(jù)，多次送數(shù)據(jù)總線主存儲(chǔ)器WWWWARDB第42頁,共49頁，2024年2月25日，星期天437-3提高存儲(chǔ)器系統(tǒng)性能的途徑多體交叉編址：利用程序運(yùn)行的局部性原理，把主存儲(chǔ)器分為幾個(gè)獨(dú)立讀寫、字長為為一個(gè)主存字的存儲(chǔ)體，通過合理的組織，使幾個(gè)