計算機組成原理第五章第講指令周期

計算機組成原理第五章第講指令周期5.2指令周期CPU的功能：取指令和執(zhí)行指令指令周期：取出一條指令并執(zhí)行這條指令的時間。各種指令的指令周期相同嗎？為什么？

第2頁,共29頁，2024年2月25日，星期天5.2指令周期CPU周期（機器周期）：定義為：在內(nèi)存（Cache）中讀取指令字的最短時間（因為訪存耗時較長）取指階段需要一個CPU周期第3頁,共29頁，2024年2月25日，星期天5.2指令周期一個指令周期中：一條指令耗時一個指令周期一個指令周期包括一個取指令周期和一個或一個以上的CPU執(zhí)行周期在每個CPU周期中數(shù)據(jù)通路是確定的指令決定了數(shù)據(jù)通路的建立及操作具體內(nèi)容與實現(xiàn)方式。第4頁,共29頁，2024年2月25日，星期天勘誤：P142：最后一段第一句改為：指令周期常常用若干個CPU周期數(shù)來表示，CPU周期又稱為機器周期，（刪除“又稱時鐘周期，”）CPU訪問一次內(nèi)存……第5頁,共29頁，2024年2月25日，星期天5.2指令周期時鐘周期：節(jié)拍脈沖、T周期處理操作的最基本單位，與CPU主頻成倒數(shù)可代表一次微操作，如ALU的一次運算、寄存器間的一次數(shù)據(jù)傳送第6頁,共29頁，2024年2月25日，星期天Eg.

某CPU的主頻為8MHz，若已知每個機器周期平均含有4個時鐘周期，且該機的平均指令速度為0.8MIPS，則該機的平均指令周期為___________，每個指令周期平均含有___________個機器周期。第7頁,共29頁，2024年2月25日，星期天解答指令周期：1時鐘周期：指令周期含有時鐘周期個數(shù)：指令周期含有機器周期個數(shù)：0.8MS=1.25uS18MS=0.125uS102.5第8頁,共29頁，2024年2月25日，星期天5.2指令執(zhí)行過程詳解指令存儲器八進制地址指令助記符100101102103104105106MOVR0,R1LADR1,6ADDR1,R2STOR2,(R3)JMP101ANDR1,R3數(shù)據(jù)存儲器八進制地址八進制數(shù)據(jù)56710…30701006677…40(120)第9頁,共29頁，2024年2月25日，星期天5.2.2MOV指令執(zhí)行過程詳解第10頁,共29頁，2024年2月25日，星期天5.2.2MOV指令執(zhí)行過程詳解取指令：取出指令：從存儲器取出要執(zhí)行的指令送到指令寄存器暫存；PC+1；指令譯碼：確定要進行的操作；執(zhí)行指令：根據(jù)指令譯碼器向各個部件發(fā)出相應控制信號，完成指令規(guī)定的操作與馮·諾依曼存儲程序思想的印證第11頁,共29頁，2024年2月25日，星期天5.2.2MOV指令執(zhí)行過程詳解-取指令取指令過程詳解第12頁,共29頁，2024年2月25日，星期天5.6MOV指令執(zhí)行過程詳解-取指令②PC的內(nèi)容被放到指令地址總線ABUS(I)上,對指存進行譯碼,并啟動讀命令；③從101號地址讀出的MOV指令通過指令總線IBUS裝入指令寄存器IR；④程序計數(shù)器內(nèi)容加1，變成102，為取下一條指令做好準備；⑤指令寄存器中的操作碼（OP）被譯碼；⑥CPU識別出是MOV指令，至此，取指周期即告結束。①程序計數(shù)器PC中裝入第一條指令地址101（八進制）；101102MOVR0,R1第13頁,共29頁，2024年2月25日，星期天5.2.2MOV指令執(zhí)行過程詳解-執(zhí)行指令執(zhí)行指令過程詳解第14頁,共29頁，2024年2月25日，星期天5.6MOV指令執(zhí)行過程詳解-取指令②OC送出控制信號到ALU，指定ALU做傳送操作；③OC送出控制信號，打開ALU輸出三態(tài)門，將ALU輸出送到數(shù)據(jù)總線DBUS上。注意，任何時候DBUS上只能有一個數(shù)據(jù)。

④OC送出控制信號，將DBUS上的數(shù)據(jù)打入到數(shù)據(jù)緩沖寄存器DR（10）；⑤OC送出控制信號，將DR中的數(shù)據(jù)10打入到目標寄存器R0，R0的內(nèi)容由00變?yōu)?0。至此，MOV指令執(zhí)行結束。①操作控制器（OC）送出控制信號到通用寄存器，選擇R1（10）作源寄存器，選擇R0作目標寄存器；源目標10第15頁,共29頁，2024年2月25日，星期天5.2.3LAD指令執(zhí)行過程詳解指令存儲器八進制地址指令助記符100101102103104105106MOVRO,R1LADR1,6ADDR1,R2STOR2,(R3)JMP101ANDR1,R3數(shù)據(jù)存儲器八進制地址八進制數(shù)據(jù)56710…30701006677…40(120)第16頁,共29頁，2024年2月25日，星期天5.2.3LAD指令執(zhí)行過程詳解取指令過程與MOV指令相同下面講解執(zhí)行指令過程第17頁,共29頁，2024年2月25日，星期天②PC的內(nèi)容被放到指令地址總線ABUS(I)上,對指存進行譯碼,并啟動讀命令；③從102號地址讀出的LAD指令通過指令總線IBUS裝入指令寄存器IR；④程序計數(shù)器內(nèi)容加1，變成103，為取下一條指令做好準備；⑤指令寄存器中的操作碼（OP）被譯碼；⑥CPU識別出是LAD指令，至此，取指周期即告結束。①程序計數(shù)器PC中的值為102（八進制）；第18頁,共29頁，2024年2月25日，星期天②OC發(fā)出操作命令，將地址碼6裝入數(shù)據(jù)地址寄存器AR；③OC發(fā)出讀命令，將數(shù)存6號單元中的數(shù)100讀出到DBUS上；④OC發(fā)出命令，將DBUS上的數(shù)據(jù)100裝入緩沖寄存器DR；⑤OC發(fā)出命令，將DR中的數(shù)100裝入通用寄存器R1，原來R1中的數(shù)10被沖掉。至此，LAD指令執(zhí)行周期結束。①操作控制器OC發(fā)出控制命令打開IR輸出三態(tài)門，將指令中的直接地址碼6放到數(shù)據(jù)總線DBUS上；

第19頁,共29頁，2024年2月25日，星期天5.2.3LAD指令執(zhí)行過程詳解分析：為什么LAD指令周期包含三個CPU周期？答：DBUS上分時進行地址傳送和數(shù)據(jù)傳送,一個數(shù)據(jù)通路占用一個CPU周期。第20頁,共29頁，2024年2月25日，星期天5.2.4ADD指令的指令周期只講ADD指令的執(zhí)行過程第21頁,共29頁，2024年2月25日，星期天5.2.5ADD指令的執(zhí)行周期①操作控制器OC送出控制命令到通用寄存器，選擇R1做源寄存器，R2做目標寄存器；②OC送出控制命令到ALU，指定ALU做R1（100）和R2（20）的加法操作；③OC送出控制命令，打開ALU輸出三態(tài)門，運算結果120放到DBUS上；④OC送出控制命令，將DBUS上數(shù)據(jù)打入緩沖寄存器DR；ALU產(chǎn)生的進位信號保存狀態(tài)字寄存器在PSW中。⑤OC送出控制命令，將DR（120）裝入R2，R2中原來的內(nèi)容20被沖掉。至此ADD指令執(zhí)行周期結束。第22頁,共29頁，2024年2月25日，星期天5.2.5STO指令的指令周期STOR2,(R3)--將R2內(nèi)容寫到(R3)第23頁,共29頁，2024年2月25日，星期天5.2.5STO指令的指令周期①操作控制器OC送出操作命令到通用寄存器，選擇R3=30做數(shù)據(jù)存儲器的地址單元；②OC發(fā)出操作命令，打開通用寄存器輸出三態(tài)門，將地址30放到DBUS上；③OC發(fā)出操作命令，將地址30打入AR，并進行數(shù)存地址譯碼；④OC發(fā)出操作命令到通用寄存器，選擇R2=120，作為數(shù)存的寫入數(shù)據(jù)；⑤OC發(fā)出操作命令，打開通用寄存器輸出三態(tài)門，將數(shù)據(jù)120放到DBUS上。⑥OC發(fā)出操作命令，將數(shù)據(jù)120寫入數(shù)存30號單元，它原先的數(shù)據(jù)40被沖掉。至此，STO指令執(zhí)行周期結束。第24頁,共29頁，2024年2月25日，星期天5.2.6JMP指令的指令周期第25頁,共29頁，2024年2月25日，星期天5.2.6JMP指令的指令周期①OC發(fā)生操作控制命令，打開指令寄存器IR的輸出三態(tài)門，將IR中的地址碼101發(fā)送到DBUS上；②OC發(fā)出操作控制命令，將DBUS上的地址碼101打入到程序計數(shù)器PC中，PC中的原先內(nèi)容106被更換。于是下一條指令不是從106號單元取出，而是轉(zhuǎn)移到101號單元取出。至此JMP指令執(zhí)行周期結束。第26頁,共29頁，2024年2月25日，星期天5.2.7用方框圖語言表示的指令周期繪制指令周期流程圖目的：控制器設計回想算法流程圖用于算法設計具體實現(xiàn)方法：方框——CPU周期（機器周期）方框內(nèi)容——數(shù)據(jù)通路操作或控制操作菱形符號——判別或測試（不獨占cpu周期，依附于上個方框的CPU