計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì)課件：門(mén)電路

計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì)

（第三次課）測(cè)驗(yàn)評(píng)述第一題求二進(jìn)制補(bǔ)碼(BC)h的原碼和反碼1.有人看錯(cuò)題；2.補(bǔ)碼本身帶有符號(hào),不需另加；3.原碼、反碼也有符號(hào)，補(bǔ)碼的原碼和反碼不應(yīng)變符號(hào)。

第二題：求IBM格式C3F00000的數(shù)值按公式完成，但是不少人做法太笨hC3F00000b1100，0011，1111，0000，……0000256=b0.1111——d0.9375-0.9375×1667-64=-0.9375×1630.1111左移3節(jié),每節(jié)4BIT0.1111,0000,0000

——1111，0000，000015×第三題：求IEEE格式C3800000的數(shù)值問(wèn)題同前書(shū)上有點(diǎn)錯(cuò)誤——?jiǎng)澗€位置有錯(cuò)b1100，0011，1000，0000，……0000-1.0×21031-1023=-1.0×28=-100000000讀書(shū)的方法每個(gè)規(guī)定都有其道理,對(duì)計(jì)算機(jī)而言,就是方便運(yùn)算,b1100，0011，1111，0000，……0000-0.9375×1667-64階碼第一位是1代表正階,第一位是0代表負(fù)階；后面則是需要左移或右移的節(jié)數(shù)。-1.0×21031-1023為什么不用1024呢？考慮一下補(bǔ)碼運(yùn)算學(xué)習(xí)總結(jié)第一章數(shù)與碼數(shù)是客觀存在，碼是在機(jī)器中的表示。碼有位數(shù)的要求（8位、16位、32位…）有定點(diǎn)、浮點(diǎn)的區(qū)別（IBM，IEEE…）有原碼、補(bǔ)碼、反碼的形式，有二進(jìn)制碼和循環(huán)碼等種類(lèi)（對(duì)十進(jìn)制數(shù)還有各種BCD碼），其他信息，如文字等也用碼表示。要與電路相聯(lián)系。第二章邏輯代數(shù)與代數(shù)函數(shù)邏輯代數(shù)是一個(gè)代數(shù)系統(tǒng)，包含5條公理（3個(gè)基本運(yùn)算）、10條定理、3個(gè)規(guī)則和若干公式。關(guān)鍵是從邏輯的角度而不是從數(shù)的角度去思考問(wèn)題，要記住那些與普通代數(shù)不同的定理和公式，不能亂用普通代數(shù)的方法。要能與日常生活的各個(gè)現(xiàn)象相聯(lián)系思考。邏輯函數(shù)是用邏輯代數(shù)描述的邏輯命題，首要的問(wèn)題是能用邏輯代數(shù)來(lái)描述周?chē)氖挛铮⒁膺壿嬛付ㄅc約束問(wèn)題。邏輯函數(shù)的描述方法很多規(guī)則描述方法：真值表（完全、不完全）、卡諾圖、標(biāo)準(zhǔn)表達(dá)式（最小項(xiàng)之和、最大項(xiàng)之和）、空間圖形（點(diǎn)陣）、集合圖示、波形圖（完全、不完全）、HDL非規(guī)則描述方法：邏輯表達(dá)式（與或型、或與型，其他復(fù)合類(lèi)型）、邏輯圖、空間圖形（陣列）、HDL

關(guān)鍵在于弄清他們之間的對(duì)應(yīng)關(guān)系，內(nèi)在聯(lián)系，能互相轉(zhuǎn)換。規(guī)則描述的諸方法是一一對(duì)應(yīng)的，非規(guī)則的描述形式之間也有其對(duì)應(yīng)關(guān)系，而規(guī)則描述與非規(guī)則描述之間通過(guò)邏輯簡(jiǎn)化相聯(lián)系。邏輯簡(jiǎn)化是邏輯函數(shù)討論的重要問(wèn)題，其方法有公式法、卡諾圖法、表格法（CAD的基礎(chǔ)）、CAD。對(duì)卡諾圖法要從構(gòu)圖、填圖、圈項(xiàng)、寫(xiě)表達(dá)式4個(gè)環(huán)節(jié)去訓(xùn)練，其簡(jiǎn)化標(biāo)準(zhǔn)為，圈最少、圈最小、無(wú)冗余。特別注意對(duì)任意項(xiàng)的使用。自學(xué)檢查一，復(fù)習(xí)題什么是邏輯電平？一個(gè)邏輯電路中輸入的高、低電平為0伏與3伏，而輸出高、低電平為0.7伏與3.7伏,問(wèn)是否影響正常工作？正、負(fù)邏輯的定義是什么?

ECL電路的兩個(gè)邏輯電平分別為-0.8伏和-1.6伏，問(wèn)對(duì)正邏輯而言，1和0分別對(duì)應(yīng)于哪個(gè)電壓？

門(mén)電路靠什么實(shí)現(xiàn)高、低電平？門(mén)電路的功耗與工作速度有何矛盾？如何看待這對(duì)矛盾？電路類(lèi)型功耗工作速度抗干擾能力負(fù)載能力使用場(chǎng)合

TTL中中中中一般

ECL大高小大高速

CMOS小低大大低耗

門(mén)電路靠什么實(shí)現(xiàn)高、低電平？UoVccR1R2Uo=VccR2R1+R2互補(bǔ)輸出結(jié)構(gòu)的特點(diǎn)是什么？有什么優(yōu)點(diǎn)與禁忌？用開(kāi)關(guān)代替其中的電阻，利用開(kāi)關(guān)在接通和斷開(kāi)時(shí)電阻差別很大形成高、低電平。條件：Roff＞＞R，Ron＜＜R

開(kāi)關(guān)代替R2——非門(mén)；開(kāi)關(guān)代替R1——同相傳輸；兩個(gè)電阻皆用開(kāi)關(guān)代替，并保證一開(kāi)一關(guān)——互補(bǔ)。邏輯簡(jiǎn)化的意義何在？為什么說(shuō)大規(guī)模集成電路設(shè)計(jì)中邏輯簡(jiǎn)化不是主要問(wèn)題？通常使用的簡(jiǎn)化標(biāo)準(zhǔn)是怎樣確定的？簡(jiǎn)化——成本，功耗，速度大規(guī)模集成電路設(shè)計(jì)——

邏輯清楚，易讀，易修改（容錯(cuò)）；測(cè)試方便；設(shè)計(jì)的時(shí)效。標(biāo)準(zhǔn)：門(mén)數(shù)最少與項(xiàng)數(shù)最少輸入端最少每項(xiàng)的變量數(shù)最少在邏輯簡(jiǎn)化中使用最廣泛的是什么定律？該定律在卡諾圖中如何體現(xiàn)？

相鄰項(xiàng)合并原理卡諾圖簡(jiǎn)化邏輯函數(shù)的標(biāo)準(zhǔn)。門(mén)數(shù)最少與項(xiàng)數(shù)最少卡諾圈數(shù)最少輸入端最少每項(xiàng)變量數(shù)最少卡諾圈最大

CDAB0001111000111011111

11101

CDAB00011110001111

011111

1110

1

1

1

CDAB000111100011011×

11×

11101

CDAB00011110001011

1×111

1110×

×

CDAB0001111000111011111

11101

CDAB00011110001111

011111

1110

1

1

1

CDAB0001111000111011×

11×

11101

CDAB00011110001011

1×111

1110×

×

0100010001111110

1100二，思考題1.求下面二函數(shù)的反函數(shù)與對(duì)偶函數(shù)的卡諾圖。

CDAB0001111000111011111

11101

CDAB0001111000111011×

11×

11101

F=ABD+BCD+ABD+BCDF=BC+ABD+BCD

CDAB0001111000111011111

11101

CDAB000111100010111111110111

11011110FF=ABD+BCD+ABD+BCD1.先求F的表達(dá)式，再根據(jù)表達(dá)式填圖。2.在F的卡諾圖上將1和0對(duì)換即可。

CDAB0001111000111011111

11101

CDAB0001111000011110

F=ABD+BCD+ABD+BCDF’=（A+B+D）（B+C+D）（A+B+D）（B+C+D）

=ABD+ABD+BCD+BCD11111111001.先求F’的表達(dá)式，化為與或式填圖2.先求F’的表達(dá)式，按最大項(xiàng)方法填圖F=ABD+BCD+ABD+BCD

CDAB0001111000111011111

11101

CDAB0001111000111011111

11101

3.先將左邊與內(nèi)容的1和0互換,再將坐標(biāo)按常規(guī)排列即可。111000011110000111111111

11111111

CDAB0001111000111011111

11101

11111111

CDAB0001111000111011×

11×

11101

000100簡(jiǎn)化下面用卡諾圖表示的邏輯函數(shù)及其反函數(shù)。

CDAB0001111000111011×

11×

11101

CDAB00011110001011111110111

××11100001F=BC+ABD+BCD00任意項(xiàng)為我所用！F’=BC+ABD+BCDXYZF=f（X，Y，Z）在圖上標(biāo)出此邏輯函數(shù)，并寫(xiě)出其邏輯表達(dá)式。XZ0×0XZ1×1

Y×0×100101111010001000布置自學(xué)與實(shí)驗(yàn)自學(xué)內(nèi)容自學(xué)范圍——

第二章

§2.5

重點(diǎn):§2.5.1§2.5.2

§2.5.4§2.5.5新的學(xué)習(xí)方法

——工程意識(shí)！§2.5.1

組合邏輯電路的特點(diǎn),組合二字的含義?！?.5.2

會(huì)分析組合邏輯電路?！?.5.3

讀懂用混合邏輯繪制的圖§2.5.4

掌握組合電路的描述方法。

自學(xué)內(nèi)容(學(xué)習(xí)要求)§2.5.5.1~§2.5.5.2編碼器與譯碼器的作用(定義)讀懂功能表掌握邏輯符號(hào)的含義能用VHDL進(jìn)行描述編碼器與譯碼器的電路特點(diǎn)編碼器與譯碼器的功能擴(kuò)展原理譯碼器的應(yīng)用及其根據(jù)自學(xué)內(nèi)容(思考題)自學(xué)內(nèi)容(思考題)§2.5.5.3數(shù)據(jù)選擇器的功能數(shù)據(jù)選擇器的電路特點(diǎn)數(shù)據(jù)選擇器的應(yīng)用與擴(kuò)展注意通過(guò)這幾個(gè)器件掌握其共性的東西,如電路特點(diǎn)、功能表閱讀方法、使能端使用方法等。實(shí)驗(yàn)內(nèi)容與要求實(shí)驗(yàn)內(nèi)容

門(mén)電路的功能與特性

功能——邏輯功能

真值表，邏輯表達(dá)式等

特性——電氣性能

輸入特性，輸出特性，電壓轉(zhuǎn)換特性等

本周實(shí)驗(yàn)要求通過(guò)測(cè)試集成電路的功能，熟悉示波器與脈沖信號(hào)源的使用。預(yù)習(xí)內(nèi)容（