集成電路schematic-composer關(guān)于cadence原理圖

SchematicComposer集成電路目錄Cadence簡(jiǎn)述電路圖編輯工具schematiccomposer簡(jiǎn)介實(shí)例操作演示[差分放大器（原理圖）+全加器（Verilog）]Cadence概述全球最大的EDA公司提供系統(tǒng)級(jí)至版圖級(jí)的全線解決方案系統(tǒng)龐雜，工具眾多，不易入手除綜合外，在系統(tǒng)設(shè)計(jì)，在前端設(shè)計(jì)輸入和仿真，自動(dòng)布局布線，版圖設(shè)計(jì)和驗(yàn)證等領(lǐng)域居行業(yè)領(lǐng)先地位具有廣泛的應(yīng)用支持電子設(shè)計(jì)工程師必須掌握的工具之一Cadence的系統(tǒng)組織結(jié)構(gòu)大多數(shù)Cadence工具使用同樣的庫(kù)模型，庫(kù)結(jié)構(gòu)按目錄結(jié)構(gòu)組織數(shù)據(jù)，這利于不同工具之間的數(shù)據(jù)交互和一致操作。物理組織邏輯組織目錄庫(kù)子目錄單元子目錄視圖系統(tǒng)組織結(jié)構(gòu)TermsandDefinitions庫(kù)（library）：特定工藝相關(guān)的單元集合單元（cell）：構(gòu)成系統(tǒng)或芯片模塊的設(shè)計(jì)對(duì)象視圖（view）：?jiǎn)卧囊环N預(yù)定義類型的表示CIW：命令解釋窗口Library、cell與view三者之間的關(guān)系library(庫(kù))的地位相當(dāng)于文件夾，它用來存放一整個(gè)設(shè)計(jì)的所有數(shù)據(jù)，包括子單元（cell）以及子單元（cell）中的多種視圖（view）。新建庫(kù)時(shí)注意選擇鏈接所用工藝pdk的techfile。Cell（單元）可以是一個(gè)簡(jiǎn)單的單元，像一個(gè)與非門，也可以是比較復(fù)雜的單元（由symbol搭建而成）。View則包含多種類型，常用的有schemetic，symbol，layout，calibre等等,新建Cellview要注意選擇View的類型,一般默認(rèn)選擇symbol。系統(tǒng)啟動(dòng)系統(tǒng)啟動(dòng)1前端啟動(dòng)命令命令規(guī)模功能icdes基本數(shù)字模擬設(shè)計(jì)輸入icdssicde加數(shù)字設(shè)計(jì)環(huán)境icmsm前端模擬、混合、微波設(shè)計(jì)iccaxl前端設(shè)計(jì)加布局規(guī)劃系統(tǒng)啟動(dòng)2版圖工具啟動(dòng)命令命令規(guī)模功能layouts基本版圖設(shè)計(jì)（具有交互DRC功能）layoutPlusm基本版圖設(shè)計(jì)（具有自動(dòng)化設(shè)計(jì)工具和交互驗(yàn)證工具）系統(tǒng)啟動(dòng)3系統(tǒng)級(jí)啟動(dòng)命令命令規(guī)模功能swbsPcb設(shè)計(jì)msfbl混合型號(hào)IC設(shè)計(jì)icfbxl前端到后端大多數(shù)工具電路圖編輯工具schematiccomposerComposer不但界面友好，操作方便，而且功能非常強(qiáng)大

電路圖輸入用硬件描述語(yǔ)言（如VHDL及Verilog）電路圖編輯工具ComposerSchematicComposer編輯SchematicComposer的一般流程圖Schematiccomposer輸入指令icfb啟動(dòng)工具Schematiccomposer建新一個(gè)library:selectFile-New-librarySchematiccomposer新建一個(gè)CellviewIntheCIWorLibraryManager,selectFile-New-CellviewDefaultViewNamesubjecttooverrideselect:composer-schematicSchematiccomposer添加器件（view一般選擇symbol）所用器件清單LibraryCellProperties/CommentsAnalogLibpnp(3個(gè))ModelName=trpnpAnalogLibnpn（2個(gè)）ModelName=trpnpAnalogLibpmos4ModelName=trpnp，Length=8u，Width=iPar（“1”）*16AnalogLibpmos4ModelName=trpnpLength=iPar（“w”）/16，Width=128uAnalogLibnmos4(2個(gè))ModelName=trpnpWidth=100u，Length=10uAnalogLibresResistance=2.5KAnalogLibcapCapacitance=CAP（DesignVariable）AnalogLibvdd，vssmos管的主要參數(shù)multiplier表示幾個(gè)管子并聯(lián)數(shù)Length表示溝道長(zhǎng)度，設(shè)計(jì)時(shí)我們按照長(zhǎng)溝道設(shè)計(jì)L取值>＝1umTotalWidth表示總的溝道寬度FingerWidth表示一個(gè)finger的寬度Fingers表示finger的個(gè)數(shù)Totalwidth＝fingerwitdth×fingerwidth設(shè)計(jì)時(shí)盡量使mos管接近方形，而不是長(zhǎng)條形一些快捷鍵以下是一些常用的快捷鍵：i添加元件，即打開添加元件的窗口；[縮小兩倍；]擴(kuò)大兩倍；w連線（細(xì)線）；f全圖顯示；p查看元件屬性；m整體移動(dòng)（帶連接關(guān)系）；shift+m移動(dòng)（不帶連接關(guān)系）。差分放大電路圖Schematiccomposer添加管腳SelectAdd-pinorpressp

每一個(gè)管腳都有確定的名字和方向（input，output,inputoutput）。

管腳有三種類型：

SchematicpinsSymbolpinsOffsheetpins

電路檢查Pressthebuttonofcheckandsave.生成符號(hào)在amplifierschematic窗口中，依次選擇：design→createcellview→Fromcellview，打開CellviewFromCellview窗口點(diǎn)擊OK，自動(dòng)生成symbol全加器（verilog）同樣，建新一個(gè)library，再新建一個(gè)cell

view,Tool選擇Verilog-Editor,點(diǎn)ok。此時(shí)會(huì)彈出編輯窗口，把verilog代碼輸入即可。全加器（verilog）再新建一個(gè)cellview，Tool選擇Composer-Symbol，點(diǎn)ok進(jìn)入。在amplifierschematic窗口中，依次選擇：design→createcellview→Fromcellview，打開CellviewFromCellview窗口，F(xiàn)romviewname為adder1（這就是之前的verilog代碼），ToViewName為symbol,點(diǎn)ok。全加器（verilog）進(jìn)入symbolgenerationoptions對(duì)輸入輸出端口進(jìn)行分配，點(diǎn)OK得到Symbol。

全加器（verilog）代碼如下：moduleadd(s,co,a,b,ci); output[3:0]s; outputco; input[3:0]a,b; inputci; regco; reg[3:0]s; always@(*) begin