數(shù)字邏輯智慧樹知到期末考試答案章節(jié)答案2024年煙臺(tái)大學(xué)

數(shù)字邏輯智慧樹知到期末考試答案+章節(jié)答案2024年煙臺(tái)大學(xué)數(shù)字邏輯電路按功能來(lái)劃分兩大類,它們分別是()。

答案:組合邏輯電路###時(shí)序邏輯電路對(duì)N位寄存器以下敘述正確的是()。

答案:它可以存儲(chǔ)N位二進(jìn)制數(shù)###它需要N個(gè)觸發(fā)器構(gòu)成與二進(jìn)制數(shù)10010110.01對(duì)應(yīng)的十六進(jìn)制數(shù)為（）

答案:96.4有一個(gè)或非門構(gòu)成的SR鎖存器，當(dāng)輸入為R=0,S=1時(shí)，則Q*為（）

答案:1將二進(jìn)制數(shù)1011.01轉(zhuǎn)換為對(duì)應(yīng)的十進(jìn)制數(shù)是（）

答案:11.25已知Y=A+AB′+A′B,下列結(jié)果中正確的是（）

答案:Y=A+B如需要判斷兩個(gè)二進(jìn)制數(shù)的大小或相等，可以使用(

)電路。

答案:數(shù)據(jù)比較器輸出低電平有效的二—十進(jìn)制譯碼器的輸入8421BCD碼為0110時(shí)，其輸出Y'9～Y'0為()。

答案:1110111111一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（）個(gè)數(shù)據(jù)信號(hào)輸出。

答案:16

答案:翻轉(zhuǎn)運(yùn)用你學(xué)過(guò)的邏輯代數(shù)公式，下列不正確的是（）

答案:A(A+B)′=A+B′用公式法化簡(jiǎn)邏輯函數(shù)Y=AC+BC'+A'B最簡(jiǎn)與或式為（）

答案:AC+B構(gòu)成一個(gè)五進(jìn)制的計(jì)數(shù)器至少需要（）個(gè)觸發(fā)器

答案:3有一個(gè)與非門構(gòu)成的SR鎖存器，當(dāng)輸入為R'=1,S'=0時(shí)，則Q*為（）

答案:1一個(gè)有雙輸入端A、B的或非門，當(dāng)B分別為0、1時(shí)，輸出Y分別為

答案:A',0下列對(duì)組合邏輯電路特點(diǎn)的敘述中，錯(cuò)誤的是（）

答案:電路主要由各種門組合而成，還包含存儲(chǔ)信息的記憶元件3線—8線譯碼器74HC138，當(dāng)片選信號(hào)S1S2′S3′為（）時(shí)，芯片被選通

答案:100下列中規(guī)模組合邏輯器件中，能夠?qū)⒉⑿袛?shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)的是()

答案:數(shù)據(jù)選擇器在邏輯代數(shù)基本運(yùn)算法則中：A+A=(

)。

答案:A一個(gè)4位移位寄存器原來(lái)的狀態(tài)為0000，如果串行輸入始終為1，則經(jīng)過(guò)4個(gè)移位脈沖后寄存器的內(nèi)容為()。

答案:1111把一個(gè)5進(jìn)制計(jì)數(shù)器與一個(gè)10進(jìn)制計(jì)數(shù)器串聯(lián)可得到15進(jìn)制計(jì)數(shù)器。

答案:錯(cuò)對(duì)4位二進(jìn)制集成計(jì)數(shù)器以下敘述正確的是()。

答案:它是模為16的計(jì)數(shù)器###它的異步清零端有效時(shí)可隨時(shí)將計(jì)數(shù)器置0###它的同步置數(shù)端有效時(shí)可在CP控制下置入合適的數(shù)n位數(shù)碼全為1的二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)為（）

答案:2n-1

答案:5下列等式不正確的是（）

答案:(A+B)′=A′+B′用公式法化簡(jiǎn)函數(shù)為最簡(jiǎn)與或式F=A+ABC+AB'C'+BC+B'C'

答案:A+BC+B'C'在設(shè)計(jì)8421BCD碼的譯碼器時(shí)，可以做為無(wú)關(guān)項(xiàng)在設(shè)計(jì)中加以利用的偽碼為0000~1111中16種狀態(tài)的（）

答案:后六個(gè)

答案:翻轉(zhuǎn)下列不是3線─8線譯碼器74LS138輸出端狀態(tài)的是（）

答案:01011100JK觸發(fā)器要實(shí)現(xiàn)Q*=1時(shí)，J、K端的取值為（）

答案:J=1,K=0將具有約束條件AB+AD'=0的邏輯函數(shù)F=∑m(0，2，3，4，6，7，9)，化為最簡(jiǎn)與或式結(jié)果應(yīng)為(

)。

答案:AC'+A'C+D'若在編碼器中有50個(gè)編碼對(duì)象，則輸出二進(jìn)制代碼位數(shù)至少需要（）位

答案:6同步計(jì)數(shù)器是指()的計(jì)數(shù)器。

答案:各觸發(fā)器時(shí)鐘端連在一起，統(tǒng)一由系統(tǒng)時(shí)鐘控制D觸發(fā)器的特征方程Q*=D，而與Qn無(wú)關(guān)，所以，D觸發(fā)器不是時(shí)序電路。

答案:錯(cuò)下列編碼器中，對(duì)輸入信號(hào)沒有約束的是（）

答案:優(yōu)先編碼器###74HC148時(shí)序邏輯電路是數(shù)字電路中非常重要的知識(shí)，下面所講的不屬于時(shí)序邏輯電路的特點(diǎn)的是（）

答案:時(shí)序電路由各種門電路構(gòu)成，不具有記憶功能###時(shí)序電路的輸出僅取決于當(dāng)前的輸入，而與過(guò)去的輸入無(wú)關(guān)用公式法化簡(jiǎn)函數(shù)為最簡(jiǎn)與或式F=AB'+A'CD+B+C'+D'

答案:1優(yōu)先編碼器同時(shí)有兩個(gè)輸入信號(hào)時(shí)，是對(duì)(

)的輸入信號(hào)編碼。

答案:優(yōu)先級(jí)別最高經(jīng)過(guò)有限個(gè)CP脈沖后，可由任意一個(gè)無(wú)效狀態(tài)進(jìn)入有效狀態(tài)的計(jì)數(shù)器是(

)自啟動(dòng)的計(jì)數(shù)器。

答案:能A+BC=（）。

答案:（A+B)（A+C）對(duì)于JK觸發(fā)器，輸入J＝1，K＝1，CLK脈沖作用后，觸發(fā)器的次態(tài)應(yīng)為（）。

答案:Q'下列等式正確的是（）

答案:A+A'=1()碼屬于無(wú)權(quán)碼

答案:余三碼JK觸發(fā)器，若輸入J＝1，K＝0，則時(shí)鐘有效后，觸發(fā)器的次態(tài)應(yīng)為（）。

答案:1用公式法化簡(jiǎn)邏輯函數(shù)Y=A+(B+C')'(A+B'+C)(A+B+C)最簡(jiǎn)與或式為（）

答案:A+B'C若變量A，B，C，D，E取值為10011時(shí)，某最小項(xiàng)的值為1，則此最小項(xiàng)是()

答案:AB'C'DE0輸出有效的3線─8線譯碼器74LS138，若使輸出Y3=0，則輸入量A2A1A0應(yīng)為()

答案:011邏輯函數(shù)Y(A,B,C,D)=∑m(3,5,6,7,10)+∑d(0,1,2,4,8)，最簡(jiǎn)與或式為（）

答案:A'+B'D'用公式法化簡(jiǎn)邏輯函數(shù)Y=ABD+AB'CD'+AC'DE+A最簡(jiǎn)與或式為（）

答案:A以下哪一些不符合對(duì)偶規(guī)則(

)。

答案:原變量和反變量互換

答案:翻轉(zhuǎn)設(shè)計(jì)一個(gè)能存放8位二進(jìn)制代碼的寄存器，需要()個(gè)觸發(fā)器。

答案:8卡諾圖化簡(jiǎn)是邏輯函數(shù)化簡(jiǎn)的有效工具，關(guān)于卡諾圖化簡(jiǎn)，下列不正確的是（）

答案:卡諾圖中排列呈矩形的6個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng)，消去3對(duì)因子由3級(jí)觸發(fā)器構(gòu)成的環(huán)型和扭環(huán)型計(jì)數(shù)器的計(jì)數(shù)模值依次為()。

答案:3和68線—3線優(yōu)先編碼器，輸入端低有效，輸入端I0’、I7’同時(shí)有效時(shí)，輸出原碼輸出，則輸出結(jié)果為（）。

答案:111二-十進(jìn)制編碼器是指(

)。

答案:將0～9個(gè)數(shù)字轉(zhuǎn)換成二進(jìn)制代碼的電路下列各種門中，屬于復(fù)合邏輯門的是（）

答案:異或門一個(gè)8選1的數(shù)據(jù)選擇器,當(dāng)選擇控制端A2A1A0的值分別為101時(shí)，輸出端輸出（）的值。

答案:D5一個(gè)多位數(shù)357，請(qǐng)用8421BCD碼表示為（）

答案:0011010101114位數(shù)值比較器74LS85三個(gè)擴(kuò)展端不用時(shí)應(yīng)按（）連接

答案:I（A>B）=0,I（A=B）=1,I（A邏輯函數(shù)Y(A,B,C,D)=∑m(0,2,4,6,9,13)+d(1,3,5,7,11,15)的最簡(jiǎn)與或式為（）

答案:A’+D四位移位寄存器可以寄存四位數(shù)碼，若將這些數(shù)碼從串行數(shù)據(jù)輸入端移入寄存器，需經(jīng)過(guò)(

)個(gè)時(shí)鐘周期。

答案:4

答案:保持若J=K′，則完成（）觸發(fā)器的邏輯功能.

答案:D觸發(fā)器四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Di和地址碼Ai之間的邏輯表達(dá)式為Y=（）

答案:A1′A0′D0+A1′A0D1+A1A0′D2+A1A0D3與二進(jìn)制數(shù)1101011.011對(duì)應(yīng)的八進(jìn)制數(shù)為（）

答案:153.3由或非門構(gòu)成的RS觸發(fā)器的特征方程是（

）

答案:Q*=S+R'Q對(duì)于或非門，只要有一個(gè)輸入為高電平，則輸出就為0(低)電平，所以對(duì)或非門多余輸入端的處理不能接1(高)電平。

答案:對(duì)能記憶一位二值信號(hào)的基本邏輯單元叫觸發(fā)器。

答案:對(duì)從若干輸入數(shù)據(jù)中選擇一路作為輸出的電路叫數(shù)據(jù)選擇器。

答案:對(duì)移位寄存器的主要功能有()。

答案:實(shí)現(xiàn)串/并轉(zhuǎn)換###保存數(shù)據(jù)###構(gòu)成移位型計(jì)數(shù)器屬于組合邏輯電路的部件是（）

答案:譯碼器###比較器###編碼器集成電路74LS138是3/8線譯碼器，譯碼器為輸出低電平有效，若輸入為A2A1A0=101時(shí)，輸出由高位到低位應(yīng)為（）。

答案:11011111若要設(shè)計(jì)一個(gè)脈沖序列為1101001110的序列信號(hào)發(fā)生器，應(yīng)選用（）進(jìn)制計(jì)數(shù)器。

答案:10二進(jìn)制數(shù)10101轉(zhuǎn)換為十進(jìn)制數(shù)是（）

答案:213線─8線譯碼器74LS138，當(dāng)控制端使其處于不譯碼狀態(tài)時(shí)，各輸出端的狀態(tài)為（

）

答案:全為1狀態(tài)16選1的數(shù)據(jù)選擇器地址輸入（控制）端有（）個(gè)。

答案:48421BCD碼的權(quán)值從高位到低位分別為（）

答案:8421一位數(shù)據(jù)比較器，若A、B為兩個(gè)一位數(shù)碼的表示變量，當(dāng)A>B時(shí)輸出Y=1，則輸出Y的表達(dá)式為Y=()

答案:AB'下列電路中不屬于時(shí)序電路的是()。

答案:譯碼器半加器和的輸出端與輸入端的邏輯關(guān)系是（）

答案:異或一個(gè)觸發(fā)器可記錄一位二進(jìn)制代碼，它有(

)個(gè)穩(wěn)態(tài)。

答案:2任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還與電路原來(lái)狀態(tài)有關(guān)的電路叫()。

答案:時(shí)序邏輯電路用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)Y=A1A0+A1′A0，應(yīng)使（）

答案:D0=D2=0，D1=D3=1帶符號(hào)位二進(jìn)制數(shù)(101101)2的補(bǔ)碼是（）

答案:110011以下電路中，加以適當(dāng)輔助門電路，（）適于實(shí)現(xiàn)單輸出組合邏輯電路

答案:數(shù)據(jù)選擇器表示一個(gè)最大的3位十進(jìn)制數(shù)，所需二進(jìn)制數(shù)的位數(shù)至少是（）

答案:10若011010010101采用8421BCD碼，請(qǐng)寫出其對(duì)應(yīng)的十進(jìn)制數(shù)字為（）

答案:695三變量的全部最小項(xiàng)有（）

答案:8欲表示十進(jìn)制數(shù)的十個(gè)數(shù)碼，需要二進(jìn)制數(shù)碼位的位數(shù)是（）

答案:4邏輯函數(shù)Y(A,B,C)=∑m(0,1,2,4,6)為最簡(jiǎn)與或式為（）

答案:A'B'+C'構(gòu)成時(shí)序電路最基本的元器件是（）

答案:觸發(fā)器101鍵盤的編碼器輸出（）位二進(jìn)制代碼

答案:7十進(jìn)制數(shù)39.54的余3BCD碼是（）

答案:01101100.10000111下列等式正確的是（）

答案:A+AB+B=A+B組合電路不含有記憶功能的器件。

答案:對(duì)格雷碼具有任何相鄰碼只有一位碼元不同的特性

答案:對(duì)JK觸發(fā)器沒有翻轉(zhuǎn)功能。

答案:錯(cuò)將8個(gè)“1”異或起來(lái)得到的結(jié)果為1。

答案:錯(cuò)組合邏輯電路的特點(diǎn)有(

)。

答案:任何時(shí)刻的輸出，僅與當(dāng)時(shí)的輸入狀態(tài)組合有關(guān)，與電路過(guò)去的狀態(tài)無(wú)關(guān)###不具有“記憶”功能對(duì)一個(gè)3線-8線譯碼器正確的敘述是(

)。

答案:它有3個(gè)主要輸入端###它是二進(jìn)制譯碼器###同一時(shí)間只有一個(gè)輸出端是有效的對(duì)計(jì)數(shù)器以下敘述正確的是(

)。

答案:有十進(jìn)制和二進(jìn)制計(jì)數(shù)器###有加法,減法,加/減計(jì)數(shù)器之分###有同步和異步計(jì)數(shù)器按集成度可以把集成電路分為(

)

集成電路。

答案:小規(guī)模(SSI)###超大規(guī)模(VLSI)###大規(guī)模(LSI)###中規(guī)模(MSI)將與非門當(dāng)做反相器使用時(shí)各輸入端連接的方法是(

)。

答案:各輸入端并接作為輸入###選一個(gè)輸入端作為輸入，其余的輸入端接高電平用公式法化簡(jiǎn)函數(shù)為最簡(jiǎn)與或式F=A'C'+A'B'+A'C'D'+BC

答案:A'+BC全加器是指(

)。

答案:兩個(gè)同位的二進(jìn)制數(shù)和來(lái)自低位的進(jìn)位三者相加二極管的正向接法是(

)。

答案:電源的正極接陽(yáng)極，電源的負(fù)極接陰極欲使D觸發(fā)器按Q*=Q'工作，應(yīng)使輸入D=（）

答案:Q'編碼器的邏輯功能是將（）

答案:輸入的高、低電平編成對(duì)應(yīng)輸出的二進(jìn)制代碼

答案:三進(jìn)制計(jì)數(shù)器4位二進(jìn)制減法計(jì)數(shù)器從0000開始計(jì)數(shù),其下一個(gè)計(jì)數(shù)值為(

)。

答案:1111把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)最大可得到（）進(jìn)制計(jì)數(shù)器。

答案:20當(dāng)要在數(shù)碼管上顯示5時(shí)，則其輸入端上應(yīng)加（）信號(hào)

答案:1011011與二進(jìn)制數(shù)1111等值的十進(jìn)制數(shù)是（）

答案:15邏輯函數(shù)Y(A,B,C)=∑m(6,7)，約束條件：m0+m4+m5=0的最簡(jiǎn)與或式為（）

答案:A寫出9對(duì)應(yīng)的余3碼是（）

答案:11004選1數(shù)據(jù)選擇器的地址輸入為A1、A0，數(shù)據(jù)輸入為D0、D1、D2、D3，若用它實(shí)現(xiàn)邏輯函數(shù)F=A+B，且A、B作地址輸入量，則要求數(shù)據(jù)輸入端D0D1D2D3為(

)

答案:0111邏輯函數(shù)中的邏輯“與”和它對(duì)應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為（）

答案:邏輯乘(8C)H的等值十進(jìn)制數(shù)是（）

答案:140（36）10轉(zhuǎn)換為二進(jìn)制數(shù)是（）

答案:100100邏輯函數(shù)Y（A,B）=A+B’的最小項(xiàng)之和為（）

答案:A’B’+AB+AB’譯碼器的邏輯功能是將（）

答案:輸入的二進(jìn)制代碼譯成對(duì)應(yīng)輸出的高、低電平

答案:D觸發(fā)器(

)是時(shí)序邏輯電路的典型電路。

答案:計(jì)數(shù)器下列邏輯函數(shù)中，F(xiàn)恒為0的是（）

答案:F(A,B,C)=m0.m5.m2

答案:14有一個(gè)與非門構(gòu)成的SR鎖存器，當(dāng)輸入為R'=1,S'=1時(shí)，則Q*為（）

答案:保持用公式法化簡(jiǎn)函數(shù)為最簡(jiǎn)與或式F=AB'CD+ABC'D'+AB'+AD'+AB'C

答案:AB'+AD'帶符號(hào)位二進(jìn)制數(shù)(001101)2的補(bǔ)碼是（）

答案:001101二進(jìn)制數(shù)-10110的補(bǔ)碼為()

答案:101010與十進(jìn)制數(shù)9等值的二進(jìn)制數(shù)為（）

答案:1001一個(gè)四輸入端與非門，使其輸出為0的輸入變量取值組合有()種

答案:1N個(gè)觸發(fā)器可以構(gòu)成能寄存()位二進(jìn)制數(shù)碼的寄存器。

答案:N一個(gè)兩輸入端的門電路，當(dāng)輸入為1和0時(shí)，輸出不是1的門是（）

答案:或非門8線—3線優(yōu)先編碼器74HC148輸入端I1’、I5’同時(shí)有效時(shí)輸出二進(jìn)制數(shù)為（）。

答案:010

答案:10用三線-八線譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)Y=A2+A2′A1′，應(yīng)（）。

答案:用或門，Y=Y=Y0′+Y1′+Y4′+Y5′+Y6′+Y7′移位寄存器不具有的功能是（）

答案:譯碼功能一個(gè)三變量的邏輯函數(shù)，其最小項(xiàng)m0*m7結(jié)果為（）。

答案:0能實(shí)現(xiàn)1位二進(jìn)制帶進(jìn)位加法運(yùn)算的是（）。

答案:全加器構(gòu)成一個(gè)六進(jìn)制的計(jì)數(shù)器至少需要（）個(gè)觸發(fā)器

答案:3通過(guò)級(jí)聯(lián)方法，把兩片4位二進(jìn)制計(jì)數(shù)器74LS161連接成為8位二進(jìn)制計(jì)數(shù)器后，其最大模值是100

答案:錯(cuò)集成四位同步二進(jìn)制加法計(jì)數(shù)器74161用置數(shù)法來(lái)改接成其它進(jìn)制計(jì)數(shù)器時(shí),由于置數(shù)端是同步的,所以預(yù)置數(shù)時(shí)對(duì)應(yīng)的狀態(tài)是計(jì)數(shù)循環(huán)中的一個(gè)穩(wěn)定的狀態(tài)。

答案:對(duì)時(shí)序邏輯電路按觸發(fā)器時(shí)鐘端的連接方式不同可以分為(

)。

答案:同步時(shí)序邏輯電路###異步時(shí)序邏輯電路可以用來(lái)暫時(shí)存放數(shù)據(jù)的器件叫(

)。

答案:寄存器

答案:7

答案:1：56四位移位寄存器可以寄存四位數(shù)碼，若將這些數(shù)碼全部從串行輸出端輸出，需經(jīng)過(guò)(

)個(gè)時(shí)鐘周期。

答案:43級(jí)觸發(fā)器若構(gòu)成環(huán)型計(jì)數(shù)器，其模值為(

)。

答案:3下面屬于時(shí)序電路的特點(diǎn)的是（）

答案:時(shí)序電路通常由組合電路和觸發(fā)器構(gòu)成###時(shí)序電路的輸出不僅取決于當(dāng)前的輸入，還和原來(lái)的狀態(tài)有關(guān)若4位同步二進(jìn)制減法計(jì)數(shù)器當(dāng)前的狀態(tài)是0111，下一個(gè)輸入時(shí)鐘脈沖后，其內(nèi)容變?yōu)?

)。

答案:0110鐘控RS觸發(fā)器的特征方程是（

）

答案:Q*=S+R'Q有一個(gè)與非門構(gòu)成的SR鎖存器，當(dāng)輸入為R'=0,S'=1時(shí)，則Q*為（）

答案:0RS觸發(fā)器中，不允許的輸入是()

答案:RS=11當(dāng)JK觸發(fā)器處于翻轉(zhuǎn)功能時(shí)，其輸出的次態(tài)為(

)。

答案:與原態(tài)相反對(duì)于JK觸發(fā)器，若J=K，則可完成(

)觸發(fā)器的邏輯功能

答案:T對(duì)觸發(fā)器正確的敘述是(

)。

答案:它是最簡(jiǎn)單的時(shí)序邏輯電路###不同類型的觸發(fā)器可以相互轉(zhuǎn)換###它的Q端反映了它的狀態(tài)按邏輯功能來(lái)劃分，觸發(fā)器可以分為(

)。

答案:D觸發(fā)器###T觸發(fā)器###RS觸發(fā)器###JK觸發(fā)器存儲(chǔ)8位二進(jìn)制信息要（

）個(gè)觸發(fā)器。

答案:8對(duì)于JK觸發(fā)器，輸入J＝0，K＝1，CLK脈沖作用后，觸發(fā)器的次態(tài)應(yīng)為（）。

答案:0當(dāng)變量A，B，C取值為000和111時(shí),輸出Y為1,其他均為0.因此它是一種能夠判斷(

)。

答案:輸入信號(hào)是否一致一個(gè)二進(jìn)制編碼器若需要對(duì)4個(gè)輸入信號(hào)進(jìn)行編碼，則要采用4位二進(jìn)制代碼

答案:錯(cuò)將1999個(gè)“1”異或起來(lái)得到的結(jié)果為1

答案:對(duì)一位數(shù)據(jù)比較器，若A、B為兩個(gè)一位數(shù)碼的表示變量，當(dāng)A>B時(shí)輸出Y=1，則輸出Y的表達(dá)式為Y=(

)

答案:AB'4位二進(jìn)制譯碼器，其輸出端個(gè)數(shù)為()

答案:16下列電路中，不屬于組合邏輯電路的有(

)。

答案:計(jì)數(shù)器###寄存器組合邏輯電路在電路結(jié)構(gòu)上的特點(diǎn)是(

)。

答案:只含有門電路###不含存儲(chǔ)單元###不含反饋電路對(duì)于普通編碼器和優(yōu)先編碼器下面的說(shuō)法正確的是（）

答案:普通編碼器只允許輸入一個(gè)編碼信號(hào)，優(yōu)先編碼器允許輸入多個(gè)編碼信號(hào)輸出高電平有效的4線—16線譯碼器的輸入,ABCD=1010時(shí)，輸出Y15～Y0=(

)。

答案:0000010000000000正邏輯關(guān)系是指(

)。

答案:用1表示高電平，用0表示低電平基本邏輯門是

(

)。

答案:非門###或門###與門為實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)目偩€結(jié)構(gòu)，要選用(

)門電路。

答案:三態(tài)門三態(tài)輸出門的輸出端可以出現(xiàn)(

)3種狀態(tài)。

答案:低電平###高電平###高阻函數(shù)Y=B'+A中，包含的最小項(xiàng)個(gè)數(shù)為

(

).

答案:3邏輯函數(shù)Y(A,B,C,