數(shù)字電子技術(shù)智慧樹知到期末考試答案章節(jié)答案2024年中南民族大學(xué)

數(shù)字電子技術(shù)智慧樹知到期末考試答案+章節(jié)答案2024年中南民族大學(xué)用或非門可以實(shí)現(xiàn)任意邏輯函數(shù)的功能。()

答案:對相同變量構(gòu)成的兩個不同最小項(xiàng)相“與”為0。（）

答案:對3/8譯碼器的輸入，控制信號所有組合至少包括5種組合。（）

答案:對計(jì)數(shù)器的模是指其電路的輸出個數(shù)。（）

答案:錯當(dāng)二輸入與非門的輸入為11時,其輸出為1。()

答案:錯

答案:錯三態(tài)門不是指具有三種邏輯值。()

答案:對二進(jìn)制并行加法器74283是時序邏輯電路。（）

答案:錯邏輯門就是一個組合邏輯電路。()

答案:對邏輯函數(shù)表達(dá)式化簡可以采用卡諾圖作為工具。（）

答案:對74194芯片不僅可以實(shí)現(xiàn)寄存的功能，還可以實(shí)現(xiàn)左移、右移。（）

答案:對74194芯片的清零功能為同步清零。（）

答案:錯74193芯片是寄存器芯片。（）

答案:錯設(shè)計(jì)一個模4加減可逆計(jì)數(shù)器需要用4個觸發(fā)器。（）

答案:錯

答案:錯異或門的輸入端可以是三個以上的輸入變量。()

答案:錯對于多輸出組合邏輯電路，僅將各單個輸出函數(shù)化為最簡表達(dá)式不一定能夠使整體電路達(dá)到最簡。（）

答案:對余三碼表示的一位十進(jìn)制數(shù)轉(zhuǎn)換為8421碼，無關(guān)項(xiàng)有6個。（）

答案:對模5可逆計(jì)數(shù)器是指有超過5個狀態(tài)的循環(huán)。（）

答案:錯由于與非門不經(jīng)濟(jì)，所以一般在實(shí)現(xiàn)邏輯電路時采用不多。()

答案:錯使異或門的輸出為1時,其輸入組合為（）邏輯。

答案:01###10

答案:圖中芯片中的CLR為清零信號###圖中實(shí)現(xiàn)了一個模10計(jì)數(shù)器組合邏輯電路設(shè)計(jì)步驟中，可能跳過的步驟包括（）。

答案:根據(jù)需要變換邏輯函數(shù)###化簡邏輯函數(shù)關(guān)于隱含表化簡法化簡原始狀態(tài)圖，描述正確的是（）。

答案:原始狀態(tài)圖的化簡是指采用化簡技術(shù)從原始狀態(tài)表中消去多余狀態(tài)###關(guān)聯(lián)比較之后，才可以找到所有的等效對###尋找等效對時，要進(jìn)行兩輪比較。組合邏輯電路分析的基本步驟包括（）。

答案:根據(jù)邏輯電路寫出輸出函數(shù)表達(dá)式###化簡輸出函數(shù)表達(dá)式###功能評價下列4種類型的邏輯門中，可以用（）實(shí)現(xiàn)三種基本運(yùn)算。

答案:與非門###或非門屬于互逆的概念包括（）。

答案:分析與設(shè)計(jì)###譯碼器與編碼器###選擇器與分配器組合邏輯電路包含的邏輯門（）。

答案:非門###與非門###異或門關(guān)于時序邏輯電路分析，描述正確的是（）。

答案:根據(jù)電路的狀態(tài)圖或時間圖，就可以用文字歸納出電路的邏輯功能###時序邏輯電路分析的第一步是寫出電路的輸出函數(shù)和激勵函數(shù)表達(dá)式建立組合邏輯電路的方法包括（）。

答案:分析方法###真值表方法一個4位二進(jìn)制并行加法器，對外有（）個進(jìn)位輸出函數(shù)。

答案:1設(shè)2輸入與非門的輸入為x和y，輸出為z，當(dāng)z為低電平時，有（）。

答案:x和y同時為高電平當(dāng)異或門的二輸入為11時,其輸出為（）邏輯。

答案:0二進(jìn)制譯碼器74138工作狀態(tài)下，當(dāng)輸入為101時，輸出端（）有效。

答案:中規(guī)模邏輯電路中，單個芯片包含的邏輯門數(shù)量在（）。

答案:10到100二進(jìn)制數(shù)1110101.0011101所對應(yīng)的十六進(jìn)制數(shù)和八進(jìn)制數(shù)分別為（）。

答案:65.3A，165.164下列4種類型的邏輯門中，可以用（）實(shí)現(xiàn)所有邏輯運(yùn)算。

答案:或非門一個4路選擇器的邏輯功能，就是從（）個輸入信號中選一個。

答案:4串行進(jìn)位4位二進(jìn)制并行加法器，改成并行進(jìn)位4位二進(jìn)制并行加法器，需要對（）個進(jìn)位函數(shù)優(yōu)化。

答案:3一位二進(jìn)制全加器的本為和，可以用（）個異或門實(shí)現(xiàn)。

答案:2實(shí)現(xiàn)2個3位二進(jìn)制數(shù)相乘的組合邏輯電路，應(yīng)該有（）個輸出端。

答案:6當(dāng)74138芯片處于選通工作狀態(tài),無論三個輸入取哪一種輸入組合,其輸出端有()個為有效輸出。

答案:1隨著微電子技術(shù)的發(fā)展，人們把實(shí)現(xiàn)各種邏輯功能的元器件及其連線都集中制造在同一塊半導(dǎo)體材料小片上，并封裝在一個殼體中，通過引線與外界聯(lián)系，即構(gòu)成所謂的集成電路塊，通常又稱為（）。

答案:集成電路芯片74153四路選擇器，有（）個控制信號。

答案:3

答案:.移位寄存器設(shè)計(jì)一個同步模5計(jì)數(shù)器，需要（）個觸發(fā)器。

答案:3實(shí)現(xiàn)8位寄存器需要使用（）個觸發(fā)器。

答案:8

答案:同步Mealy型對于時序邏輯電路,描述錯誤的是()。

答案:時序邏輯電路中完全不包含組合邏輯電路。

答案:Mealy型關(guān)于集成寄存器74194和集成二進(jìn)制計(jì)數(shù)器74193的清零端，下面描述正確的是（）。

答案:都是異步清零

答案:模8關(guān)于時序邏輯電路，下面的描述正確的是（）。

答案:電路中一定有反饋。關(guān)于集成寄存器74194和集成二進(jìn)制計(jì)數(shù)器74193的預(yù)置（并行輸入）端，下面描述正確的是（）。

答案:74193是異步預(yù)置，74194是同步預(yù)置如下中規(guī)模集成電路中，（）是時序電路。

答案:模十六計(jì)數(shù)器邊沿鐘控D觸發(fā)器，由有效（）決定觸發(fā)器的狀態(tài)如何改變。

答案:低電平鐘控T觸發(fā)器當(dāng)T取值為（）的時候?qū)崿F(xiàn)狀態(tài)翻轉(zhuǎn)。

答案:1觸發(fā)器的“S”端通常用來實(shí)現(xiàn)（）功能。

答案:置1由與非門構(gòu)成的基本RS觸發(fā)器不能出現(xiàn)（）狀態(tài)的輸入。

答案:00鐘控D觸發(fā)器當(dāng)D取值為0時，其功能為（）。

答案:置0觸發(fā)器的“R”端通常用來實(shí)現(xiàn)（）功能。

答案:清零鐘控JK觸發(fā)器有約束條件，其輸入JK不能為00。（）

答案:錯邊沿鐘控D觸發(fā)器，在一個時鐘脈沖周期內(nèi)，其狀態(tài)可以有3次改變。（）

答案:錯簡單鐘控觸發(fā)器會出現(xiàn)空翻現(xiàn)象。（）

答案:對鐘控JK觸發(fā)器當(dāng)JK取值為（）的時候?qū)崿F(xiàn)狀態(tài)翻轉(zhuǎn)。

答案:11組合邏輯電路輸出與輸入的關(guān)系可用（）描述。

答案:真值表下列中規(guī)模通用集成電路中，（）屬于組合邏輯電路。

答案:多路選擇器74153###多路分配器74155###并行加法器74283###譯碼器74138通過代數(shù)的方法，用多路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)時，應(yīng)該（）。

答案:先將函數(shù)表達(dá)式展開為標(biāo)準(zhǔn)與或表達(dá)式。###先將函數(shù)表達(dá)式展開為最小項(xiàng)表達(dá)式。設(shè)計(jì)一個2421碼的“四舍五入”電路，最少需要（）個邏輯門。

答案:0常用的MSI組合邏輯器件包含全加器.譯碼器和分配器。（）

答案:錯超前進(jìn)位二進(jìn)制并行加法器是打斷了進(jìn)位鏈，縮短求和時間。（）

答案:對組合邏輯電路的特點(diǎn)包括（）。

答案:電路中不存在回路譯碼器74138的使能端S1.S2.S3取值為（）時，處于正常工作狀態(tài)。

答案:100把所有無關(guān)項(xiàng)對應(yīng)的函數(shù)值取值1，化簡所得函數(shù)表達(dá)式最簡。（）

答案:錯組合邏輯電路的輸出與所有輸入信號有關(guān)。（）

答案:錯第一塊集成電路問世的時間是（）。

答案:20世紀(jì)50年代末期TTL三態(tài)門的3種輸出狀態(tài)是（）。

答案:高電平###低電平###高阻屬于通用門的邏輯門是（）。

答案:與非門###或非門下列邏輯門中，可以實(shí)現(xiàn)任何邏輯電路的有（）

答案:與非門###或非門###與或非設(shè)2輸入或非門的輸入為x和y，輸出為z，當(dāng)z為高電平時，有（）。

答案:x和y同時為低電平與非門.或非門.與或非門和異或門都是通用門。（）

答案:錯用與門.或門和非門可以實(shí)現(xiàn)任何邏輯函數(shù)。（）

答案:對集電極開路與非門可以很方便的實(shí)現(xiàn)“線與”邏輯。（）

答案:對集電極三態(tài)門與集電極OC門不同，三態(tài)門不可以實(shí)現(xiàn)“線與”邏輯。（）

答案:錯標(biāo)準(zhǔn)與或式是由（

）構(gòu)成的邏輯表達(dá)式。

答案:最小項(xiàng)相或n變量的每個最小項(xiàng)都有（

）個相鄰最小項(xiàng)。

答案:n標(biāo)準(zhǔn)或與式是由（

）構(gòu)成的邏輯表達(dá)式。

答案:最大項(xiàng)相與n個變量可構(gòu)成（

）個最大項(xiàng)。

答案:n個變量可構(gòu)成（

）個最小項(xiàng)。

答案:四變量的最小項(xiàng)m5和m15相與的結(jié)果為（

）。

答案:0邏輯函數(shù)F(A,B,C,D)=∏M(2，4，6，10，11，12，13，14，15)，則該函數(shù)的最小項(xiàng)表達(dá)式為（

）。

答案:F（A,B,C,D）=∑m（0,1,3,5,7,8,9）三變量的全部最小項(xiàng)相或?yàn)椋?/p>

）。

答案:1四變量的全部最大項(xiàng)相與為（

）。

答案:0三變量的最大項(xiàng)A+B+C一共有（

）相鄰最大項(xiàng)。

答案:3

答案:

答案:F=B+D四變量的最大項(xiàng)M5和M10相或的結(jié)果為（

）。

答案:1用卡諾圖化簡邏輯函數(shù)F(A,B,C,D)=∏M(6，7，8，9)可得最簡與或表達(dá)式為（

）。

答案:

答案:數(shù)字系統(tǒng)只能處理二值數(shù)字信號。（）

答案:對若奇偶校驗(yàn)碼為11010011，則采用的是奇校驗(yàn)編碼方式。（）

答案:對兩個余3碼表示的十進(jìn)制數(shù)做加法運(yùn)算時，如果有進(jìn)位產(chǎn)生，則結(jié)果需要進(jìn)行減3修正。（）

答案:錯十進(jìn)制數(shù)的8421碼形式上與對應(yīng)的二進(jìn)制數(shù)相同，本質(zhì)上也時一樣的。（）

答案:錯補(bǔ)碼減法運(yùn)算可以用加法實(shí)現(xiàn)，并且結(jié)果不需要修正。（）

答案:對音頻信號是數(shù)字信號。（）

答案:錯格雷碼是為了檢測代碼傳送過程中是否發(fā)生錯誤的一種可靠性編碼。（）

答案:錯數(shù)字9的ASCII碼是10010011。（）

答案:錯在減法運(yùn)算方式上，反碼和補(bǔ)碼沒有區(qū)別，都可以用加法來實(shí)現(xiàn)。（）

答案:錯2421碼和余3碼都是對9自補(bǔ)代碼。（）

答案:對BCD碼“1011”是十進(jìn)制數(shù)字“8”的（）碼。

答案:余3碼若真值“0”的機(jī)器碼形式為10000000，則該機(jī)器碼為（）。

答案:原碼二進(jìn)制真值-0.1111的原碼.反碼和補(bǔ)碼分別是（）。

答案:原碼是1.1111，反碼是1.0000，補(bǔ)碼是1.0001將十進(jìn)制數(shù)1020轉(zhuǎn)換成二進(jìn)制數(shù)，并得到十六進(jìn)制數(shù)和八進(jìn)制數(shù)，結(jié)果分別是（）。

答案:1111111100；3FC；1774表示任意一個兩位十進(jìn)制數(shù)需要（）位二進(jìn)制數(shù)。

答案: