8088的總線操作和時序課件

8088的總線操作和時序一、IBMPC/XT機主板結(jié)構(gòu)二、IBMPC/XT控制核心三、8088/8086的操作四、8086/8088的總線周期五、8088/8086總線形成六、總線周期的概念七、系統(tǒng)總線上的信號時序八、IBMPC/XT的CPU系統(tǒng)中央處理器8088協(xié)處理器8087總線驅(qū)動器總線控制器8288RAM存儲器ROM存儲器8級中斷電路4通道DMA8通道定時/計數(shù)器喇叭電路鍵盤接口8個擴展插座CBABDB時鐘信號發(fā)生器8284一、IBMPC/XT機主板結(jié)構(gòu)二、IBMPC/XT的控制核心中央處理器8088協(xié)處理器8087地址鎖存器總線控制器8288時鐘信號發(fā)生器8284數(shù)據(jù)收發(fā)器CBABDB三、8088/8086的操作

一個微型機在運行過程中，需要CPU進行許多操作。8088的主要操作有：

1.系統(tǒng)的復位和啟動操作；

2.暫停操作；

3.總線操作；

4.中斷操作；

5.最小組態(tài)下的總線保持；

6.最大組態(tài)下的總線請求/允許。四、8086/8088的總線周期

IBMPC/XT共有七種總線周期：

1.存儲器讀總線周期

2.存儲器寫總線周期

3.I/O讀總線周期

4.I/O寫總線周期

5.中斷響應周期

6.存儲器讀和I/O寫總線周期

7.存儲器寫和I/O讀總線周期8088/8086啟動的總線周期DMA(直接存儲器存?。﹩拥目偩€周期五、8088/8086總線形成

當8088CPU與存儲器和外設構(gòu)成一個計算機系統(tǒng)時，根據(jù)所連接的存儲器和外設的規(guī)模，8088可以有兩種不同的組態(tài)。

1.最小組態(tài)當所連的存儲器容量不大，I/O端口不多時。

系統(tǒng)的地址總線——CPU的AD0~AD7,A8~A15,A15~A19

通過

地址鎖存器8282

構(gòu)成。系統(tǒng)的數(shù)據(jù)總線——直接由AD0~AD15提供，或通過數(shù)據(jù)收發(fā)器8286供給。系統(tǒng)的控制總線——直接由CPU的控制線供給。

2.最大組態(tài)

當要構(gòu)成的系統(tǒng)較大，要求較強的驅(qū)動能力時。系統(tǒng)的地址總線——CPU的AD0~AD7,A8~A15,A15~A19

通過

地址鎖存器8282

構(gòu)成。系統(tǒng)的數(shù)據(jù)總線——通過數(shù)據(jù)收發(fā)器8286供給。系統(tǒng)的控制總線——通過總線控制器8288供給。

兩種組態(tài)通過8088引腳信號MN/MX決定。READYRESETTESTHOLDHLDANMIINTRINTAM/IOWRRDREADYCLKMN/MX+5V系統(tǒng)總線控制總線地址總線A19～

A0數(shù)據(jù)總線D15～D0ALEBHEA19~A16AD15~AD

0

DT/RDEN8086CPUSTB8282OETOE82868284A最小組態(tài)RQ/GT0RQ/GT1TESTNMIINTAS0

S0S0READYREADYRESETMN/MX控制總線地址總線A19～

A0數(shù)據(jù)總線D15～D0BHEA19~A16AD15~AD

0

DT/RDEN8086CPUSTB

8282OETOE82868284A系統(tǒng)總線S0CLKS1MROCS2MWTCDENIORCDT/RIOWCALEINTA8288BHECLK最大組態(tài)最大模式總線形成六、總線周期的概念RQ/GT0RQ/GT1TESTNMIINTAS0

S0S0

READYREADYRESETMN/MX控制總線地址總線A19～

A0數(shù)據(jù)總線D15～D0

BHEA19～A16AD15～AD

0

DT/RDEN8086CPUSTB

8282OETOE82868284AS0CLKS1MROCS2

MWTCDEN

IORCDT/R

IOWCALE

INTA8288BHECLK七、系統(tǒng)總線上的信號時序T1T2T3T4A0-A19MEMRD0-D15CLK有效地址數(shù)據(jù)存儲器讀總線周期T1T2T3Tw

T4A0-A19IOWD0-D15CLK有效地址數(shù)據(jù)I/O寫總線周期八、IBMPC/XT的CPU系統(tǒng)中央處理器8088地址鎖存器總線控制器8288時鐘信號發(fā)生器8284數(shù)據(jù)收發(fā)器內(nèi)部暫存器

IP

ES

SSDSCS輸入/輸出控制電路執(zhí)行部分控制電路123456∑ALU標志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器地址加法器指令隊列緩沖器執(zhí)行部件（EU)總線接口部件（BIU)16位20位16位8位8088/8086CPU12345678910111213141516171819204039383736353433323130292827262524232221

GADAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMINTRCLKGADVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT)HLDA(RQ/GT)WR(LOCK)M/IO(S3)DT/R(S3DEN(S3ALEINTATESTREADYRESET808686/8088引腳信號S0S1S28088的總線周期

8288的命令輸出000

中斷響應INTA001

讀I/O口IORC010

寫

I/O口IOWC,AIOWC011

暫停

—100

取指令代碼MRDC101

讀存儲器MRDC110

寫存儲器MWTC,AMWC111

過渡狀態(tài)

—S0S1S2CLKAENCENIOBMRDCMWTCAMWCIORCIOWCAIOWCINTADT/RDENMCE/PDENALE

狀態(tài)譯碼器控制邏輯

命令信號發(fā)生器

控制信號發(fā)生器

狀態(tài)譯碼器2.總線控制器82888288的控制輸出ALE地址鎖存允許信號DT/R數(shù)據(jù)發(fā)送/接受信號DEN數(shù)據(jù)輸出允許信號MCE/PDEN雙功能引腳輸入信號S0S1S28088的狀態(tài)信號CLK時鐘信號AEN地址輸入允許信號CEN命令允許輸出信號IOBI/O總線方式控制信號

8288引腳信號12345678910IOBCLKS1DT/RALEAENMRDCAMWCMWTCGND

8288VCCS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC201918171615141312113.8284時鐘信號發(fā)生器8284的結(jié)構(gòu)框圖：8284的輸入信號：RES——

外部復位輸入；X1,X2——外接晶振體輸入；

F/C——

輸入控制信號，F(xiàn)/C=0時，由X1,X2外接晶振體形成8088時鐘；

F/C=1時，由EFI輸入外部方波信號形成8088時鐘；OSYNC——同步工作控制信號，當多個8284同時工作時使用；ASYNC——準備好信號的同步控制信號；RDY1——總線準備好信號；AEN1——地址允許信號；RDY2——總線準備好信號；AEN2——地址允許信號；8284的輸出信號：

RESET——

復位信號

READY——

準備好信號

CLK——8088系統(tǒng)時鐘，將晶振體三分頻，產(chǎn)生4.77MHZ

的頻率。

PCLK——

外