邏輯門電路稿

關于邏輯門電路稿2.1二極管和三極管的開關特性2.1.1二極管的開關特性2.1.2三極管的開關特性邏輯輸入信號（高電平或低電平）使門電路中的二極管雙極型三極管場效應管工作在開關狀態(tài)導致輸出亦為邏輯信號（高電平或低電平）。因此，電子元件的開關特性是實現(xiàn)邏輯門電路的基礎。第2頁,共68頁，星期六，2024年，5月2.1.1二極管的開關特性1．二極管的開關作用當，二極管截止，等效為開關斷開當，二極管導通，等效為開關閉合第3頁,共68頁，星期六，2024年，5月2．二極管的開關時間

由于PN結(jié)具有等效電容，二極管的通斷就伴隨著電容的充放電，所以，二極管的通斷轉(zhuǎn)換需要一定時間。即開關時間。1）開通時間ton：二極管從截止轉(zhuǎn)為導通所需的時間。

+v

-

i

RL

+

Iv-

圖2.1.2

二極管的開關時間

（a）

二極管開關電路

(b)二極管的電流波形

O

O

Iv

VF

-VR

IF

-IR

t

t

i

IS

ts

tt

ton

它由2段時間組成，即存儲時間ts和渡越時間tttre=ts+tt。2）反向恢復時間tre：二極管從導通轉(zhuǎn)為截止所需的時間。第4頁,共68頁，星期六，2024年，5月3．PN結(jié)的存儲電荷

正向電壓削弱PN結(jié)的勢壘電場，N區(qū)的電子向P區(qū)擴散并建立電子濃度分布，P區(qū)的空穴向N區(qū)擴散并建立空穴濃度分布。存儲電荷：距PN結(jié)越遠，電荷濃度越低；正向電流越大，電荷的濃度梯度越大，存儲電荷越多。

圖2.1.3PN結(jié)的存儲電荷

+

-

IF

P區(qū)N區(qū)

n--存儲電荷濃度

nN—電子濃度

nP—空穴濃度

x—距離

o

LN

LP

從截止形成穩(wěn)定的正向電流的過程就是二極管的導通時間ton

。PN結(jié)的正向?qū)ㄟ^程：

由于濃度不同，穿越PN結(jié)的電荷繼續(xù)擴散，形成連續(xù)的正向電流。第5頁,共68頁，星期六，2024年，5月

+

-

iR

P區(qū)N區(qū)

圖2.1.4PN存儲電荷的驅(qū)散

N區(qū)的空穴存儲電荷被電場趕回到P區(qū)P區(qū)的電子存儲電荷被電場趕回到N區(qū)

通常，開通時間ton和反向恢復時間tre為納秒級，tre=ts+tt>>ton,ts>tt。PN結(jié)截止過程：驅(qū)散存儲電荷的時間就是存儲時間ts

。

在存儲電荷驅(qū)散后，PN結(jié)的空間電荷區(qū)變寬，逐漸恢復到PN結(jié)通過反向飽和電流IS，這段時間就是渡越時間tt。

在反向電壓的作用下：驅(qū)散存儲電荷，形成反向電流。所以，二極管的開關時間主要取決于PN存儲電荷的驅(qū)散時間ts。第6頁,共68頁，星期六，2024年，5月2.1.2三極管的開關作用特性

1.三極管的開關作用電路輸入特性輸出特性

(a)

(b)

(c)Vth

BEv

Bi

O

VCES

CEv

Ci

O

VCC

cCCRV

0=Bi

IB4

IB3=IBS

IB2

IB1

A

B

Iv

CEv

Ci

Bi

CCV

BEv

Rb

RcC

當輸入電壓為低電平，使三極管處于截止狀態(tài)，ce之間等效為開關斷開。

當輸入電壓為高電平，使，使三極管工作在輸出特性的B點，處于臨界飽和狀態(tài)。ce之間等效為開關閉合。第7頁,共68頁，星期六，2024年，5月

在數(shù)字電路中，邏輯輸入信號通常使三極管工作在截止或飽和狀態(tài)，稱為開關狀態(tài)。

Iv

CEv

Ci

Bi

CCV

BEv

Rb

RcC

第8頁,共68頁，星期六，2024年，5月表2.2.1NPN三極管的工作狀態(tài)及特點工作狀態(tài)

截

止

放

大

飽

和

條

件

0￡Bi

bCSBSBIIi=<<0

bCSBSBIIi=3

PN結(jié)偏置

發(fā)射結(jié)反偏

集電結(jié)反偏

發(fā)射結(jié)正偏

集電結(jié)反偏

發(fā)射結(jié)正偏

集電結(jié)正偏

集電極電流

0?Ci

BCii×?b

bCSBSBIIi=3

集射電壓

{圖2.1.5(a)}

CCCEVv?

cCCCCERiVv-=

VVvCESCE3.0~2.0?=

特

點

集射等效電阻

約為數(shù)百千歐

等效為開關斷開

可變

約為數(shù)百歐姆

等效為開關閉合

第9頁,共68頁，星期六，2024年，5月2．三極管的開關時間

三極管的開關過程與二極管相似，也要經(jīng)歷一個電荷的建立與驅(qū)散過程，表現(xiàn)為三極管的飽和與截止兩種狀態(tài)相互轉(zhuǎn)換需要一定的時間。三極管飽和與截止兩種狀態(tài)轉(zhuǎn)換的時間既是三極管的開關時間。Iv

CEvCi

Bi

CCV

BEv

Rb

RcO

Iv

VIH

VIL

ICS

0.9ICS

t

t

ts

tf

td

O

tr

0.1ICS

Ci

設輸入電壓的高電平VIH和低電平VIL滿足下述條件：第10頁,共68頁，星期六，2024年，5月

根據(jù)集電極電流波形，三極管的開關時間用下述參數(shù)描述：1)延遲時間td：從正跳變開始到從0上升至0.1ICS所需的時間；2)上升時間tr：從0.1ICS上升至0.9ICS所需的時間；）開通時間ton：從截止轉(zhuǎn)換到飽和所需的時間，ton=td+tr；6）關閉時間toff：從飽和轉(zhuǎn)換為截止所需的時間，toff=ts+tf。O

Iv

VIH

VIL

ICS

0.9ICS

t

t

ts

tftd

O

0.1ICS

Ci

tr3)存儲時間ts：從負跳變開始到從ICS下降至0.9ICS所需的時間；）下降時間tf：從0.9ICS下降至0.1ICS所需的時間；第11頁,共68頁，星期六，2024年，5月

三極管的開關時間一般為ns數(shù)量級，并且toff＞ton、ts＞tf?；鶇^(qū)存儲電荷是影響三極管開關速度的主要因素。

提高開關速度的方法是：開通時加大基極驅(qū)動電流，關斷時快速泄放存儲電荷。第12頁,共68頁，星期六，2024年，5月2.2TTL門電路2.2.1TTL非門的工作原理2.2.2TTL非門的特性2.2.3TTL與非門/或非門/與或非門2.2.4TTL集電極開路門和三態(tài)門*2.2.5TTL門電路的產(chǎn)品系列TTL----TransistorTransistorLogicTTL有與、或、非、與非、或非、異或、同或、與或非等邏輯門，它們的工作原理相似。第13頁,共68頁，星期六，2024年，5月2.2.1TTL非門的工作原理

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

1.電路組成TTL門一般由3級組成：輸入級、中間級和輸出級輸入級輸入級：信號緩沖輸入中間級：輸出兩個相位相反的倒相信號中間級輸出級輸出級：推拉式輸出電路，無論輸出高電平或低電平，輸出級的輸出電阻都很低，帶負載能力強。第14頁,共68頁，星期六，2024年，5月2.2.1TTL非門的工作原理

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

1）輸入低電平（VIL=0.3V）輸入低電平時，輸出為高電平。2.工作原理VIL=0.3V1V0.4V5V4.3

3.6VT1深飽和T2、T5截止T3

臨界飽和，T4放大，形成射極輸出器，輸出電阻小。第15頁,共68頁，星期六，2024年，5月

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

②輸入高電平（VIH=3.6V）輸入高電平，輸出為低電平。VIH=3.6V2.1V1.4V0.7V0.3V1V0.3T2、T5飽和T1處于倒置狀態(tài)T3放大狀態(tài)，T4截止綜上所述，輸入低電平時，輸出為高電平；輸入高電平時，輸出為低電平。實現(xiàn)了邏輯非

無論輸出低電平或是高電平，TTL非門的推拉輸出級輸出電阻均很小，帶負載能力強。而且T4和T5總是一個導通、另一個就截止。第16頁,共68頁，星期六，2024年，5月

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

3．工作速度的提高輸入T1T2、T5T3T4輸出低電平深飽和截止臨界飽和放大(射極)高電平高電平倒置放大飽和放大截止低電平VIH=3.6V2.1V1.4V0.7V0.3V1V0.31）

vI:VIH→VIL，T1放大

T1吸取T2管飽和時的超量存儲電荷，使T2管快速脫離飽和，轉(zhuǎn)換到截止狀態(tài)。

2）TTL門具有推拉輸出級，其輸出電阻很小，與分布電容形成的時間常數(shù)小，故輸出狀態(tài)轉(zhuǎn)換快。

第17頁,共68頁，星期六，2024年，5月2.2.2TTL非門的特性1.電壓傳輸特性截止區(qū)ab段：vI＜0.5V。T1飽和，VC1=+VCES1<0.6V,T2、T5截止，T3和T4組成復合管射極輸出器，vo=3.6V。線性區(qū)bc段:0.5V＜vI

＜1.1V。T1飽和，0.6V<VC1=+VCES1<1.2V,T2處于放大狀態(tài)，T5仍然截止，T3和T4仍然是射極輸出器，vo隨vI線性減少，斜率為T2級的放大倍數(shù)：

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

第18頁,共68頁，星期六，2024年，5月轉(zhuǎn)折區(qū)cd段：1.2V＜vI＜1.3V。T1飽和，1.3V<VC1=vI

+VCES1<1.4V,T5由截止進入放大狀態(tài),T2、T3和T4的狀態(tài)同前。由于T5集電極的等效電阻減小快，vo急劇減少。轉(zhuǎn)折區(qū)中點輸入電壓定義為門坎電壓Vth，約為1.3V。

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

飽和區(qū)de段：vI

＞1.4V。T1處于倒置狀態(tài)，T2、T5飽和，T3放大狀態(tài)，T4截止。vo=0.3V。第19頁,共68頁，星期六，2024年，5月2.輸入噪聲容限定義:對于TTL反相器，在保證輸出高電平在其值域內(nèi)的條件下，輸入低電平允許的干擾脈沖最大幅度稱為低電平噪聲容限VNL

。

同樣，在保證輸出低電平在其值域內(nèi)的條件下，輸入高電平允許的干擾脈沖最大幅度稱為高電平噪聲容限，記為VNH。第20頁,共68頁，星期六，2024年，5月輸出高電平值域：[VOHmin，3.6V],VOHmin>2V輸出低電平值域：[0.1V，VOLmax]，VOLmax

<0.5V輸入低電平值域：[0.0V,VILmax]VILmax是對應于輸出電平為VOHmin的輸入電平，亦稱為關門電平（T5截止）；VIHmin是對應于輸出電平為VOLmax的輸入電平，亦稱為開門電平（T5飽和）。輸入高電平值域：[VIHmin,5.0V]第21頁,共68頁，星期六，2024年，5月適當選擇VOLmax、VILmax、VIHmin

和VOHmin，獲得最佳的噪聲容限一個門的輸出常常是另一個門的輸入，如圖2.2.3所示。

G2門輸入低電平允許的干擾脈沖幅度為：VNL=VILmax-VOLmax

G2門輸入高電平允許的干擾脈沖幅度為：VNH=VOHmin-VIHmin第22頁,共68頁，星期六，2024年，5月3.輸入特性輸入伏安特性輸入負載特性。

1)輸入伏安特性:輸入電流與輸入電壓之間的關系曲線

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

當（即vI=VIL）時，T1發(fā)射結(jié)導通，T2、T5截止，IIS稱為輸入短路電流。當（即vI=VIH）時，

T1發(fā)射結(jié)截止，T2、T5飽和，其反向電流即為高電平輸入電流IIH,約為40μA。當隨vI增加，即從-1.6mA增加至40μA。

1

Ii

2

Iv(V)

4

IIH=40μA

-IIS

0

VILmax

Iv

Ii

-1.0mA

-2.0mA

圖2.2.4非門的輸入伏安特性

VIHmin

第23頁,共68頁，星期六，2024年，5月2)輸入負載特性TTL門的輸入端與參考電位之間接電阻R，輸入電壓與電阻之間的關系曲線稱為輸入負載特性。當電阻R很小，使時，A

VVCC5=R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

RT1發(fā)射結(jié)導通，T2、T5截止對應于vI=VIL=0.8V的電阻稱為關門（T5截止）電阻Roff。即當時，R<Roff<<

R1。由上式，vI隨R線性增加。1

R

R(Ω)

Iv(V)

0

Roff

Ron

1.4

VILmax

第24頁,共68頁，星期六，2024年，5月由于R>Ron=2.0k時T5飽和導通，故稱Ron為開門電阻。綜述:當R<Roff時，非門輸出高電平，即等效輸入為低電平（邏輯0）；A

VVCC5=R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

RI1

R

R(Ω)

Iv(V)

0

Roff

Ron

1.4

VILmax

當R>Ron=2.0k時，由上式，，T1集電結(jié)導通，T2、T5飽和，限制當R>Ron時（包括R→∞，即輸入端懸空），非門輸出低電平，即等效輸入為高電平（邏輯1）第25頁,共68頁，星期六，2024年，5月4.輸出特性：帶上負載后，負載電流與輸出電壓的關系曲線。1）低電平輸出特性

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

當輸入為高電平（即vI=VIH）時，輸出為低電平。此時，

CCV

R3

T5

RL

Li

VOL

非門

圖2.2.6TTL門低電平輸出等效電路

T4截止，T2、T5飽和導通，等效電路如圖2.2.6。T5可以吸入負載電流，稱為灌電流。有低電平輸出特性和高電平輸出特性

第26頁,共68頁，星期六，2024年，5月T5飽和時，其集射極之間的等效電阻小（大約20Ω），且基本不變，故輸出電壓隨負載電流線性增加,低電平輸出特性如圖2.2.7所示。

CCV

R3

T5

RL

Li

VOL

非門

圖2.2.6TTL門低電平輸出電路

圖2.2.7TTL門低電平輸出特性

VOL(V)

Li(mA)

0

20

10

0.2

0.6

ILLmax

VOLmax

第27頁,共68頁，星期六，2024年，5月2）高電平輸出特性

輸入低電平（即vI=VIL）時，輸出高電平。此時，T2、T5截止，T3、T4組成射極輸出器,等效電路如圖2.2.8。T4向負載輸出電流，稱為拉電流。

圖2.2.1TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

圖2.2.8TTL門高電平輸出等效電路

CCV

RL

Li

VOH

非門

T3

T4

R4

100Ω

第28頁,共68頁，星期六，2024年，5月

當負載電流較?。ㄘ撦d電阻大）時，由于射極輸出器輸出電阻小，輸出電壓基本不變。

當負載電流較大（負載電阻?。r，R4上的電壓較大，使T3、T4飽和，故輸出電壓基本上隨負載電流線性下降。所以，R4的作用是限制輸出電流。

圖2.2.9TTL門高電平輸出特性

VOH(V)

Li(mA)

0

-5

-10

2

4

圖2.2.8TTL門高電平輸出等效電路

CCV

RL

Li

VOH

非門

T3

T4

R4

100Ω

第29頁,共68頁，星期六，2024年，5月5.扇出系數(shù):驅(qū)動相同系列的TTL門的個數(shù)稱為扇出系數(shù),記為N。

圖2.2.10非門的扇出系數(shù)

1

1

1

.

.

.

G1

Ii

當驅(qū)動門G1輸出低電平時，負載門的輸入電流近似等于輸入短路電流IIS。如果G1吸入的最大低電平電流為ILLmax，則驅(qū)動負載門的最大個數(shù)為：

1

Ii

2

Iv(V)

4

IIH=40μA

-IIS

0

VILmax

Iv

Ii

-10mA

-20mA

圖2.2.4非門的輸入伏安特性

VIHmin

圖2.2.7TTL門低電平輸出特性

VOL(V)

Li(mA)

0

20

10

0.2

0.6

ILLmax

VOLmax

當驅(qū)動門G1輸出高電平時，負載門的輸入電流近似等于高電平輸入電流IIH。如果G1輸出的最大高電平電流為ILHmax，則驅(qū)動負載門的最大個數(shù)為：第30頁,共68頁，星期六，2024年，5月扇出系數(shù)為：例如，74H系列門電路的參數(shù)：IIS=1.6mA,IIH=0.04mA,ILLmax=16mA,ILHmax=0.4mA,則第31頁,共68頁，星期六，2024年，5月6.傳輸延遲時間1

A

Y

A

Y

tPHL

tPLH

50%

50%

(1)輸出高電平轉(zhuǎn)換為低電平的傳輸延遲時間tPHL：

----從輸入上升沿幅值的50%對應的時刻起，到輸出下降沿幅值的50%對應的時刻止所需的時間。在tPHL期間，T5管由截止轉(zhuǎn)換到飽和，主要對應于T5管的開通時間。(2)輸出低電平轉(zhuǎn)換為高電平的傳輸延遲時間tPLH：----從輸入下降沿幅值的50%對應的時刻起，到輸出上升沿幅值的50%對應的時刻止所需的時間。(3)平均傳輸延遲時間tpd：

在tPLH期間，T5管由飽和轉(zhuǎn)換到截止，主要對應于T5管的關斷時間。所以，tPLH大于tPHL。第32頁,共68頁，星期六，2024年，5月2.2.3TTL與非門/或非門/與或非門1．TTL與非門

圖2.2.12TTL與非門(a)電路(b)多發(fā)射極三極管等效電路

（c）輸入級等效電路

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1b1

T2

T3

T4

T5

c1

AB

T1b1

c1

c1

b1

(a)(b)（c）

A

B

c1

VVCC5=

R13k

X

X

當A、B都是高電平時，T1的２個發(fā)射結(jié)都截止，T2、T5飽和，輸出低電平；當A、B中任何一個為低電平時，T1中與低電平相連的發(fā)射結(jié)導通，T2、T5截止，輸出高電平；電路實現(xiàn)與非邏輯。X=ABPNN第33頁,共68頁，星期六，2024年，5月2．TTL或非門

圖2.2.13TTL或非門

A

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

B

T’2

R?13k

VVCC5=

(3)當A為高電平時，T1的發(fā)射結(jié)截止，T2、T5飽和，輸出低電平；(1)當A、B都是低電平時，T1和T1’的發(fā)射結(jié)都導通，T2

、T2’和T5截止，輸出高電平；(2)當B為高電平時，T1’的發(fā)射結(jié)截止，T2’、T5飽和，輸出低電平；(4)當A和B都為高電平時，T1和T1’的發(fā)射結(jié)都截止，T2、T2’、T5飽和，輸出低電平。電路實現(xiàn)或非邏輯第34頁,共68頁，星期六，2024年，5月3．TTL與或非門

圖2.2.13TTL或非門

A

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

B

T’2

R’13k

VVCC5=

圖2.2.14TTL與或非門

A

B

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

C

D

T’2

R’13k

VVCC5=

X

Z

或非門電路比較可知，T1’和T1改為多發(fā)射極三極管，分別實現(xiàn)X=AB、Z=CD。所以:第35頁,共68頁，星期六，2024年，5月2.2.4TTL集電極開路門和三態(tài)門

圖2.2.15TTL與非門并聯(lián)

----

電路燒壞！

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

C

D

VVCC5=

R1

3k

R4

100Ω

X

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

G1

G2

AB=0CD=1普通TTL門輸出端不能并聯(lián)！

實際中希望并聯(lián)。因為通過并聯(lián)可以擴展或增強的路的功能。TTL集電極開路門和三態(tài)門的輸出端可以并聯(lián)。第36頁,共68頁，星期六，2024年，5月

符號“

”表示集電極開路,OC門正常使用時，必須外接電阻R，與T5形成反相器。整個電路實現(xiàn)與非邏輯功能OC與非門輸出端可以并聯(lián)，如圖（b）。只有Y1和Y2同時為高電平時，Y才為高電平，即Y=Y1Y2，OC門的并聯(lián)線實現(xiàn)邏輯與，簡稱為線與。所以1.集電極開路門（OC門)第37頁,共68頁，星期六，2024年，5月圖2.2.18OC與非門外接電阻的計算

當OC輸出高電平時，輸出電流為IOH（等于T5管的穿透電流）,負載門輸入電流為IIH,

上拉電阻R的計算（1）當輸出高電平時，

R不能太大。R為最大值時要保證輸出電壓為VOHmin。

設n為OC門并聯(lián)個數(shù)；

m為負載門的總輸入端數(shù)；VCC-VOH（min）=(nI0H+mIIH)RL由：得：n+V&IIHVOH……11……mLRCC&IOHIOHOC門截止時的電流第38頁,共68頁，星期六，2024年，5月

當OC門輸出低電平時，灌入一個OC門的電流不超過其最大允許值IOLmax。此時負載門的輸入電流近似為輸入短路電流-IIS,（2）當輸出低電平時

故：

R不能太小。R為最小值時要保證輸出電壓為VOLmax。所以：

當線與OC門中一個導通其余截止。VOLmax=VCC-IRR=VCC-（IOLmax-mIIS)RmOC門導通時的灌電流圖2.2.18計算R最小值示意圖IIL1n+V&VOLIR……&&……mLRCC&IOLmax第39頁,共68頁，星期六，2024年，5月2.三態(tài)TTL門

圖2.2.19TTLTSL與非門

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

EN

R63k

R7

T6

T7

T8

TSL鉗位電路

&

▽

EN

&

▽

EN

(a)

(b)

(c)

三態(tài)門,簡稱為TSL門（TristateLogic）。它的輸出除了常規(guī)的高電平、低電平外，還有高阻抗狀態(tài)。當使能輸入端

EN=1(高電平)時，T7飽和，T8截止：“▽”表示3態(tài)輸出1飽和0.3V截止第40頁,共68頁，星期六，2024年，5月

當EN=0(低電平)時，T7截止，T8飽和，導致T3、T4、T2和T5截止，輸出電阻大，即為高阻態(tài)，記為X。

圖2.2.19TTLTSL與非門

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

EN

R63k

R7

T6

T7

T8

TSL鉗位電路

&

▽

EN

&

▽

EN

(a)

(b)

(c)

0飽和0.3V截止飽和0.3V截止截止第41頁,共68頁，星期六，2024年，5月TSL門的應用X1XnEN=1，G1工作，DO輸入到總線。EN=0，G2工作，總線向共功能電路

輸入信息。第42頁,共68頁，星期六，2024年，5月*2.2.5TTL門電路的產(chǎn)品系列1、TTL門的產(chǎn)品系列號為：

74/54、74H/54H、74S/54S、74LS/54LS、

74AS/54AS和74ALS/54ALS。2、在系列號后的數(shù)字則是品種代號，品種代號相同的門功能相同。例如，7400和74H00都是2輸入與非門，僅是系列不同。3、而74和54系列的區(qū)別僅是工作溫度和電源電壓的變化范圍不同，其他相同。

74系列的工作環(huán)境溫度規(guī)定為0–70oC

電源電壓的工作范圍是5V±5%54系列的工作環(huán)境溫度規(guī)定為-55-+125oC

電源電壓的工作范圍是5V±10%

說明54系列比74系列性能好。第43頁,共68頁，星期六，2024年，5月表2.2.2不同系列TTL門的特性比較74/5474H/54H74S/54S74LS/54LS74AS/54AS74ALS/54ALS平均傳輸時間tpd(nS)1064101.54每門功耗P(mW)1022.5202201延時功耗積(nS·mW)1001358020304不同系列TTL門的特性和電路見教材和手冊第44頁,共68頁，星期六，2024年，5月2.3CMOS門電路2.3.1MOS管的開關特性2.3.2CMOS反相器的工作原理2.3.3CMOS反相器的特性2.3.4CMOS與非門/或非門2.3.5CMOS傳輸門/三態(tài)門/異或門*2.3.6BiCMOS門電路

由于CMOS和BiCMOS門電路性能優(yōu)秀，成為門電路的主流產(chǎn)品。本節(jié)主要介紹CMOS門電路，然后簡要介紹BiCMOS門電路。

同時包含NMOS管和PMOS管的門電路稱為互補對稱MOS門電路，即CMOS門電路。

CMOS工藝與雙極型工藝相結(jié)合形成的門電路稱為BiCMOS門。第45頁,共68頁，星期六，2024年，5月2.3.1MOS管的開關特1．NMOS管的開關特性

為了使P型襯底和源區(qū)及漏區(qū)間的PN結(jié)截止，P型襯底必須接電位最低的節(jié)點（通常是NMOS管的源極）。在很多情況下，P型襯底直接接電位最低的節(jié)點，而不與源極相連，這時漏極與源極可以互換使用。

圖2.3.1NMOS管的結(jié)構(gòu)、電路符號、轉(zhuǎn)移特性和輸出特性

N+

P型襯底

S

G

D

-GSv+

N+

-

DSv+

VTN

GSv

Di(mA)

O

DSv

Di(mA)

O

TNV3

TNV5.2

TNV2

TNV

Di

D

G

S

B

Di

B

SiO2

1

4

IDN

截止區(qū)

可變電阻區(qū)

D

G

S

Di

標準符號

簡化符號

第46頁,共68頁，星期六，2024年，5月2.3.1MOS管的開關特1．NMOS管的開關特性

圖2.3.1NMOS管的結(jié)構(gòu)、電路符號、轉(zhuǎn)移特性和輸出特性

N+

P型襯底

S

G

D

-GSv+

N+

-

DSv+

VTN

GSv

Di(mA)

O

DSv

Di(mA)

O

TNV3

TNV5.2

TNV2

TNV

Di

D

G

S

B

Di

B

SiO2

1

4

IDN

截止區(qū)

可變電阻區(qū)

D

G

S

Di

標準符號

簡化符號

當時,無導電溝道，源漏之間2個背靠背的PN結(jié)總有一個截止(nA級)，DS之間的截止電阻可達108Ω量級，等效為開關斷開。

當時,P型襯底中的電子受柵極上正電荷的吸引在柵極下形成導電層，連接個2個N+島形成N型導電溝道，在的作用下形成電流，(mA),工作在可變電阻區(qū)，等效為開關閉合。K是常數(shù)，與溝道的寬長比和半導體材料有關。Ron約為1kΩ?？勺冸娮鑵^(qū)導通電阻與vGS成反比第47頁,共68頁，星期六，2024年，5月

圖2.3.2

NMOS管的開關特性

D

G

S

R

Iv

VDD=5V

Ov

CL

電容放電

電容充電

Iv

Ov

因為Ron約為1kΩ。為確保輸出電壓小于0.3V（低電平），電阻R必須大于20kΩ。

當時，NMOS管導通，電容放電，時間常數(shù)達nS級。

當時，NMOS管截止，電容充電，充電時間常數(shù)大于放電時間常數(shù)，達100nS左右,故輸出的上升沿比下降沿慢。第48頁,共68頁，星期六，2024年，5月2．PMOS管的開關特性

PMOS管的特性亦與NMOS管相似。區(qū)別是，開啟電壓VTP為負值，即柵極電位低于源極電位|VTP|,PMOS管導通,否則截止。源極電位高于漏極電位，形成流出漏極的導通電流。N型襯底必須接電位最高的節(jié)點（通常是PMOS管的源極）。第49頁,共68頁，星期六，2024年，5月2.3.2CMOS反相器的工作原理

當

時，，NMOS管截止，PMOS導通（可變電阻區(qū)）。即，，輸出高電平

當時，，NMOS管導通（可變電阻區(qū)），PMOS截止。即，，輸出低電平綜上所述，電路實現(xiàn)邏輯非電源電壓：由電路，得第50頁,共68頁，星期六，2024年，5月2.3.3CMOS反相器的特性1．電壓傳輸特性

ab段：

,TN截止,TP導通,de段：

,TN導通,TP截止,bcd段：

,TN和TP都導通,導通電阻與柵源電壓的絕對值成反比。

vI增加，使增加，的絕對值減小，導致RN減小，RP增大。因此，vI增加使vo減小。第51頁,共68頁，星期六，2024年，5月當時，傳輸特性的中點c，閾值電壓為VDD/2。CMOS門的輸入噪聲容限大，近似為：

在中點，電源到地的等效電阻最小，電源電流最大，這正是產(chǎn)生動態(tài)尖峰電流的原因。轉(zhuǎn)折區(qū)電壓變化率大，可以作為放大器。第52頁,共68頁，星期六，2024年，5月2．輸入伏安特性增加輸入保護等電路，即構(gòu)成實際的CMOS門電路。

當時，D1導通，輸入電流等于其導通電流，MOS管柵極電位近似等于VF+VDD；

設VF是二極管的正向?qū)妷?，則當時，二極管截止，輸入電流近似等于零，MOS管柵極電位等于輸入電壓

當時，D2導通，輸入電流等于其導通電流，MOS管柵極電位近似等于-VF。

因此，MOS管柵極電位被限制在[-VF，VDD+VF]第53頁,共68頁，星期六，2024年，5月3．輸出特性（1）低電平輸出特性

當電源電壓改變時，TN的柵源電壓變化，所以，繪出了多只曲線。

輸入高電平（vI=VDD）時，輸出為低電平。此時，TP截止，TN導通。低電平輸出特性是TN的輸出特性第54頁,共68頁，星期六，2024年，5月（2）高電平輸出特性

輸入低電平（即vI=0V）時，輸出為高電平。此時，TP導通，TN截止。高電平輸出特性是TP的輸出特性

當電源電壓改變時，輸出高電平向上平移，所以，繪出了多只曲線。CMOS門的其他特性與TTL門類似（只是參數(shù)不同），不再贅述。第55頁,共68頁，星期六，2024年，5月2.3.4CMOS與非門/或非門CMOS邏輯同樣可以實現(xiàn)各種邏輯功能的門(與門、或門、與非門、或非門、與或非門、異或門、同或門、漏極開路門等)1．CMOS與非門

當A=B=1時，TN1和TN2導通，TP1和TP2截止，輸出低電平，Y=0。

當輸入有一個為低電平時，柵極接低電平的NMOS管截止、PMOS管導通，輸出高電平，Y=1。1．CMOS與非門第56頁,共68頁，星期六，2024年，5月2.CMOS或非門

當輸入全為低電平，即（A=B=0）時，TN1和TN2截止，TP1和TP2導通，輸出高電平，Y=1。當輸入有高電平時，柵極接高電平的NMOS管導通、PMOS管截止，輸出低電平，Y=0。第57頁,共68頁，星期六，2024年，5月3.帶緩沖級的CMOS與非門

在與非門中，由于PMOS管并聯(lián)，NMOS管串聯(lián)，致使輸出電阻在高低電平時輸出電阻不同，并且抬高了低電平電位。

為了克服這些缺點，在每個輸入端、輸出端各增設一級反相器組成帶緩沖級的CMOS與非門。第58頁,共68頁，星期六，2024年，5月2.3.5CMOS傳輸門/三態(tài)門/異或門1.CMOS傳輸門

門電路只能將數(shù)字信號從