PCB制板基礎(chǔ)知識(shí)1

PCB制板基礎(chǔ)知識(shí)

一、PCB概念

PCB(PrintedCircuitBoard),中文名稱(chēng)為印制電路板，又稱(chēng)印

刷電路板、印刷線路板，是重要的電子部件，是電子元器件的支撐體，

是電子元器件電氣連接的提供者。由于它是采用電子印刷術(shù)制作的,

故被稱(chēng)為“印刷”電路板。

二、PCB在各種電子設(shè)備中作用和功能

1.焊盤(pán)：提供集成電路等各種電子元器件固定、裝配的機(jī)械支撐。

2.走線：實(shí)現(xiàn)集成電路等各種電子元器件之間的布線和電氣連接

(信號(hào)傳輸)或電絕緣。提供所要求的電氣特性，如特性阻抗等。

3.綠油和絲?。簽樽詣?dòng)裝配提供阻焊圖形，為元器件插裝、檢查、

維修提供識(shí)別字符和圖形。

三、PCB技術(shù)發(fā)展概要

從1903年至今,若以PCB組裝技術(shù)的應(yīng)用和發(fā)展角度來(lái)看,可分

為三個(gè)階段

1、通孔插裝技術(shù)(THT)階段PCB

1.金屬化孔的作用：

(1).電氣互連--信號(hào)傳輸

(2).支撐元器件一-引腳尺寸限制通孔尺寸的縮小

a.引腳的剛性

b.自動(dòng)化插裝的要求

2.提高密度的途徑

⑴減小器件孔的尺寸，但受到元件引腳的剛性及插裝精度的限

制,孔徑20.8mm

(2)縮小線寬/間距：0.3mm-0.2mm-0.15mm-0.1mm

(3)增加層數(shù)：?jiǎn)蚊嬉浑p面一4層一6層一8層一10層一12層一

64層

2、表面安裝技術(shù)(SMT)階段PCB

1.導(dǎo)通孔的作用：僅起到電氣互連的作用，孔徑可以盡可能的小,

堵上孔也可以。

2.提高密度的主要途徑

(1).過(guò)孔尺寸急劇減小：0.8mm—0.5mm—0.4mm—0.3mm—

0.25mm

(2).過(guò)孔的結(jié)構(gòu)發(fā)生本質(zhì)變化：

a.埋盲孔結(jié)構(gòu)優(yōu)點(diǎn)：提高布線密度1/3以上、減小PCB尺寸或減

少層數(shù)、提高可靠性、改善了特性阻抗控制，減小了串?dāng)_、噪聲或失

真(因線短，孔小)

b.盤(pán)內(nèi)孔(holeinpad)消除了中繼孔及連線

(3)薄型化：雙面板：1.6mm—1.0mm—0.8mm—0.5mm

(4)PCB平整度：

a.概念：PCB板基板翹曲度和PCB板面上連接盤(pán)表面的共面性。

b.PCB翹曲度是由于熱、機(jī)械引起殘留應(yīng)力的綜合結(jié)果

c.連接盤(pán)的表面涂層：HASL、化學(xué)鍍NI/AU、電鍍NI/AU…

3芯片級(jí)封裝(CSP)階段PCB

CSP開(kāi)始進(jìn)入急劇的變革于發(fā)展之中，推動(dòng)PCB技術(shù)不斷向前發(fā)

展，PCB工業(yè)將走向激光時(shí)代和納米時(shí)代。

四、PCB表面涂覆技術(shù)

PCB表面涂覆技術(shù)是指阻焊涂覆（兼保護(hù)）層以外的可供電氣連接

用的可焊性涂（鍍）覆層和保護(hù)層。

按用途分類(lèi)：

1.焊接用：因銅的表面必須有涂覆層保護(hù)，不然在空氣中很容易

氧化。

2.接插件用：電鍍Ni/Au或化學(xué)鍍Ni/Au（硬金，含P及Co）

3.線焊用：wirebonding工藝

熱風(fēng)整平（HASL或HAL）

從熔融Sn/Pb焊料中出來(lái)的PCB經(jīng)熱風(fēng)（230℃）吹平的方法。

1.基本要求：

（1）.Sn/Pb=63/37（重量比）

（2）.涂覆厚度至少＞3um

（3）避免形成非可焊性的Cu3Sn的出現(xiàn)，Cu3Sn出現(xiàn)的原因是錫

量不足，如Sn/Pb合金涂覆層太薄，焊點(diǎn)組成由可焊的Cu6Sn5-

Cu4Sn3—Cu3Sn2一不可焊的Cu3Sn

2.工藝流程

去除抗蝕劑一板面清潔處理一印阻焊及字符一清潔處理一涂助

焊劑一熱風(fēng)整平一清潔處理

3.缺點(diǎn)：

a.鉛錫表面張力太大，容易形成龜背現(xiàn)象。

b.焊盤(pán)表面不平整，不利于SMT焊接。

化學(xué)鍍Ni/Au是指PCB連接盤(pán)上化學(xué)鍍Ni(厚度N3um)后再鍍上

一層0.05-0.15um薄金，或鍍上一層厚金(0.3-0.5um)。由于化學(xué)鍍

層均勻，共面性好，并可提供多次焊接性能，因此具有推廣應(yīng)用的趨

勢(shì)。其中鍍薄金(0.05-0.luin)是為了保護(hù)Ni的可焊性，而鍍厚金

(0.3-0.5um)是為了線焊(wirebonding)工藝需要。

l.Ni層的作用：

a.作為Au、Cu之間的隔離層，防止它們之間相互擴(kuò)散，造成其

擴(kuò)散部位呈疏松狀態(tài)。

b.作為可焊的鍍層，厚度至少＞3um

2.Au的作用:

Au是Ni的保護(hù)層，厚度0.05-0.15之間，不能太薄，因金的氣

孔性較大如果太薄不能很好的保護(hù)Ni,造成Ni氧化。其厚度也不

能＞0.15um,因焊點(diǎn)中會(huì)形成金銅合金Au3Au2(脆),當(dāng)焊點(diǎn)中Au超

過(guò)3%時(shí)，可焊性變差。

電鍍Ni/Au

鍍層結(jié)構(gòu)基本同化學(xué)Ni/Au,因采用電鍍的方式，鍍層的均勻性

要差一些。

五、PCB設(shè)計(jì)輸出生產(chǎn)文件注意事項(xiàng)

1.需要輸出的層有：

(1).布線層包括頂層/底層/中間布線層；

(2).絲印層包括頂層絲印/底層絲?。?/p>

(3).阻焊層包括頂層阻焊和底層阻焊；

(4).電源層包括VCC層和GND層；

(5).另外還要生成鉆孔文件NCDrill。

2.如果電源層設(shè)置為Split/Mixed，那么在AddDocument窗口

的Document項(xiàng)選擇Routing并且每次輸出光繪文件之前都要對(duì)PCB

圖使用PourManager的PlaneConnect進(jìn)行覆銅；如果設(shè)置為

CAMPlane則選擇Plane在設(shè)置Layer項(xiàng)的時(shí)候要把Layer25加上

在Layer25層中選擇Pads和Vias。

3.在設(shè)備設(shè)置窗口按DeviceSetup將Aperture的值改為199。

4.在設(shè)置每層的Layer時(shí)將BoardOutline選上。

5.設(shè)置絲印層的Layer時(shí)不要選擇PartType選擇頂層底層和

絲印層的OutlineTextLine。

6.設(shè)置阻焊層的Layer時(shí)選擇過(guò)孔表示過(guò)孔上不加阻焊。一般

過(guò)孔都會(huì)組焊層覆蓋。

六、安規(guī)標(biāo)識(shí)要求

1.保險(xiǎn)管的安規(guī)標(biāo)識(shí)齊全保險(xiǎn)絲附近是否有6項(xiàng)完整的標(biāo)識(shí)，

包括保險(xiǎn)絲序號(hào)、熔斷特性、額定電流值、防爆特性、額定電壓值、

英文警告標(biāo)識(shí)。如F101F3.15AH,250Vac,“CAUTION：For

ContinuedProtectionAgainstRiskofFire,ReplaceOnlyWith

SameTypeandRatingofFuse"。若PCB上沒(méi)有空間排布英文警告

標(biāo)識(shí)，可將工，英文警告標(biāo)識(shí)放到產(chǎn)品的使用說(shuō)明書(shū)中說(shuō)明。

2.PCB上危險(xiǎn)電壓區(qū)域標(biāo)注高壓警示符PCB的危險(xiǎn)電壓區(qū)域部

分應(yīng)用40mil寬的虛線與安全電壓區(qū)域隔離，并印上高壓危險(xiǎn)標(biāo)識(shí)

和“DANGER1HIGHV0TAGE”。

3.原、付邊隔離帶標(biāo)識(shí)清楚PCB的原、付邊隔離帶清晰，中間

有虛線標(biāo)識(shí)。

4.PCB板安規(guī)標(biāo)識(shí)應(yīng)明確齊全。

七、PCBEMI設(shè)計(jì)

在PCB設(shè)計(jì)中最常見(jiàn)的問(wèn)題就是信號(hào)線跨越分割地或電源而產(chǎn)

生EMI問(wèn)題。為規(guī)避這種EMI問(wèn)題下面就為大家介紹一下PCB設(shè)計(jì)中

EMI設(shè)計(jì)的規(guī)范步驟。

1、IC的電源處理

保證每個(gè)IC的電源PIN都有一個(gè)0.1nF的去耦電容，對(duì)于BGA

CHIP,要求在BGA的四角分別有0.1nF、0.01nF的電容共8個(gè)。對(duì)

走線的電源尤其要注意加濾波電容，如VTT等。這不僅對(duì)穩(wěn)定性有影

響，對(duì)EMI也有很大的影響。一般去耦電容還是需要遵循芯片廠家要

求。

2、時(shí)鐘線的處理

1.建議先走時(shí)鐘線。

2.頻率大于等于66M的時(shí)鐘線，每條過(guò)孔數(shù)不要超過(guò)2個(gè)，平均

不得超過(guò)1.5個(gè)。

3.頻率小于66M的時(shí)鐘線，每條過(guò)孔數(shù)不要超過(guò)3個(gè)，平均不得

超過(guò)2.5個(gè)

4.長(zhǎng)度超過(guò)12inch的時(shí)鐘線，如果頻率大于20M,過(guò)孔數(shù)不得

超過(guò)2個(gè)。

5.如果時(shí)鐘線有過(guò)孔，在過(guò)孔的相鄰位置，在第二層（地層）和

第三層（電源層）之間加一個(gè)旁路電容、如圖2.5-1所示，以確保時(shí)

鐘線換層后，參考層（相鄰層）的高頻電流的回路連續(xù)。旁路電容所

在的電源層必須是過(guò)孔穿過(guò)的電源層，并盡可能地靠近過(guò)孔，旁路電

容與過(guò)孔的間距最大不超過(guò)300MILo

6.所有時(shí)鐘線原則上不可以穿島（跨越分割）。下面列舉了穿島

的四種情形。

時(shí)鐘、復(fù)位、100M以上信號(hào)以及一些關(guān)鍵的總線信號(hào)不能跨分

割，至少有一個(gè)完整平面，優(yōu)選GND平面。

時(shí)鐘信號(hào)、高速信號(hào)和敏感信號(hào)禁止跨分割；

差分信號(hào)必須對(duì)地平衡，避免單線跨分割。（盡量垂直跨分割）

層#1層#2

所有信號(hào)的高頻返回途徑都直接位于相鄰層信號(hào)線的正下方。在

信號(hào)下面設(shè)置一個(gè)實(shí)體層可以顯著減少信號(hào)完整性和時(shí)序問(wèn)題，這個(gè)

實(shí)體層可以為該信號(hào)提供直接回路。當(dāng)走線與層分割交叉不可避免時(shí),

應(yīng)使用一個(gè)0.01uF回路電容。如圖所示，當(dāng)使用回路電容時(shí)，應(yīng)

盡可能靠近信號(hào)線與層分割的交叉點(diǎn)布置回路電容。

6.1跨島出現(xiàn)在電源島與電源島之間。此時(shí)時(shí)鐘線在第四層的背

面走線，第三層（電源層）有兩個(gè)電源島，且第四層的走線必須跨過(guò)這

兩個(gè)島.

6.2跨島出現(xiàn)在電源島與地島之間。此時(shí)時(shí)鐘線在第四層的背面

走線，第三層（電源層）的一個(gè)電源島中間有一塊地島，且第四層的走

線必須跨過(guò)這兩個(gè)島。

6.3跨島出現(xiàn)在地島與地層之間。此時(shí)時(shí)鐘線在第一層走線，第

二層（地層）的中間有一塊地島，且第一層的走線必須跨過(guò)地島，相當(dāng)

于地線被中斷。

6.4時(shí)鐘線下面沒(méi)有鋪銅。若條件限制實(shí)在做不到不穿島，保證

頻率大于等于66M的時(shí)鐘線不穿島，頻率小于66M的時(shí)鐘線若穿島，

必須加一個(gè)去耦電容形成鏡像通路。以圖6.1為例，在兩個(gè)電源島之

間并靠近跨島的時(shí)鐘線，放置一個(gè)0.1UF的電容。

7.當(dāng)面臨兩個(gè)過(guò)孔和一次穿島的取舍時(shí)，選一次穿島。

8.時(shí)鐘線要遠(yuǎn)離I/O一側(cè)板邊500MIL以上，并且不要和I/O線

并行走，若實(shí)在做不到，時(shí)鐘線與I/O口線間距要大于50MIL。

9?時(shí)鐘線走在第四層時(shí)，時(shí)鐘線的參考層（電源平面）應(yīng)盡量為

時(shí)鐘供電的那個(gè)電源面上，以其他電源面為參考的時(shí)鐘越少越好，另

外，頻率大于等于66M的時(shí)鐘線參考電源面必須為3.3V電源平面。

10.時(shí)鐘線打線時(shí)線間距要大于25MILo

11.時(shí)鐘線打線時(shí)進(jìn)去的線和出去的線應(yīng)該盡量遠(yuǎn)。盡量避免類(lèi)

似圖A和圖C所示的打線方式，若時(shí)鐘線需換層，避免采用圖E的打

線方式，采用圖F的打線方式。

12.時(shí)鐘線連接BGA等器件時(shí)，若時(shí)鐘線換層，盡量避免采用圖

G的走線形式,過(guò)孔不要在BGA下面走,最好采用圖H的走線形式。

13.注意各個(gè)時(shí)鐘信號(hào)，不要忽略任何一個(gè)時(shí)鐘，包括AUDIO

CODEC的AC_BITCLK,尤其注意的是FS3-FS0,雖然說(shuō)從名稱(chēng)上看不是

時(shí)鐘，但實(shí)際上跑的是時(shí)鐘，要加以注意。

14.ClockChip上拉下拉電阻盡量靠近ClockChip。

3、I/O口的處理

1.各I/O口包括PS/2、USB、LPT、COM、SPEAKOUT>GAME分成

一塊地，最左與最右與數(shù)字地相連，寬度不小于200MIL或三個(gè)過(guò)孔，

其他地方不要與數(shù)字地相連。

2.若COM2口是插針式的，盡可能靠近I/O地。

3.I/O電路EMI器件盡量靠近I/OSHIELDo

4.I/O口處電源層與地層單獨(dú)劃島，且Bottom和TOP層都要鋪

地，不許信號(hào)穿島（信號(hào)線直接拉出PORT,不在I/OPORT中長(zhǎng)距離

走線）。

4、幾點(diǎn)說(shuō)明

1.對(duì)EMI設(shè)計(jì)規(guī)范，設(shè)計(jì)工程師要嚴(yán)格遵守，EMI工程師有檢查

的權(quán)力，違背EMI設(shè)計(jì)規(guī)范而導(dǎo)至EMI測(cè)試FAIL,責(zé)任由設(shè)計(jì)工程

師承擔(dān)。

2.EMI工程師對(duì)設(shè)計(jì)規(guī)范負(fù)責(zé)，對(duì)嚴(yán)格遵守EMI設(shè)計(jì)規(guī)范，但仍

然EMI測(cè)試FAIL,EMI工程師有責(zé)任給出解決方案，并總結(jié)到EMI設(shè)

計(jì)規(guī)范中來(lái)。

3.EMI工程師對(duì)每一個(gè)外設(shè)口的EMI測(cè)試負(fù)有責(zé)任，不可漏測(cè)。

4.每個(gè)PCB設(shè)計(jì)工程師有對(duì)該設(shè)計(jì)規(guī)范作修改的建議權(quán)和質(zhì)疑

的權(quán)力。EMI工程師有責(zé)任回答質(zhì)疑，對(duì)工程師的建議通過(guò)實(shí)驗(yàn)后證

實(shí)后加入設(shè)計(jì)規(guī)范。

5.EMI工程師有責(zé)任降低EMI設(shè)計(jì)的成本，減少磁珠的使用個(gè)數(shù)。

八、PCB設(shè)計(jì)的ESD抑止

PCB布線是ESD防護(hù)的一個(gè)關(guān)鍵要素，合理的PCB設(shè)計(jì)可以減少

故障檢查及返工所帶來(lái)的不必要成本。在PCB設(shè)計(jì)中，由于采用了瞬

態(tài)電壓抑止器(TVS)二極管來(lái)抑止因ESD放電產(chǎn)生的直接電荷注入，

因此PCB設(shè)計(jì)中更重要的是克服放電電流產(chǎn)生的電磁干擾(EMI)電磁

場(chǎng)效應(yīng)。本文將提供可以?xún)?yōu)化ESD防護(hù)的PCB設(shè)計(jì)準(zhǔn)則。

1、電路環(huán)路

電流通過(guò)感應(yīng)進(jìn)入到電路環(huán)路，這些環(huán)路是封閉的，并具有變化

的磁通量。電流的幅度與環(huán)的面積成正比。較大的環(huán)路包含有較多的

磁通量，因而在電路中感應(yīng)出較強(qiáng)的電流。因此，必須減少環(huán)路面積。

最常見(jiàn)的環(huán)路由電源和地線所形成。在可能的條件下，可以采用

具有電源及接地層的多層PCB設(shè)計(jì)。多層電路板不僅將電源和接地間

的回路面積減到最小，而且也減小了ESD脈沖產(chǎn)生的高頻EMI電磁場(chǎng)。

如果不能采用多層電路板，那么用于電源線和接地的線必須連接

成網(wǎng)格狀。網(wǎng)格連接可以起到電源和接地層的作用，用過(guò)孔連接各層

的印制線，在每個(gè)方向上過(guò)孔連接間隔應(yīng)該在6厘米內(nèi)。另外，在布

線時(shí)，將電源和接地印制線盡可能靠近也可以降低環(huán)路面積。

減少環(huán)路面積及感應(yīng)電流的另一個(gè)方法是減小互連器件間的平

行通路。

當(dāng)必須采用長(zhǎng)于30厘米的信號(hào)連接線時(shí)，可以采用保護(hù)線。一

個(gè)更好的辦法是在信號(hào)線附近放置地層。信號(hào)線應(yīng)該距保護(hù)線或接地

線層13毫米以?xún)?nèi)。

將每個(gè)敏感元件的長(zhǎng)信號(hào)線O30厘米）或電源線與其接地線進(jìn)行

交叉布置。交叉的連線必須從上到下或從左到右的規(guī)則間隔布置。

2、電路連線長(zhǎng)度

長(zhǎng)的信號(hào)線也可成為接收ESD脈沖能量的天線，盡量使用較短信

號(hào)線可以降低信號(hào)線作為接收ESD電磁場(chǎng)天線的效率。

盡量將互連的器件放在相鄰位置，以減少互連的印制線長(zhǎng)度。

3、地電荷注入

ESD對(duì)地線層的直接放電可能損壞敏感電路。在使用TVS二極管

的同時(shí)還要使用一個(gè)或多個(gè)高頻旁路電容器，這些電容器放置在易損

元件的電源和地之間。旁路電容減少了電荷注入，保持了電源與接地

端口的電壓差。

TVS使感應(yīng)電流分流，保持TVS鉗位電壓的電位差。TVS及電容

器應(yīng)放在距被保護(hù)的IC盡可能近的位置，要確保TVS到地通路以及

電容器管腳長(zhǎng)度為最短，以減少寄生電感效應(yīng)。

九、PCB生產(chǎn)中Mark點(diǎn)設(shè)計(jì)

1.pcb必須在板長(zhǎng)邊對(duì)角線上有一對(duì)應(yīng)整板定位的Mark點(diǎn)，板

上集成電路引腳中心距小于0.65mm的芯片需在集成電路長(zhǎng)邊對(duì)角線

上有一對(duì)對(duì)應(yīng)芯片定位的Mark點(diǎn)；pcb雙面都有貼片件時(shí)，則pcb

的兩面都按此條加Mark點(diǎn)。

2.pcb邊需留5mm工藝邊（機(jī)器夾持PCB最小間距要求），同時(shí)

應(yīng)保證集成電路引腳中心距小于0.65mm的芯片要距離板邊大于

13mm（含工藝邊）；板四角用①5圓弧倒角。pcb應(yīng)采用拼板方式，從

目前pcb翅曲程度考慮，最佳拼接長(zhǎng)度約為200mm，（設(shè)備加工尺寸：

長(zhǎng)度最大為330mm；寬度最大為250mm）,在寬度方向盡量不拼以防止

在生產(chǎn)過(guò)程中彎曲。如下圖：

工藝邊

3.MARK點(diǎn)作用及類(lèi)別

Mark點(diǎn)也叫基準(zhǔn)點(diǎn)，為裝配工藝中的所有步驟提供共同的可測(cè)

量點(diǎn)，保證了裝配使用的每個(gè)設(shè)備能精確地定位電路圖案。因此,Mark

點(diǎn)對(duì)SMT生產(chǎn)至關(guān)重要

4.我部推薦的MARK點(diǎn)設(shè)計(jì)規(guī)范

1）形狀：建議Mark點(diǎn)標(biāo)記為直徑：R=L0mm實(shí)心圓；

2）組成一個(gè)完整的MARK點(diǎn)包括：標(biāo)記點(diǎn)（或特征點(diǎn)）和空曠區(qū)

域。

3）位置：Mark點(diǎn)位于單板或拼板上的對(duì)角線相對(duì)位置且盡可能

地距離分開(kāi);最好分布在最長(zhǎng)對(duì)角線位置（如MARK點(diǎn)位置圖）。

4）為保證貼裝精度的要求，SMT要求：每塊PCB內(nèi)必須至少有

一對(duì)符合設(shè)計(jì)要求的可供SMT機(jī)器識(shí)別的MARK點(diǎn)，同時(shí)必須有單板

MARK（拼板時(shí)），拼板MARK或組合MARK只起輔助定位的作用。

5）拼板時(shí)，每一單板的MARK點(diǎn)相對(duì)位置必須一樣。不能因?yàn)槿?/p>

何原因而挪動(dòng)拼板中任一單板上MARK點(diǎn)的位置，而導(dǎo)致各單板MARK

點(diǎn)位置不對(duì)稱(chēng)；

6）PCB上所有MARK點(diǎn)只有滿(mǎn)足：在同一對(duì)角線上且成對(duì)出現(xiàn)的

兩個(gè)MARK,方才有效。因此MARK點(diǎn)都必須成對(duì)出現(xiàn)，才能使用（MARK

點(diǎn)位置圖）。

7）MARK點(diǎn)（空曠區(qū)邊緣）距離PCB邊緣必須25.0mm（機(jī)器夾

持PCB最小間距要求）（如MARK點(diǎn)位置圖）。

1rlM點(diǎn)邊緣一板—25mBl

國(guó)工干二

hlARM]—

（MARK點(diǎn)位置圖）

8）尺寸

A.Mark點(diǎn)標(biāo)記最小的直徑為1.0mm,最大直徑是3.0mm,Mark點(diǎn)

標(biāo)記在同一塊印制板上尺寸變化不能超過(guò)25微米；

B.特別強(qiáng)調(diào)：同一板號(hào)PCB上所有Mark點(diǎn)的大小必須一致（包

括不同廠家生產(chǎn)的同一板號(hào)的PCB）；

C.建議將所有的Mark點(diǎn)標(biāo)記直徑統(tǒng)一設(shè)為1.0mm0

9）空曠區(qū)要求

在Mark點(diǎn)標(biāo)記周?chē)?，必須有一塊沒(méi)有其它電路特征或標(biāo)記的空

曠面積?？諘鐓^(qū)圓半徑r22R,1（為卜闿叱點(diǎn)半徑,i■達(dá)到3R時(shí)，機(jī)

器識(shí)別效果更好。

22R,

—HK—

10）材料

Mark點(diǎn)標(biāo)記可以是裸銅、清澈的防氧化涂層保護(hù)的裸銅。如果

使用阻焊（soldermask）,不應(yīng)該覆蓋Mark點(diǎn)或其空曠區(qū)域

11）MARK點(diǎn)的光亮度應(yīng)保持一致。

12）平整度：Mark點(diǎn)標(biāo)記的表面平整度應(yīng)該在15微米之內(nèi)。

13）對(duì)比度

A.當(dāng)Mark點(diǎn)標(biāo)記與印制板的基質(zhì)材料之間有高對(duì)比度時(shí)可達(dá)到

最佳的識(shí)別性能

B.對(duì)于所有Mark點(diǎn)的內(nèi)層背景必須相同

以下在補(bǔ)點(diǎn)他人這方面的經(jīng)驗(yàn)，作為參考

MARK點(diǎn)分類(lèi)：

DMark點(diǎn)用于錫膏印刷和元件貼片時(shí)的光學(xué)定位。根據(jù)Mark點(diǎn)

在PCB上的作用，可分為拼板Mark點(diǎn)、單板Mark點(diǎn)、局部Mark點(diǎn)（也

稱(chēng)器件級(jí)MARK點(diǎn)），

2）拼板的工藝邊上和不需拼板的單板上應(yīng)至少有三個(gè)Mark點(diǎn)，

呈L形分布，且對(duì)角Mark點(diǎn)關(guān)于中心不對(duì)稱(chēng)。

3）如果雙面都有貼裝元器件，則每一面都應(yīng)該有Mark點(diǎn)。

4）需要拼板的單板上盡量有Mark點(diǎn)，如果沒(méi)有放置Mark點(diǎn)的位

置，在單板上可不放置Mark點(diǎn)。

5）引線中心距W0.5mm的QFP以及中心距WO.8mm的BGA等器

件，應(yīng)在通過(guò)該元件中心點(diǎn)對(duì)角線附近的對(duì)角設(shè)置局部Mark點(diǎn)，以

便對(duì)其精確定位。

6）如果幾個(gè)SOP器件比較靠近（W100mm）形成陣列，可以把它們

看作一個(gè)整體，在其對(duì)角位置設(shè)計(jì)兩個(gè)局部Mark點(diǎn)。

設(shè)計(jì)說(shuō)明和尺寸要求：

DMark點(diǎn)的形狀是直徑為1mm的實(shí)心圓，材料為銅，表面噴錫，

需注意平整度，邊緣光滑、齊整，顏色與周?chē)谋尘吧忻黠@區(qū)別；

阻焊開(kāi)窗與Mark點(diǎn)同心，對(duì)于拼板和單板直徑為3mm,對(duì)于局部的

Mark點(diǎn)直徑為1mm,

2）單板上的Mark點(diǎn)，中心距板邊不小于5mm；工藝邊上的Mark

點(diǎn)，中心距板邊不小于3mm。

3）為了保證印刷和貼片的識(shí)別效果，Mark點(diǎn)范圍內(nèi)應(yīng)無(wú)焊盤(pán)、

過(guò)孔、測(cè)試點(diǎn)、走線及絲印標(biāo)識(shí)等，不能被V-CUT槽所切造成機(jī)器無(wú)

法辨識(shí)。

4）為了增加Mark點(diǎn)和基板之間的對(duì)比度，可以在Mark點(diǎn)下面敷

設(shè)銅箔。同一板上的Mark點(diǎn)其內(nèi)層背景要相同，即Mark點(diǎn)下有無(wú)銅

箔應(yīng)一致。

5）對(duì)于單板和拼板的Mark點(diǎn)應(yīng)當(dāng)作元件來(lái)設(shè)計(jì)，對(duì)于局部的

Mark點(diǎn)應(yīng)作為元件封裝的一部分設(shè)計(jì)。便于賦予準(zhǔn)確的坐標(biāo)值進(jìn)行

定位。

PCB設(shè)計(jì)之光學(xué)基準(zhǔn)點(diǎn)!

在有貼片元件的PCB板上，為了對(duì)PCB整板進(jìn)行定位，通常需要

在PCB板的四個(gè)角放置光學(xué)定位點(diǎn),一般放三個(gè)即可。常見(jiàn)的基準(zhǔn)點(diǎn)

主要有三種：拼板基準(zhǔn)點(diǎn)，單元基準(zhǔn)點(diǎn)，局部基準(zhǔn)點(diǎn)。

拼板基準(zhǔn)點(diǎn)單元基準(zhǔn)點(diǎn)

局部基準(zhǔn)點(diǎn)

基準(zhǔn)點(diǎn)結(jié)構(gòu)

(1)拼板基準(zhǔn)點(diǎn)和單元基準(zhǔn)點(diǎn)

形狀/大?。褐睆綖?0mil的實(shí)心圓。阻焊開(kāi)窗：和基準(zhǔn)點(diǎn)同心

的圓形，大小為基準(zhǔn)點(diǎn)直徑的兩倍。在2mm直徑的邊緣處要求有一

圓形或八邊形的銅線作保護(hù)圈用。同一板上的光學(xué)定位基準(zhǔn)符號(hào)其內(nèi)

層背景要相同，即三個(gè)基準(zhǔn)符號(hào)下有無(wú)銅箔應(yīng)一致。

(2)局部基準(zhǔn)點(diǎn)

間距WO.4mm的QFP和間距WO.8mmBGA、CSP、FC等器件需要放

置局部基準(zhǔn)點(diǎn)。

大小/形狀：直徑為40mil的實(shí)心圓。

阻焊開(kāi)窗：大小按普通焊盤(pán)處理，外圈銅環(huán)可不要。

d=，￡rn

基準(zhǔn)點(diǎn)放置：

一般原則：

過(guò)SMT設(shè)備加工的單板必須放置基準(zhǔn)點(diǎn)。單面基準(zhǔn)點(diǎn)數(shù)量23。

單面布局時(shí)，只需元件面放置基準(zhǔn)點(diǎn)。.A515PL-zlm+PPCB

雙面布局時(shí)，基準(zhǔn)點(diǎn)雙面放置。雙面放置的基準(zhǔn)點(diǎn)，除鏡像拼板外,

正反兩面的基準(zhǔn)點(diǎn)位置要求基本一致。見(jiàn)下圖。

T面基準(zhǔn)點(diǎn)

(1)拼板的基準(zhǔn)點(diǎn)放置

拼板需要放置拼板基準(zhǔn)點(diǎn)、單元基準(zhǔn)點(diǎn)。

拼板基準(zhǔn)點(diǎn)和單元基準(zhǔn)點(diǎn)數(shù)量各為三個(gè)。在板邊呈“L”形分布,

盡量遠(yuǎn)離。拼板基準(zhǔn)點(diǎn)的位置要求見(jiàn)下圖A。

采用鏡相對(duì)稱(chēng)拼板時(shí)，輔助邊上的基準(zhǔn)點(diǎn)必須滿(mǎn)足翻轉(zhuǎn)后重合的

要求，參見(jiàn)下圖B

(2)單元板的基準(zhǔn)點(diǎn)放置

基準(zhǔn)點(diǎn)數(shù)量為三個(gè)，在板邊呈“L”形分布，各基準(zhǔn)點(diǎn)之間的距

離盡量遠(yuǎn)?；鶞?zhǔn)點(diǎn)距離板邊必須大于5mm,如不能保證四個(gè)邊都滿(mǎn)足，

則至少要保證傳送邊滿(mǎn)足要求。

十、時(shí)鐘PCB走線設(shè)計(jì)的注意事項(xiàng)

布局

時(shí)鐘晶體和相關(guān)電路應(yīng)布置在PCB的中央位置并且要有良好的

地層，而不是靠近I/O接口處。不可將時(shí)鐘產(chǎn)生電路做成子卡或者子

板的形式，必須做在單獨(dú)的時(shí)鐘板上或者承載板上。

如下圖所示，綠色框中部分下一層最好不要走線

在PCB時(shí)鐘電路區(qū)域只布與時(shí)鐘電路有關(guān)的器件，避免布設(shè)其他

電路，晶體附近或者下面不要布其他信號(hào)線：在時(shí)鐘發(fā)生電路、晶體

下使用地平面，若其他信號(hào)穿過(guò)該平面，違反了映像平面功能，如果

讓信號(hào)穿越這個(gè)地平面的話，就會(huì)存在很小的地環(huán)路并影響地平面的

連續(xù)性，這些地環(huán)路在高頻時(shí)將會(huì)產(chǎn)生問(wèn)題。

對(duì)于時(shí)鐘晶體、時(shí)鐘電路，可以采用屏蔽措施進(jìn)行屏蔽處理;

若時(shí)鐘外殼為金屬，則PCB設(shè)計(jì)時(shí)一定要在晶體下方鋪銅，并保

證此部分與完整的地平面有良好的電氣連接（通過(guò)多孔接地）。

時(shí)鐘晶體下面鋪地的好處：晶體振蕩器內(nèi)部的電路會(huì)產(chǎn)生射頻電

流，如果晶體是金屬外殼封裝的，直流電源腳是直流電壓參考和晶體

內(nèi)部射頻電流回路參考的依靠，通過(guò)地平面釋放外殼被射頻輻射產(chǎn)生

的瞬態(tài)電流?？傊?，金屬外殼是一個(gè)單端天線，最近的映像層、地平

面層有時(shí)兩層或者更多層做為射頻電流對(duì)地的輻射耦合作用是足夠

的。晶體下鋪地對(duì)散熱也是有好處的。

時(shí)鐘電路和晶體下鋪地將提供一個(gè)映像平面，可以降低對(duì)相關(guān)晶

體和時(shí)鐘電路產(chǎn)生共模電流，從而降低射頻輻射，地平面對(duì)差模射頻

電流同樣有吸收作用，這個(gè)平面必須通過(guò)多點(diǎn)連接到完整的地平面上,

并要求通過(guò)多個(gè)過(guò)孔，這樣可以提供低的阻抗，為增強(qiáng)這個(gè)地平面的

效果，時(shí)鐘發(fā)生電路應(yīng)該與這個(gè)地平面靠近。

SMT封裝的晶體將比金屬外殼的晶體有更多的射頻能量輻射：因

為表貼晶體大多是塑料封裝，晶體內(nèi)部的射頻電流會(huì)向空間輻射并耦

合到其他器件。

共用時(shí)鐘走線

對(duì)快速上升沿信號(hào)及時(shí)鐘信號(hào)采用輻射狀拓?fù)溥B接好于采用單

個(gè)公共驅(qū)動(dòng)源的網(wǎng)絡(luò)串接，每個(gè)走線應(yīng)該根據(jù)其特性阻抗采取端接措

施來(lái)布線。

時(shí)鐘傳輸線要求及PCB分層

時(shí)鐘走線原則：在緊鄰時(shí)鐘走線層安排完整的映像平面層，減小

走線的長(zhǎng)度并進(jìn)行阻抗控制。

錯(cuò)誤的跨層走線和阻抗不匹配會(huì)導(dǎo)致：

走線使用過(guò)孔和跳轉(zhuǎn)導(dǎo)致映像回路的不完整性；

映像平面上由于器件信號(hào)管腳上電壓隨著信號(hào)的變化而變化產(chǎn)

生的浪涌電壓；

如果走線沒(méi)有考慮3W原則的話，不同時(shí)鐘信號(hào)會(huì)引起串?dāng)_；

時(shí)鐘信號(hào)的布線

時(shí)鐘線一定要走在多層PCB板的內(nèi)層。并且一定要走帶狀線；如

果要走在外層，只能走微帶線。

走在內(nèi)層能保證完整的映像平面，它可以提供一個(gè)低阻抗射頻傳

輸路徑，并產(chǎn)生磁通量，以抵消它們的源傳輸線的磁通量，源和返回

路徑的距離越近，則消磁就越好。由于增強(qiáng)了消磁能力，高密PCB板

的每個(gè)完整平面映像層可提供6-8dB的抑制。

時(shí)鐘布多層板的好處：有一層或者多層可以專(zhuān)門(mén)用于完整的電源

和地平面，可以設(shè)計(jì)成好的去藕系統(tǒng)，減小地環(huán)路的面積，降低了差

模輻射，減小了EMI,減小了信號(hào)和電源返回路徑的阻抗水平，可以

保持全程走線阻抗的一致性，減小了鄰近走線間的串?dāng)_等。

十一、PCB疊層設(shè)計(jì)

在設(shè)計(jì)多層PCB電路板之前，設(shè)計(jì)者需要首先根據(jù)電路的規(guī)模、

電路板的尺寸和電磁兼容（EMC）的要求來(lái)確定所采用的電路板結(jié)構(gòu)，

也就是決定采用4層，6層，還是更多層數(shù)的電路板。確定層數(shù)之后，

再確定內(nèi)電層的放置位置以及如何在這些層上分布不同的信號(hào)。這就

是多層PCB層疊結(jié)構(gòu)的選擇問(wèn)題。層疊結(jié)構(gòu)是影響PCB板EMC性能的

一個(gè)重要因素，也是抑制電磁干擾的一個(gè)重要手段。本節(jié)將介紹多層

PCB板層疊結(jié)構(gòu)的相關(guān)內(nèi)容。對(duì)于電源、地的層數(shù)以及信號(hào)層數(shù)確定

后，它們之間的相對(duì)排布位置是每一個(gè)PCB工程師都不能回避的話題;

層的排布一般原則：

1、確定多層PCB板的層疊結(jié)構(gòu)需要考慮較多的因素。從布線方

面來(lái)說(shuō)，層數(shù)越多越利于布線，但是制板成本和難度也會(huì)隨之增加。

對(duì)于生產(chǎn)廠家來(lái)說(shuō)，層疊結(jié)構(gòu)對(duì)稱(chēng)與否是PCB板制造時(shí)需要關(guān)注的焦

點(diǎn)，所以層數(shù)的選擇需要考慮各方面的需求，以達(dá)到最佳的平衡。對(duì)

于有經(jīng)驗(yàn)的設(shè)計(jì)人員來(lái)說(shuō)，在完成元器件的預(yù)布局后，會(huì)對(duì)PCB的布

線瓶頸處進(jìn)行重點(diǎn)分析。結(jié)合其他EDA工具分析電路板的布線密度；

再綜合有特殊布線要求的信號(hào)線如差分線、敏感信號(hào)線等的數(shù)量和種

類(lèi)來(lái)確定信號(hào)層的層數(shù)；然后根據(jù)電源的種類(lèi)、隔離和抗干擾的要求

來(lái)確定內(nèi)電層的數(shù)目。這樣，整個(gè)電路板的板層數(shù)目就基本確定了。

2、元件面下面（第二層）為地平面，提供器件屏蔽層以及為頂

層布線提供參考平面；敏感信號(hào)層應(yīng)該與一個(gè)內(nèi)電層相鄰（內(nèi)部電源

/地層），利用內(nèi)電層的大銅膜來(lái)為信號(hào)層提供屏蔽。電路中的高速信

號(hào)傳輸層應(yīng)該是信號(hào)中間層，并且?jiàn)A在兩個(gè)內(nèi)電層之間。這樣兩個(gè)內(nèi)

電層的銅膜可以為高速信號(hào)傳輸提供電磁屏蔽，同時(shí)也能有效地將高

速信號(hào)的輻射限制在兩個(gè)內(nèi)電層之間，不對(duì)外造成干擾。

3、所有信號(hào)層盡可能與地平面相鄰；

4、盡量避免兩信號(hào)層直接相鄰；相鄰的信號(hào)層之間容易引入串

擾，從而導(dǎo)致電路功能失效。在兩信號(hào)層之間加入地平面可以有效地

避免串?dāng)_。5、主電源盡可能與其對(duì)應(yīng)地相鄰；

6、兼顧層壓結(jié)構(gòu)對(duì)稱(chēng)。

7、對(duì)于母板的層排布，現(xiàn)有母板很難控制平行長(zhǎng)距離布線，對(duì)

于板級(jí)工作頻率在50MHz以上的（50MHZ以下的情況可參照，適當(dāng)放

寬），建議排布原則：

元件面、焊接面為完整的地平面（屏蔽）；

無(wú)相鄰平行布線層；

所有信號(hào)層盡可能與地平面相鄰；

關(guān)鍵信號(hào)與地層相鄰，不跨分割區(qū)。

注：具體PCB的層的設(shè)置時(shí)，要對(duì)以上原則進(jìn)行靈活掌握，在領(lǐng)

會(huì)以上原則的基礎(chǔ)上，根據(jù)實(shí)際單板的需求，如：是否需要一關(guān)鍵布

線層、電源、地平面的分割情況等，確定層的排布，切忌生搬硬套，

或摳住一點(diǎn)不放。

8、多個(gè)接地的內(nèi)電層可以有效地降低接地阻抗。例如，A信號(hào)

層和B信號(hào)層采用各自單獨(dú)的地平面，可以有效地降低共模干擾。

常用的層疊結(jié)構(gòu)：

4層板

下面通過(guò)4層板的例子來(lái)說(shuō)明如何優(yōu)選各種層疊結(jié)構(gòu)的排列組

合方式。

對(duì)于常用的4層板來(lái)說(shuō)，有以下幾種層疊方式(從頂層到底層)。

(1)Siganl_l(Top),GND(Inner_l),POWER(Inner_2),Siganl_2

(Bottom)o(2)Siganl_l(Top),POWER(Inner_l),GND(Inner_2),

Siganl_2(Bottom)。

(3)P0WER(Top),Siganl_l(Inner_l),GND(Inner_2),Siganl_2

(Bottom)o顯然，方案3電源層和地層缺乏有效的耦合，不應(yīng)該被

采用。那么方案1和方案2應(yīng)該如何進(jìn)行選擇呢？一般情況下，設(shè)

計(jì)人員都會(huì)選擇方案1作為4層板的結(jié)構(gòu)。選擇的原因并非方案2

不可被采用，而是一般的PCB板都只在頂層放置元器件，所以采用

方案1較為妥當(dāng)。但是當(dāng)在頂層和底層都需要放置元器件，而且內(nèi)

部電源層和地層之間的介質(zhì)厚度較大，耦合不佳時(shí)，就需要考慮哪一

層布置的信號(hào)線較少。對(duì)于方案1而言，底層的信號(hào)線較少，可以

采用大面積的銅膜來(lái)與POWER層耦合；反之，如果元器件主要布置

在底層，則應(yīng)該選用方案2來(lái)制板。如果采用如圖11-1所示的層

疊結(jié)構(gòu)，那么電源層和地線層本身就已經(jīng)耦合，考慮對(duì)稱(chēng)性的要求,

一般采用方案lo

6層板

在完成4層板的層疊結(jié)構(gòu)分析后，下面通過(guò)一個(gè)6層板組合方

式的例子來(lái)說(shuō)明6層板層疊結(jié)構(gòu)的排列組合方式和優(yōu)選方法。(1)

Siganl_l(Top),GND(Inner_l),Siganl_2(Inner_2),Siganl_3

(Inner_3),POWER(Inner_4),Siganl_4(Bottom)。方案1采用

了4層信號(hào)層和2層內(nèi)部電源/接地層，具有較多的信號(hào)層，有利

于元器件之間的布線工作，但是該方案的缺陷也較為明顯，表現(xiàn)為以

下兩方面。①電源層和地線層分隔較遠(yuǎn)，沒(méi)有充分耦合。②信號(hào)層

Siganl_2(Inner_2)和Siganl_3(Inner_3)直接相鄰，信號(hào)隔離

性不好，容易發(fā)生串?dāng)_。(2)Siganl_l(Top),Siganl_2(Inner_l),

POWER(Inner_2),GND(Inner_3),Siganl_3(Inner_4),Siganl_4

(Bottom)。方案2相對(duì)于方案1,電源層和地線層有了充分的耦合，

比方案1有一定的優(yōu)勢(shì)，但是Siganl」(Top)和Siganl_2(Inner_l)

以及Siganl_3(Inner_4)和Siganl_4(Bottom)信號(hào)層直接相鄰，

信號(hào)隔離不好，容易發(fā)生串?dāng)_的問(wèn)題并沒(méi)有得到解決。(3)Siganl」

(Top),GND(Inner_l),Siganl_2(Inner_2),POWER(Inner_3),

GND(Inner_4),Siganl_3(Bottom)。相對(duì)于方案1和方案2,方

案3減少了一個(gè)信號(hào)層，多了一個(gè)內(nèi)電層，雖然可供布線的層面減

少了，但是該方案解決了方案1和方案2共有的缺陷。①電源層

和地線層緊密耦合。②每個(gè)信號(hào)層都與內(nèi)電層直接相鄰，與其他信

號(hào)層均有有效的隔離，不易發(fā)生串?dāng)_。③Siganl_2(Inner_2)和兩

個(gè)內(nèi)電層GND(Inner_l)和POWER(Inner_3)相鄰，可以用來(lái)傳輸

高速信號(hào)。兩個(gè)內(nèi)電層可以有效地屏蔽外界對(duì)Siganl_2(Inner_2)

層的干擾和Siganl_2(Inner_2)對(duì)外界的干擾。

綜合各個(gè)方面，方案3顯然是最優(yōu)化的一種，同時(shí)、方案3也

是6層板常用的層疊結(jié)構(gòu)。通過(guò)對(duì)以上兩個(gè)例子的分析，相信讀者

已經(jīng)對(duì)層疊結(jié)構(gòu)有了一定的認(rèn)識(shí)，但是在有些時(shí)候，某一個(gè)方案并不

能滿(mǎn)足所有的要求，這就需要考慮各項(xiàng)設(shè)計(jì)原則的優(yōu)先級(jí)問(wèn)題。遺憾

的是由于電路板的板層設(shè)計(jì)和實(shí)際電路的特點(diǎn)密切相關(guān)，不同電路的

抗干擾性能和設(shè)計(jì)側(cè)重點(diǎn)各有所不同，所以事實(shí)上這些原則并沒(méi)有確

定的優(yōu)先級(jí)可供參考。但可以確定的是，設(shè)計(jì)原則2（內(nèi)部電源層和

地層之間應(yīng)該緊密耦合）在設(shè)計(jì)時(shí)需要首先得到滿(mǎn)足，另外如果電路

中需要傳輸高速信號(hào)，那么設(shè)計(jì)原則3（電路中的高速信號(hào)傳輸層應(yīng)

該是信號(hào)中間層，并且?jiàn)A在兩個(gè)內(nèi)電層之間）就必須得到滿(mǎn)足。

10層板

PCB典型10層板設(shè)計(jì)

一般通用的布線順序是TOP-GND--信號(hào)層---電源層---GND---

信號(hào)層---電源層---信號(hào)層---GND--BOTTOM

本身這個(gè)布線順序并不一定是固定的，但是有一些標(biāo)準(zhǔn)和原則來(lái)

約束:如top層和bottom的相鄰層用GND,確保單板的EMC特性;

如每個(gè)信號(hào)層優(yōu)選使用GND層做參考平面；整個(gè)單板都用到的電源優(yōu)

先鋪整塊銅皮；易受干擾的、高速的、沿跳變的優(yōu)選走內(nèi)層等等。

下表給出了多層板層疊結(jié)構(gòu)的參考方案，供參考。

?數(shù)電源解螳孱123456780101112

4112S]G1P2S2

6123S]G1S2P1G2S3

8134S1G152G2PIS3G3S4

8224S1G1S2P1G2S3P2S4

10235S1G1P1S2S3G2S4P2G3S5

10136S1G1S2S3G2P1S4S5G3S6

12156S1G】S2G2S3G3P1S4G4S5G5S6

12246S1G1S2G2S3P)G3S4P2S5G4S6

注：SSignalLayei.某號(hào)層.

PPowerLayer.電薄層.

GGroundLayer.地層.

PCB設(shè)計(jì)之疊層結(jié)構(gòu)改善案例（From金百澤科技）

問(wèn)題點(diǎn)

產(chǎn)品有8組網(wǎng)口與光口，測(cè)試時(shí)發(fā)現(xiàn)第八組光口與芯片間的

信號(hào)調(diào)試不通，導(dǎo)致光口8調(diào)試不通，無(wú)法工作，其他7組光口通信

正常。

1、問(wèn)題點(diǎn)確認(rèn)

根據(jù)客戶(hù)端提供的信息，確認(rèn)為L(zhǎng)6層光口8與芯片8之間的

兩條差分阻抗線調(diào)試不通；

2、客戶(hù)提供的疊構(gòu)與設(shè)計(jì)要求

公M獻(xiàn)補(bǔ)IMfi晚參考星介MAT

且次?*E

S(<te)g)")g)（ml）

10O-'5?*12」<Ca卜

6命!?,U?

LX6公6」L2/L4-13/6ul>

L3-歲分?gV.6?8.4，1?L2/14-IV&ul'

L5-菱分g43e.2*!?L4/16*2G.87/6M1-

LJ單發(fā)50**/-!€??6?bL4/L820.87/6ml*

L6-整分J100a4.6-8.4-L5/L7-e/13ul?

L6?單**/-1??6-JL6/L7-6/13aib

心K100--+/-IO5-*L7?S*

血?5(h+/-3???*!?17*43

改善措施

影響阻抗信號(hào)因素分析：

線路圖分析:客戶(hù)L56層阻抗設(shè)計(jì)較為特殊,L6層阻抗參考L5/L7

層，L5層阻抗參考L4/L6層，其中L5/L6層互為參考層，中間未做

地層屏蔽，光口8與芯片8之間線路較長(zhǎng)，L6層與L5層間存在較長(zhǎng)

的平行信號(hào)線（約30%長(zhǎng)度）容易造成相互干擾，從而影響了阻抗的

精準(zhǔn)度，阻抗線的設(shè)計(jì)屏蔽層不完整，也造成阻抗的不連續(xù)性，其他

7組部分也有相似問(wèn)題，但相對(duì)較輕微。

L56層存在特殊設(shè)計(jì)（均為信號(hào)層,存在差分阻抗平行設(shè)計(jì)、

相鄰阻抗層間未設(shè)計(jì)參考地層），客戶(hù)端未充分考慮相鄰層走線存在

的干擾，導(dǎo)致調(diào)試不通問(wèn)題。

L5

L6

與客戶(hù)溝通對(duì)疊層進(jìn)行優(yōu)化，將L45、L56、L67層結(jié)構(gòu)進(jìn)行了調(diào)

整，介質(zhì)層厚度分別由20.87mil、6mil、13mil調(diào)整為5.12mil、

22.44miK5.12mil,將而L4、L7間的參考地層間的距離拉近，L56

層互為參考且屏蔽不足的線路層距離拉遠(yuǎn)，減少干擾。

優(yōu)化后的疊層結(jié)構(gòu)：

優(yōu)化后的阻抗匹配:

”借■質(zhì)參，*介JR