3DDRAM行業(yè)3DDRAM時代或將到來國產DRAM有望迎來變革契機

投資要

點PAGE

2誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明DRAM技術工藝逐漸步入瓶頸期，3D

DRAM應運而生隨著摩爾定律推進速度放緩，DRAM技術工藝也逐漸步入瓶頸期。目前DRAM芯片工藝已到10nm級別，盡管10nm還不是DRAM的最后極限，但多年來隨著DRAM制程節(jié)點不斷縮小，工藝完整性、成本、電容器漏電和干擾等方面的挑戰(zhàn)愈發(fā)明顯，要在更小的空間內實現(xiàn)穩(wěn)定的電荷存儲和讀寫操作變得日益困難。3D

NAND

Flash早已實現(xiàn)商業(yè)化應用，3D

DRAM技術尚在研發(fā)中，但隨著AI浪潮，大容量、高性能存儲器需求將大幅增加，3D

DRAM有望成為存儲器市場的主流產品。存儲巨頭紛紛布局3D

DRAM技術，產業(yè)生態(tài)或迎變局2024年3月，三星在加州舉行的Memcon

2024會議上公布了其3D

DRAM開發(fā)路線圖，并計劃在2025年推出基于其垂直通道晶體管技術的早期版本的3D

DRAM。海力士在VLSI

2024會議上公布了其五層堆疊的3D

DRAM產品，生產良率已達56.1%。美光則在2019年就開始了3D

DRAM的研究工作。存儲巨頭紛紛布局3D

DRAM技術，產業(yè)生態(tài)或迎變局。3D

DRAM正處產業(yè)化前期，成長空間極大，給予3D

DRAM行業(yè)投資評級：推薦3D

DRAM完美契合AI應用對高性能和大容量存儲器的需求增長，行業(yè)主要廠商正在逐漸加大對3D

DRAM技術的開發(fā)投入，并且通過專利保護的方式為未來的市場競爭和技術主導權做準備。3D

DRAM正處產業(yè)化前期，成長空間極大，給予行業(yè)“推薦”評級，建議關注產業(yè)鏈相關標的：中微公司、拓荊科技、中科飛測、精智達、華海清科等。重點關注公司及盈利預測PAGE

3誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明資料來源：Wind，華鑫證券研究（注：未評級公司盈利預測取自wind一致預期）公司代碼名稱2024-08-07股價EPSPE投資評級20232024E2025E20232024E2025E688012.SH中微公司152.552.883.234.0852.9747.2337.39買入688072.SH拓荊科技132.413.522.964.1065.6944.7832.29未評級688120.SH華海清科138.434.554.255.5741.2232.5324.85未評級688361.SH中科飛測54.570.440.630.94124.0286.6258.05買入688627.SH精智達43.561.241.802.4935.1324.2017.49增持風險提

示PAGE

4誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明宏觀經濟增長不及預期的風險；海外科技管制進一步加強的風險；本土科技創(chuàng)新突破不及預期的風險；下游需求恢復不及預期的風險；行業(yè)景氣度復蘇不及預期的風險；推薦標的業(yè)績不及預期的風險。目

錄CONTENTSDRAM技術工藝逐漸步入瓶頸期，HBM助力DRAM趕上AI浪潮3D

DRAM應運而生，有望改變DRAM行業(yè)生態(tài)全球存儲巨頭紛紛布局3D

DRAM技術相關標的PAGE

5誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明0

1

DRAM技術工藝逐漸步入瓶頸期，H

B

M

助

力

D

R

A

M

追

趕

A

I

浪

潮1.1

DRAM具備高速數據訪問和傳輸能力DRAM動態(tài)隨機存取存儲器的基本工作原理是在一個存儲單元中存儲一個比特（0或1）的信息，并通過刷新機制來保持這些信息的穩(wěn)定性。DRAM中的數據會在斷電后很快消失，因此屬于易失性存儲器，其具有高速、容量大和相對低成本的特點。DRAM的高速數據訪問和傳輸能力，使其能夠高效地滿足多線程處理、實時計算和大規(guī)模數據操作等需要快速數據訪問的場景，因此廣泛應用于個人計算機、服務器、智能手機、平板電腦等電子設備中，主要用于存儲臨時數據，如操作系統(tǒng)、應用程序和用戶數據。DRAM的基本存儲單元由一個晶體管（Transistor）和一個電容器（Capacitor）構成，也被稱為1T1C。晶體管作為開關控制是否允許電荷的流入或流出，電容器則用來存儲電荷，當電容器充滿電后表示1，未充電時則存儲0。資料來源：智研瞻，

Branch

Education，華鑫證券研究圖表：DRAM的發(fā)展歷程PAGE

7誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明圖表：DRAM的工作原理1.2

DRAM沿用2D方式縮小器件尺寸遇阻隨著摩爾定律推進速度放緩，DRAM技術工藝也逐漸步入了瓶頸期。從技術角度上看，隨著晶體管尺寸越來越小，芯片上集成的晶體管就越多，這意味著一片芯片能實現(xiàn)更高的內存容量。目前DRAM芯片工藝已經突破到了10nm級別，雖然10nm還不是DRAM的最后極限，但多年來隨著DRAM制程節(jié)點不斷縮小，工藝完整性、成本、電容器漏電和干擾等方面的挑戰(zhàn)愈發(fā)明顯，要在更小的空間內實現(xiàn)穩(wěn)定的電荷存儲和讀寫操作變得日益困難。圖表：DRAM單元大小趨勢與預測根據Tech

Insights分析，通過增高電容器減小面積以提高位密度（即進一步減小單位存儲單元面積）的方法即將變得不可行。因為用于電容器制造的刻蝕和沉積工藝無法處理極端（高）的深寬比。半導體行業(yè)預計能夠在單位存儲單元面積達到約10.4E-4μm2前（也就是大約2025年）維持2D

DRAM架構。資料來源：Tech

Insights，泛林集團，華鑫證券研究PAGE

8誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明1.2

DRAM沿用2D方式縮小器件尺寸遇阻隨著線寬進入10nm范圍，電容器漏電和干擾等物理限制的問題明顯增加。物理極限（如量子隧穿效應、漏電流增加、熱穩(wěn)定性下降等）、材料科學挑戰(zhàn)（如電介質厚度減少導致的電容減小、泄漏電流增大等）以及制造工藝的精密控制要求，都使得DRAM在繼續(xù)沿用2D方式縮小器件尺寸（如所謂的4F2

縮放）時遭遇嚴重阻礙。為了補救這種情況，產業(yè)界引入了high-k材料和極紫外（EUV）光刻設備等新材料和新設備。圖表：DRAM存儲單元演進路線隨著2D

DRAM縮放難度增大，研發(fā)投入、制造成本以及良率控制問題日PAGE

9誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明益突出。在技術節(jié)點不斷微縮的過程中，單位面積內增加更多比特所需的投資呈非線性增長，而性能提升和成本節(jié)省卻可能不如預期。這種成本效益的失衡使得繼續(xù)沿用傳統(tǒng)路徑進行DRAM縮放不再經濟可行，成為產業(yè)中難以回避的財務難題，因此新的DRAM技術發(fā)展迫在眉睫。資料來源：

半導體行業(yè)觀察，華鑫證券研究1.3

HBM幫助DRAM從傳統(tǒng)的2D過渡到3D資料來源：

美光，華鑫證券研究隨著數據量爆炸性增長，尤其是AI人工智能、云計算、大數據分析等領域對高速、大容量、低延遲內存的需求持續(xù)攀升，市場對更高密度、更低功耗、更大帶寬的

DRAM

產品有著強烈需求。然而，現(xiàn)有

2D

DRAM

技術的發(fā)展速度已無法滿足這些需求的增長速度，形成了供需之間的矛盾，進一步加劇了DRAM不再有效縮放問題的緊迫性。為了解決這個難題，業(yè)內常見的有High

Bandwidth

Memory

(HBM)、Computational

In-Memory

(CIM)、Emerging

Memories（新型存儲器）、CXL等技術，它們旨在通過不同的方式（如堆疊封裝、計算與存儲一體化、采用新材料新機制等）來繞過傳統(tǒng)

2D

DRAM的縮放限制，提升存儲密度和性能，其中HBM這兩年已經成為與高性能GPU搭配使用的最炙手可熱的存儲產品。圖表：HBM示意圖HBM徹底改變了高性能計算系統(tǒng)管理數據流的方式。與傳統(tǒng)內存解決方案相比，它最顯著的特點之一是帶寬大幅增加。

HBM通過使用硅通孔（TSV）和微凸塊互連的堆疊DRAM芯片來實現(xiàn)這一目標。

這種創(chuàng)新設計允許更短的數據路徑，從而提高了數據速度和電氣效率。HBM使DRAM從傳統(tǒng)的2D形態(tài)過渡到3D。但是，目前的HBM還不能算是真正的3D

DRAM技術，其主要在封裝層面利用3D先進封裝技術將DRAM裸芯片堆疊在一起以提升數據吞吐量。PAGE

10誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明0

2 3D

DRAM應運而生，有望改變DRAM行業(yè)生態(tài)2.1

3D

DRAM成為下一代DRAM的關鍵發(fā)展方向資料來源：東京電子，全球半導體觀察，華鑫證券研究圖表：DRAM技術路線演繹PAGE

12誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明AI應用浪潮之下，高性能存儲器需求持續(xù)攀升，以HBM為代表的DRAM炙手可熱。同時，為進一步滿足市場需求，存儲廠商也在醞釀新一輪DRAM技術“革命”。HBM技術開啟了DRAM

3D化之路，讓DRAM從傳統(tǒng)2D走向了3D，不過當前的HBM并不能被認同為3D

DRAM技術。三星4F

Square

VCT

DRAM與3D

DRAM概念更為接近，但這不是3D

DRAM唯一的方向與目標，存儲廠商對3D

DRAM有著更豐富設想。2.1

3D

DRAM成為下一代DRAM的關鍵發(fā)展方向資料來源：應用材料，全球半導體觀察，華鑫證券研究圖表：傳統(tǒng)DRAM與3D

DRAM比較3D

DRAM（三維動態(tài)隨機存取存儲器）是一種具有新穎存儲單元結構的新型DRAM技術。與水平放置存儲單元的傳統(tǒng)DRAM不同，3D

DRAM垂直堆疊存儲單元大大增加了單位面積的存儲容量并提高了效率，成為下一代DRAM關鍵發(fā)展方向。PAGE

13誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明在存儲器市場，3DNAND

Flash已實現(xiàn)商業(yè)化應用，

3D

DRAM技術尚在研發(fā)中，但隨著AI、大數據等應用的蓬勃發(fā)展，大容量、高性能存儲器需求將大幅增加，

3D

DRAM有望成為存儲器市場的主流產品。2.2

3D

DRAM堆棧需要設計重構資料來源：泛林集團，華鑫證券研究圖表：2D

DRAM架構垂直定向視圖（左）與翻轉再進行結構堆疊圖（右）為了推進DRAM微縮，很自然地需要將2D

DRAM組件側放并堆疊起來。但這面臨幾個難題：1）水平方向需要橫向刻蝕，但由于凹槽尺寸差異很大，橫向刻蝕非常困難；2）在堆?？涛g和填充工藝中需要使用不同的材料，這給制造帶來了困難；3）連接不同3D組件時存在集成難題。泛林集團認為，為了讓這一方案更具競爭力，需要縮短電容器(Cap)的長度（電容器的長度不能和高度一樣）并進行堆疊，以提升單位面積的存儲單元數量。PAGE

14誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明2.2

3D

DRAM堆棧需要設計重構資料來源：泛林集團，華鑫證券研究圖表：泛林集團重新設計的DRAM架構泛林集團為成功實現(xiàn)DRAM的3D堆棧，重新設計了架構，在減小硅區(qū)域的同時為電容器的工藝處理提供更多空間，從而縮小納米薄片的面積。首先，將位線移到了納米薄片的另一側，使電流通過晶體管柵極穿過整個納米薄片，這能夠從總體上增加電容器工藝處理的空間，并減小硅區(qū)域的面積。其次，引入柵極全包圍晶體管，以進一步縮小硅有源區(qū)。此外，還將曾經又窄又高的電容器變得又短又寬。之所以能夠做到這一點，是因為把位線移到架構的中心，從而獲得了更多空間。--

引入柵極全包圍納米薄片晶體管--

引入更寬更短的電容PAGE

15誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明--

將位線移到納米薄片的另一側--

引入柵極叉片設計--

縮短有源區(qū)長度--

初始的旋轉DRAM

D1Z設計通過在位線接觸點兩側放置晶體管/電容器的方式增加每個位線接觸點的晶體管/電容器數量之后，就可以堆疊這種重新配置的納米薄片了。泛林集團所模擬實現(xiàn)的堆疊3D

DRAM的第一次迭代有28層高，將比現(xiàn)在的D1z高兩個節(jié)點（單位存儲單元面積約13E-4μm2）。隨著層數越多，位數越多，密度也就越大。PAGE

16誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明2.2

3D

DRAM堆棧需要設計重構資料來源：泛林集團，華鑫證券研究圖表：通過增加每條位線上晶體管/電容器的數量優(yōu)化設計 圖表：28層高的3D

DRAM結構2.2

3D

DRAM堆棧需要設計重構3D

DRAM除了需要新架構之外，還必須就金屬化和連接性做出改變。幾種新的方法可以促使電流通過中央的位線堆疊，包括連接各層的水平MIM（金屬－絕緣層－金屬）電容器陣列，以及將柵極包裹在硅晶體管周圍（柵極全包圍）。當電流通過時，只有目標位線（層）被激活。在被激活的層中，電流可以連接到正確的晶體管。28層3D納米薄片的關鍵組件包括：一疊柵極全包圍納米薄片硅晶體管、兩排晶體管之間的位線層、24個垂直字線位線、層和晶體管之間以及晶體管和電容器之間的互連水平、MIM電容器陣列。為了避免3D

NAND中使用的臺階式結構的局限性，泛林建議引入穿過硅堆棧層且可以在特定層停止（每層一個通孔）的通孔陣列結構，將接觸點置于存儲單元內部。溝槽制作完成后，引入只存在于側墻的隔離層。高溝槽用于引入刻蝕介質以去除硅，然后在空溝槽中引入導電金屬。圖表：位線接觸圖形化資料來源：泛林集團，華鑫證券研究PAGE

17誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明2.3

3D

DRAM存儲密度將顯著高于2D

DRAM資料來源：NEO半導體，華鑫證券研究圖表：DRAM技術的未來發(fā)展NEO半導體表示，由于其3D

DRAM制造工藝與3D

NAND非常相似，3D

DRAM密度將隨著同時期3D

NAND層數量的增加而增加。3D

DRAM的實際密度也將取決于同時期3D

NAND工藝的進步，因此可以基于現(xiàn)有3D

NAND技術路線圖的對3D

DRAM的存儲密度做出合理的估計。PAGE

18誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明0

3

全球存儲巨頭紛紛布局3

D D

R

A

M

技

術3.1

三星公布其3D

DRAM開發(fā)路線圖資料來源：三星電子，半導體行業(yè)觀察，華鑫證券研究三星在Memcon

2024會議上公布其3D

DRAM開發(fā)路線圖。早在2021年，三星電子正式對外宣布其3D

DRAM開發(fā)項目。2024年3月，三星電子在加利福尼亞州圣何塞舉行的全球芯片制造商峰會Memcon

2024上公布了其3D

DRAM開發(fā)路線圖。三星公司計劃在2025年推出基于其垂直通道晶體管技術的早期版本的3D

DRAM，該技術在構成單元的晶體管中垂直設置一個通道，并用一個柵極包裹住它作為開關。三星還計劃在2030

年推出更新版本的堆疊式

DRAM，該DRAM可以堆疊包括電容器在內的所有單元。三星已于今年早些時候在美國硅谷開設了一家新的3D

DRAM研發(fā)實驗室。圖表：三星3D

DRAM開發(fā)路線圖三星展示了兩項新型3D

DRAM內存技術：垂直通道晶體管（Vertical

Channel

Transistor）和堆疊DRAM（Stacked

DRAM）。相較于傳統(tǒng)晶體管結構，垂直通道晶體管將溝道方向由水平改為垂直，這雖能顯著減小器件面積占用，但對刻蝕工藝的精度要求更高。相較于現(xiàn)有的2D

DRAM結構，堆疊DRAM能充分利用Z軸空間，在較小區(qū)域內容納更多存儲單元，使得單顆芯片容量提升至超過100G級別。三星3D

DRAM預計將通過wafer-to-wafer等混合鍵合技術來制造，同時三星也在考慮把BSPDN（背面供電網絡）技術應用于3D

DRAM。PAGE

20誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明3.2

海力士首次披露其3D

DRAM開發(fā)的具體數據和運行特性資料來源：海力士，電子工程專輯，華鑫證券研究海力士五層堆疊3D

DRAM生產良率過半。海力士在半導體會議VLSI

2024上提交了一份關于3D

DRAM的研究論文，指出其五層堆疊的3D

DRAM生產良率達到了56.1%，實驗中的3D

DRAM顯示出與目前使用的2D

DRAM相似的特性。這是海力士首次披露其3D

DRAM開發(fā)的具體數據和運行特性。海力士還在研究將IGZO材料應用于3D

DRAM，以解決帶寬和延遲方面的挑戰(zhàn)。IGZO是由銦、鎵、氧化鋅組成的金屬氧化物材料，大致分為非晶質IGZO和晶化IGZO。其中，晶化IGZO是一種物理、化學穩(wěn)定的材料，在半導體工藝過程中可保持均勻的結構，海力士研究的正是這種材料，其最大優(yōu)勢是其低待機功耗，這種特點適合要求長續(xù)航時間的DRAM芯晶體管，改善DRAM的刷新特性。圖表：海力士3D

DRAM器件的結構設計海力士還在探索混合鍵合技術的應用，以進一步提升3D

DRAM的性能和集成度。

海力士表示，雖然3D

DRAM的潛力巨大，但在實現(xiàn)商業(yè)化之前，還需要一個實質性的開發(fā)過程。他們指出，與二維

DRAM

的穩(wěn)定運行不同，三維

DRAM

表現(xiàn)出不穩(wěn)定的性能特征，需要堆疊

32

到

192

層存儲單元才能實現(xiàn)普遍應用。PAGE

21誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明3.3

美光3D

DRAM專利數量遙遙領先資料來源：美光，盤古智庫，華鑫證券研究美光在2019年就開始了3D

DRAM的研究工作。截止2022年8月，美光已獲得了30多項3D

DRAM專利。相比之下，美光專利數量是三星和SK海力士這兩家韓國芯片制造商的兩三倍。美光表示，3D

DRAM正在被討論作為繼續(xù)擴展DRAM的下一步。為了實現(xiàn)3D

DRAM，整個行業(yè)都在積極研究，從制造設備的開發(fā)、先進的ALD、選擇性氣相沉積、選擇性蝕刻，再到架構的討論。根據Yole表述，美光提交了與三星電子不同的3D

DRAM專利申請，美光的方法是在不放置Cell的情況下改變晶體管和電容器的形狀。圖表：美光DRAM技術路線圖PAGE

22誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明3.4

NEO半導體推出3D

X-DRAM技術資料來源：NEO半導體，華鑫證券研究NEO半導體推出了一種名為3D

X-DRAM的技術，旨在克服DRAM的容量限制。3D

X-DRAM的單元陣列結構類似于3DNANDFlash，采用了FBC（無電容器浮體單元）技術，它可以通過添加層掩模形成垂直結構，從而實現(xiàn)高良率、低成本和顯著的密度提升。NEO

表示，

3D

X-DRAM

技術可以生產

230

層的

128Gbit

DRAM

芯片——是當前

DRAM

密度的八倍。3DX-DRAM

也是解決由下一波

AI

應用（例如

ChatGPT）驅動的對高性能和大容量存儲器半導體的需求增長所必需的。圖表：3D

X-DRAM陣列結構圖表：3D

X-DRAM基于浮體單元技術PAGE

23誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明3.5

長江存儲布局具有XTACKING架構的DRAM專利資料來源：國家知識產權局，華鑫證券研究圖表：具有XTACKING架構的DRAM存儲器件專利長江存儲布局具有XTACKING架構的DRAM專利。根據國家知識產權局網站查詢，長江存儲早在2020年就申請了關于具有XTACKING架構的DRAM專利，XTACKING架構為長江存儲生產其3D

NAND存儲器的特有架構，采用了三維晶圓混合鍵合工藝。根據專利描述，具有XTACKING架構的DRAM存儲器包括具有形成于其中的陣列晶體管的第一晶圓,和具有形成于其中的電容器結構的第二晶圓，以及形成于第一晶圓和第二晶圓之間的包括多個鍵合結構的鍵合界面。PAGE

24誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明3.6

長鑫存儲展示3D

DRAM相關技術資料來源：2023

IEEE國際存儲會議，長鑫存儲，華鑫證券研究圖表：3D

DRAM結構示意圖長鑫存儲在2023

IEEE國際存儲會議上展示3D可堆疊1T-1C

DRAM相關研究工作。長鑫的3D

DRAM技術基于具有垂直溝道晶體管的翻轉并堆疊的1T-1C單元，以實現(xiàn)緊湊的單元面積。研究人員估計61層的水平DRAM存儲單元堆疊能夠實現(xiàn)與未來0a

DRAM技術（6F2）相匹配的比特密度。圖表：類似Xtacking架構的3D

DRAM鳥瞰圖PAGE

25誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明圖表：3D

DRAM生產流程圖3.7

3D

DRAM技術相關專利快速增長資料來源：Tech

Insights，半導體行業(yè)觀察，華鑫證券研究PAGE

26誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明3D

DRAM的優(yōu)勢不僅在于容量大，其數據訪問速度也快。傳統(tǒng)的DRAM在讀取和寫入數據時需要經過復雜的操作流程，而3D

DRAM可以直接通過垂直堆疊的存儲單元讀取和寫入數據，極大地提高了訪問速度。此外，3D

DRAM還具有低功耗、高可靠性等特點，使其在各種應用場景中都具有顯著優(yōu)勢。目前，很多3D

DRAM概念已經提出并申請了專利，一些主要DRAM廠商正在進行晶圓級測試。行業(yè)主要廠商正在逐漸加大對3D

DRAM技術的開發(fā)投入，并且通過專利保護的方式為未來的市場競爭和技術主導權做準備。這種策略反映出3D

DRAM技術的戰(zhàn)略重要性和潛在的巨大商業(yè)價值。圖表：3D

DRAM技術的專利族趨勢2009 2010 2011 20122013

2014

2015 2016 2017

2018

2019 202020212022

20233.8

3D

DRAM挑戰(zhàn)與機遇并存3D

DRAM技術擁有諸多優(yōu)勢且取得了顯著進展，但當前仍面臨著一些技術瓶頸和挑戰(zhàn)。2D

DRAM向3D

DRAM轉變過程中，可能將面臨從性能到散熱、再到封裝等工藝技術的各個方面挑戰(zhàn)。與此同時，這些復雜且精密的工藝步驟改進需要相應的設備支持和技術創(chuàng)新，也為半導體設備供應商提供了技術服務和設備升級的市場空間。容錯性和穩(wěn)定性：在多層3D

DRAM中，單個存儲單元的故障可能會影響整個堆疊。因此，需要關注容錯性和穩(wěn)定性問題，

以確保數據可靠性。信號傳輸和互連：在多層3D

DRAM結構中，數據需要在不同層之間進行高速信號傳輸。信號傳輸延遲和干擾可能影響性能。需要更先進的互連技術和高頻率信號處理來解決該問題。散熱和溫度管理：隨著3D

DRAM存儲器的層數增加，產生的熱量也隨之增加，過高的溫度可能導致性能下降和壽命縮短。有效地散熱和管理溫度成為一項關鍵挑戰(zhàn)。制造復雜性和成本：制造3D

DRAM涉及復雜制造工藝，包括垂直連接和多層堆疊，這增加了制造成本和技術復雜性。封裝技術：如何有效地封裝3D

DRAM存儲器以滿足市場需求是一個挑戰(zhàn)。封裝必須不僅提供物理保護，還要提供電氣連接和散熱支持。在AI、云計算、自動駕駛等應用場景的不斷發(fā)展下，3D

DRAM擁有廣闊成長空間。3D

DRAM技術在未來幾年將持續(xù)發(fā)展與創(chuàng)新，以滿足不斷增長的存儲需求和性能要求。堆棧層數的增加、存儲密度的提高、數據傳輸速度的增加、功耗的降低以及集成更多功能將是其發(fā)展的主要方向，這將為各領域帶來更高效、高性能的存儲解決方案。目前3D

DRAM處于產業(yè)化前期，市場格局尚不清晰，但3D

DRAM將是一個新的起點，也是存儲廠商搶占下一個戰(zhàn)略高地的新機會。PAGE

27誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明0

4

相 關 標 的中微公司成立于2004年，主要從事半導體設備的研發(fā)、生產和銷售，于2019年上市。公司主要為集成電路、LED芯片、MEMS等半導體產品的制造企業(yè)提供刻蝕設備、MOCVD設備及其他設備。公司的等離子體刻蝕設備已應用在國際一線客戶從65納米到14納米、7納米和5納米及其他先進的集成電路加工制造生產線及先進封裝生產線。公司MOCVD設備在行業(yè)領先客戶的生產線上大規(guī)模投入量產，公司已成為世界排名前列的氮化鎵基LED設備制造商。4.1

中微公司：半導體設備領軍者，持續(xù)布局高端產品圖表：2019-2023年中微公司營業(yè)收入及歸母凈利潤刻蝕設備電容性等離子體刻蝕設備集成電路制造中氧化硅、氮化硅及低介電系數膜層等電介質材料的刻蝕電感性等離子體刻蝕設備、硅刻蝕設備集成電路制造中單晶硅、多晶硅以及多種介質等材料的刻蝕CMOS圖像傳感器、MEMS芯片、2.5D芯片、3D芯片等通孔及溝槽的刻蝕MOCVD設備MOCVD設備藍綠光及紫外LED外延片和功率器件的生產薄膜沉積設備LPCVD設備先進邏輯器件、DRAM和3D

NAND中接觸式以及金屬鎢線的填充ALD設備存儲器件關鍵應用填充圖表：中微公司產品矩陣資料來源：Wind，公司公告，華鑫證券研究01020304050010203040506070201920202021 20222023營業(yè)收入(億元)同比(

)18016014012010080604020060 2018161412108642020192022 20232020 2021歸母凈利潤(億元)同比(

)PAGE

29誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明4.2

拓荊科技：CVD設備龍頭，混合鍵合設備打開第二增長極圖表：2019-2023年拓荊科技營業(yè)收入及歸母凈利潤PECVD設備公司是國內唯一一家產業(yè)化應用的集成電路PECVD設備廠商，已配適180-14nm邏輯芯片、19/17nmDRAM及64/128層FLASH制造工藝需求，產品能夠兼容SiO2、SiN、SiON、BPSG、PSG、TEOS、LokI、LokII、ACHM、ADCI等多種反應材料。ALD設備拓荊科技是國內領先的集成電路ALD設備廠商。公司的等離子體增強原子層沉積設備（PE-ALD），在公司PECVD設備核心技術的基礎上，根據ALD反應原理，結合理論分析及仿真計算，對反應腔內的氣路、關鍵件、噴淋頭等進行創(chuàng)新設計公司的ALD設備可以沉積SiO2和SiN材料薄膜，目前已適配55-14nm邏輯芯片制造工藝需求。SACVD設備拓荊科技是國內唯一一家產業(yè)化應用的集成電路SACVD設備廠商。公司的SACVD設備可以沉積BPSG、SAF材料薄膜，適配12英寸40/28nm以及8英寸90nm以上的邏輯芯片制造工藝需求。拓荊科技成立于2010年，是國內半導體設備行業(yè)重要的領軍企業(yè)之一，公司三次（2016年、2017年、2019年）獲得中國半導體行業(yè)協(xié)會頒發(fā)的“中國半導體設備五強企業(yè)”稱號。主要產品包括等離子體增強化學氣相沉積（PECVD）設備、原子層沉積（ALD）設備和次常壓化學氣相沉積（SACVD）設備三個產品系列，已廣泛應用于國內晶圓廠14nm及以上制程集成電路制造產線，并已展開10nm及以下制程產品驗證測試。公司的產品已適配國內最先進的28/14nm邏輯芯片、19/17nm

DRAM芯片和64/128層3DNANDFLASH晶圓制造產線。圖表：拓荊科技產品矩陣0501001502002503000510152025302019202220232020 2021營業(yè)收入(億元)同比(

)0100200300400500600700800-10123456720192020202120222023歸母凈利潤(億元) 同比(

)資料來源：Wind，公司公告，華鑫證券研究PAGE

30誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明4.3

中科飛測：專注高端半導體質量控制，創(chuàng)新領航行業(yè)發(fā)展中科飛測成立于2014年，是國內領先的高端半導體質量控制設備公司。自成立以來始終專注于檢測和量測兩大類集成電路專用設備的研發(fā)、生產和銷售，產品主要包括無圖形晶圓缺陷檢測設備系列、圖形晶圓缺陷檢測設備系列、三維形貌量測設備系列、薄膜膜厚量測設備系列等產品，已應用于國內28nm及以上制程的集成電路制造產線。公司的三維形貌量測設備和無圖形晶圓缺陷檢測設備分別在

2020

年和

2021年獲得中國集成電路創(chuàng)新聯(lián)盟頒發(fā)的“IC

創(chuàng)新獎”技術創(chuàng)新獎。圖表：2019-2023年中科飛測營業(yè)收入及歸母凈利潤圖表：中科飛測產品矩陣資料來源：Wind，公司公告，華鑫證券研究檢測設備無圖形晶圓缺陷檢測設備系列主要應用于硅片的出廠品質管控、晶圓的入廠質量控制、半導體制程工藝和設備的污染監(jiān)控。該系列的設備能夠實現(xiàn)無圖形晶圓表面的缺陷計數，識別缺陷的類型和空間分布圖形晶圓缺陷檢測設備系列主要應用于晶圓表面亞微米量級的二維、三維圖形缺陷檢測，能夠實現(xiàn)在圖形電路上的全類型缺陷檢測。擁有多模式明/暗照明系統(tǒng)、多種放大倍率鏡頭，適應不同檢測精度需求，能夠實現(xiàn)高速自動對焦，可適用于面型變化較大翹曲晶圓量測設備三維形貌量測設備系列主要應用于晶圓上的納米級三維形貌測量、雙/多層薄膜厚度測量、關鍵尺寸和偏移量測量，配合圖形晶圓智能化特征識別和流程控制、晶圓傳片和數據通訊等自動化平臺薄膜膜厚量測設備系列主要應用于晶圓上納米級的單/多層膜的膜厚測量，采用橢圓偏振技術和光譜反射技術實現(xiàn)高精度薄膜膜厚、n-k

值的快速測量3D

曲面玻璃量測設備系列主要應用于

3D

曲面玻璃等構件的輪廓弧高、厚度、尺寸測量，采用光譜共焦技術，實現(xiàn)高精度、高速度的非接觸式測量。搭載可配置的全自動測量軟件工具和完整的測試及結果分析界面050100150109876543210201920232020 2021 2022營業(yè)收入(億元)同比(

)-2000200400350212003001.5100025018002000.5600-1.5-1-0.502019 2020 2021 2022 2023歸母凈利潤(億元)同比(

)PAGE

31誠信、專業(yè)、穩(wěn)健、高效請閱讀最后一頁重要免責聲明4.4

精智達：引領新型顯示檢測設備，致力國產化替代精智達成立于2011

年，是檢測設備與系統(tǒng)解決方案提供商，主要從事新型顯示器件檢測設備的研發(fā)、生產和銷售業(yè)務，產品廣泛應用于以AMOLED

為代表的新型顯示器件制造中光學特性、顯示缺陷、電學特性等功能檢測及校準修復，并逐步向半導體存儲器件測試設備領域延伸發(fā)展。作為國家級專精特新“小巨人”及高新技術企業(yè)，公司始終堅持研發(fā)導向、客戶導向，致力于檢測設備的自主可控和國產化替代。圖表：2019-2023年精智達營業(yè)收入及歸母凈利潤圖表：精智達產品矩陣資料來源：Wind，公司公告，華鑫證券研究新型顯示器件檢測設備公司的新型顯示器件檢測設備主要用AMOLED、TFT-LCD

等新型顯示器件的

Cell

與

Module

制程的光學特性、顯示缺陷、電學特性等各種功能檢測及校準修復，用于產品缺陷檢測、產品等級判定與分類，對部分產品缺陷進行校準、修復及復判，從而提升產品良率、降低生產損耗，并為相關工序的工藝提升提供數據支撐光學檢測及校正修復系統(tǒng)老化系統(tǒng)觸控檢測系統(tǒng)信號發(fā)生器半導體存儲器件測試設備公司的半導體存儲器件測試設備主要用于在DRAM等半導體存儲器件的晶圓制造環(huán)節(jié)對晶圓裸片進行電參數性能和功能測試，或在封裝測試環(huán)節(jié)對芯片