芯片設(shè)計(jì) CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例基于Cadence IC 617 課件 第8章 帶隙基準(zhǔn)源1

第8章

帶隙基準(zhǔn)源芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第1頁/共36頁第8章帶隙基準(zhǔn)源8.1帶隙基準(zhǔn)源概述8.1.1帶隙基準(zhǔn)源性能參數(shù)8.1.2帶隙基準(zhǔn)源基本原理8.2實(shí)例分析:帶隙基準(zhǔn)電壓源

8.2.1電路搭建8.2.2電路參數(shù)仿真8.3本章小結(jié)第2頁/共36頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617

基準(zhǔn)源作為模擬集成電路中電壓（或電流）基準(zhǔn)參考源，為電路提供穩(wěn)定的、低溫漂、低噪聲的電壓（或電流）參考，具有輸出電壓與溫度無關(guān)的基本特性，廣泛應(yīng)用于濾波器、ADC、DAC等模擬及數(shù)?；旌闲盘?hào)電路中。

基準(zhǔn)源可以分為兩種：基準(zhǔn)電流源基準(zhǔn)電壓源

為電子系統(tǒng)提供基準(zhǔn)的直流電壓信號(hào)和電流信號(hào)，受電源和工藝參數(shù)的影響很小，并具有確定的溫度特性。第3頁/共36頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6178.1帶隙基準(zhǔn)源概述

帶隙基準(zhǔn)源的典型性能參數(shù)包括：溫度系數(shù)電源抑制比功耗啟動(dòng)特性在設(shè)計(jì)過程中其性能參數(shù)需要根據(jù)需求進(jìn)行綜合考慮，下面主要介紹基準(zhǔn)電壓源的性能參數(shù)。第4頁/共36頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6178.1.1帶隙基準(zhǔn)源性能參數(shù)溫度系數(shù)（TemperatureCoefficient,TC）是用來衡量基準(zhǔn)源輸出信號(hào)隨溫度變化的性能參數(shù)。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第5頁/共36頁(單位：ppm/℃)式中，TC是溫度系數(shù)，Vmax和Vmin分別是溫度范圍內(nèi)的基準(zhǔn)電壓的最大值和最小值，Vmean是電壓平均值，Tmax和Tmin分別是所關(guān)注的溫度范圍的最大值和最小值。溫度系數(shù)8.1.1帶隙基準(zhǔn)源性能參數(shù)電源抑制比（PowerSupplyRejectionRatio,PSRR）是用來衡量基準(zhǔn)源輸出電壓信號(hào)對(duì)電源電壓波動(dòng)的抑制能力的性能參數(shù)。

VREF為基準(zhǔn)電壓，VDD為電源電壓，?VREF/?VDD為某頻率下基準(zhǔn)電壓與電源電壓變化之比。電路的電源抑制比越大說明對(duì)電源噪聲的抑制能力越強(qiáng)，反之，電源抑制比越小說明容易受到電源噪聲的影響。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第6頁/共36頁(單位：dB)電源抑制比8.1.1帶隙基準(zhǔn)源性能參數(shù)功耗（Power）是單位時(shí)間內(nèi)電路消耗的能量。隨著集成電路的集成度不斷提升，功耗成了各種集成電路都需要關(guān)注的指標(biāo)，對(duì)于帶隙基準(zhǔn)源電路而言，功耗指標(biāo)需保證在一個(gè)合理的范圍內(nèi)。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第7頁/共36頁啟動(dòng)特性帶隙基準(zhǔn)源的啟動(dòng)特性（Startup）是一個(gè)功能性指標(biāo)，不是一個(gè)定量的指標(biāo)，描述的是基準(zhǔn)源電路從電源上電到輸出基準(zhǔn)信號(hào)達(dá)到正常穩(wěn)定工作值的過程。良好帶隙基準(zhǔn)源應(yīng)該能夠隨著電源電壓的升高快速啟動(dòng)，并在啟動(dòng)之后維持在正常工作狀態(tài)，保持的穩(wěn)定輸出值。功耗8.1.1帶隙基準(zhǔn)源性能參數(shù)

帶隙基準(zhǔn)源最重要的特征就是其輸出基準(zhǔn)信號(hào)幾乎不會(huì)隨溫度的變化而變化。第8頁/共36頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617

電壓源V1具有正的溫度系數(shù)，電壓源V2具有負(fù)的溫度系數(shù)，選取α1和α2為兩個(gè)權(quán)重值。

兩個(gè)具有相反溫度系數(shù)的量按照適當(dāng)?shù)臋?quán)重相加，那么即可得到零溫度系數(shù)的物理量。8.1.2帶隙基準(zhǔn)源的基本原理負(fù)溫度系數(shù)電壓雙極性晶體管的基極-發(fā)射極電壓（

）具有隨溫度的升高而降低的特性芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第9頁/共36頁在CMOS工藝中，將三極管的基極和集電極連接在一起，即可獲得二極管結(jié)構(gòu)，其集電極電流（IC）基極-發(fā)射極電壓（

）關(guān)系如下所示：為二極管的飽和電流,VT為熱電壓,k為玻爾茲曼常數(shù)q為電子電量8.1.2帶隙基準(zhǔn)源的基本原理芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第10頁/共36頁通過

對(duì)T求導(dǎo)，當(dāng)

為一定值時(shí)可得：二極管飽和電流

與

成正比，μ為少數(shù)載流子的遷移率，

代表硅的本征載流子濃度，這些參數(shù)均與溫度有關(guān)負(fù)溫度系數(shù)電壓8.1.2帶隙基準(zhǔn)源的基本原理芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第11頁/共36頁μ近似正比于

，這里m的取值約為-1.5，而

與

成正比，

表示硅的禁帶寬度，約為1.12eV。由此可得：其中b為比例系數(shù),根據(jù)熱電壓與溫度的關(guān)系，并對(duì)T求導(dǎo)可得負(fù)溫度系數(shù)電壓8.1.2帶隙基準(zhǔn)源的基本原理上述公式聯(lián)立可得：芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第12頁/共36頁在T=300K的情況下，V_BE=750mV，(?V_BE)/?T=-1.5mV/K具有負(fù)的溫度系數(shù)，而且與溫度T相關(guān)負(fù)溫度系數(shù)電壓8.1.2帶隙基準(zhǔn)源的基本原理正溫度系數(shù)電壓兩個(gè)相同的雙極性晶體管分別工作在不同的電流下，那么此時(shí)兩個(gè)雙極性晶體管基極-發(fā)射極的電壓的差值就與絕對(duì)溫度成正比。正溫度系數(shù)電壓芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第13頁/共36頁Q2設(shè)計(jì)成n個(gè)與Q1相同的雙極性晶體管并聯(lián)具有正的溫度系數(shù)，且表現(xiàn)為一個(gè)固定值8.1.2帶隙基準(zhǔn)源的基本原理零溫度系數(shù)電壓芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第14頁/共36頁利用雙極性晶體管具有負(fù)溫度系數(shù)的基極—發(fā)射極電壓V_BE，與兩個(gè)雙極性晶體管具有正溫度系數(shù)的基極—發(fā)射極電壓的差值ΔV_BE，通過選擇適當(dāng)?shù)谋壤禂?shù)相加，來達(dá)到溫度補(bǔ)償?shù)男Ч罱K得到近似零溫度系數(shù)的電壓輸出此時(shí)基準(zhǔn)電壓源的輸出電壓為：8.1.2帶隙基準(zhǔn)源的基本原理芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第15頁/共36頁其中V_T=kT/q，則V_REF對(duì)溫度T求導(dǎo)可得：在室溫（300K）下，?V_BE/?T的典型值為-1.5mV/K,?V_T/?T的典型值為+0.087mV/K，令?V_REF/?T=0，帶入正、負(fù)溫度系數(shù)電壓值，并令β=1當(dāng)V_BE=750mV時(shí)：此時(shí)，V_REF表現(xiàn)為一個(gè)零溫度系數(shù)電壓，且為一個(gè)固定值。由于該電壓值與硅的禁帶寬度大小相近，因此這種基準(zhǔn)電路被稱為“帶隙基準(zhǔn)電路”。8.1.2帶隙基準(zhǔn)源的基本原理零溫度系數(shù)電壓零溫度系數(shù)基準(zhǔn)電壓電路基本結(jié)構(gòu)右圖零溫度溫度系數(shù)基準(zhǔn)電壓產(chǎn)生的電路假設(shè)通過某種方法使得電路中的端口電壓VO1=VO2零溫度系數(shù)電壓產(chǎn)生電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第16頁/共36頁如果

≈17.2，那么VO2即可以作為與溫度無關(guān)的基準(zhǔn)8.1.2帶隙基準(zhǔn)源的基本原理理想放大器在正常工作時(shí)，其輸入的兩端電壓近似相等，可以實(shí)現(xiàn)VO1=VO2零溫度系數(shù)基準(zhǔn)電壓電路基本結(jié)構(gòu)芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第17頁/共36頁放大器的輸出電壓VOUT即為輸出基準(zhǔn)電壓VREF零溫度系數(shù)基準(zhǔn)電壓電路基本結(jié)構(gòu)8.1.2帶隙基準(zhǔn)源的基本原理典型的帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)典型帶隙基準(zhǔn)電壓源結(jié)構(gòu)芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第18頁/共36頁該基準(zhǔn)的核心電路首先產(chǎn)生與溫度成正比的電流（PTAT），然后右側(cè)支路M3鏡像該電流，并通過電阻R2轉(zhuǎn)換成同樣具有正溫度系數(shù)的電壓，再與晶體管Q3具有負(fù)溫度系數(shù)的VBE相加，從而獲得基準(zhǔn)電壓。8.1.2帶隙基準(zhǔn)源的基本原理8.2實(shí)例分析：帶隙基準(zhǔn)電壓源

帶隙基準(zhǔn)電壓源主要為模擬電路提供不隨溫度和電源電壓變化而變化的基準(zhǔn)電壓，如需基準(zhǔn)電流也可通過該基準(zhǔn)電壓獲得。本節(jié)以一個(gè)帶隙基準(zhǔn)電壓源為例，介紹如何使用ADE來進(jìn)行帶隙基準(zhǔn)電壓源的設(shè)計(jì)和仿真，其設(shè)計(jì)指標(biāo)具體為： 產(chǎn)生基準(zhǔn)電壓：1.2V 溫度系數(shù)：＜20ppm/℃ 電源抑制比：>60dB 電源電壓：3.3V根據(jù)設(shè)計(jì)要求，本例選擇使用CMOS180nm工藝來設(shè)計(jì)帶隙基準(zhǔn)電壓源。第19頁/共36頁芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC6178.2.1電路搭建芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第20頁/共36頁在Linux系統(tǒng)的命令行輸入“virtuoso&”，運(yùn)行CadenceIC建立設(shè)計(jì)庫(kù)，點(diǎn)擊[File]→[New]→[Library]的指令，彈出“NewLibrary”選擇“Attachtoanexistingtechfile”關(guān)聯(lián)至設(shè)計(jì)需要的工藝庫(kù)文件“smic18mmrf”點(diǎn)擊[File]→[New]→[Cellview]指令，彈出“Cellview”對(duì)話框，輸入所建立的cell的名字“bandgap”按下鍵盤上的“I”鍵彈出“AddInstance”窗口，然后可以從工藝庫(kù)中調(diào)入電路所需的器件，搭建帶隙基準(zhǔn)電壓源電路，如下圖所示芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第21頁/共36頁帶隙基準(zhǔn)電壓源電路圖8.2.1電路搭建放大器的具體電路如右圖所示，這里將放大器電路制作成一個(gè)symbol，方便電路的調(diào)用和仿真。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第22頁/共36頁放大器電路圖8.2.1電路搭建芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第23頁/共36頁“Create”選擇“Cellview”中的“FromCellview”。出現(xiàn)如右圖所示的添加symbol的窗口，點(diǎn)擊“OK”，彈出設(shè)置symbol的選項(xiàng)窗口，如下圖所示放大器的symbol8.2.1電路搭建為了進(jìn)行電路性能的測(cè)試，分別搭建放大器及帶隙基準(zhǔn)電壓源的測(cè)試電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第24頁/共36頁輸入信號(hào)V0、V1所對(duì)應(yīng)“vsin”的“DCvoltage”設(shè)為1.65V，“ACmagnitude”設(shè)為1V，將“ACphase”分別設(shè)置為0和180；將電流源所對(duì)應(yīng)“idc”的“DCcurrent”設(shè)為-5uA；電容值“capacitance”設(shè)置為200fF。帶隙基準(zhǔn)電壓源的測(cè)試電路放大器的測(cè)試電路8.2.1電路搭建8.2.2電路參數(shù)仿真芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第25頁/共36頁

在完成電路的初步設(shè)置和搭建后，我們需要對(duì)電路的各項(xiàng)指標(biāo)進(jìn)行仿真和測(cè)試，來驗(yàn)證一下是否符合指標(biāo)。點(diǎn)擊菜單欄中[launch]→[ADEL]指令，彈出“AnalogDesignEnvironment”對(duì)話框點(diǎn)擊[Analyses]→[Choose]指令，選擇ac仿真，進(jìn)行頻域仿真，設(shè)置頻率的仿真范圍為1Hz~1GHz點(diǎn)擊[Setup]→[Stimuli…]指令，設(shè)置電源電壓vdd為3.3V仿真設(shè)置完后，主窗口如右圖所示。此時(shí)，選擇[Simulation]→[Netlistandrun]開始仿真。完成設(shè)置的主窗口芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第26頁/共36頁8.2.2電路參數(shù)仿真仿真結(jié)束后，可得放大器的頻域仿真結(jié)果，如右圖所示。頻域仿真結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第27頁/共36頁放大器的開環(huán)增益約為106.59dB帶寬約為21.12MHz相位裕度為76.37°能夠滿足電路的要求。8.2.2電路參數(shù)仿真下面完成帶隙基準(zhǔn)電壓源電路的基本測(cè)試。芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第28頁/共36頁點(diǎn)擊菜單欄中[launch]→[ADEL]指令，彈出“AnalogDesignEnvironment”對(duì)話框點(diǎn)擊[Analyses]→[Choose]指令，選擇dc仿真，進(jìn)行直流仿真，設(shè)置溫度的仿真范圍為-40℃~125℃點(diǎn)擊[Setup]→[Stimuli…]指令，設(shè)置電源電壓vdd為3.3V，與放大器設(shè)置過程類似。仿真設(shè)置完成后，選擇[Simulation]→[Netlistandrun]開始仿真。仿真結(jié)束后，可得帶隙基準(zhǔn)電壓源的溫度特性仿真結(jié)果8.2.2電路參數(shù)仿真如右圖所示，根據(jù)式帶隙基準(zhǔn)電壓源的溫度特性仿真結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第29頁/共36頁計(jì)算可得溫度系數(shù)約為10ppm/℃。8.2.2電路參數(shù)仿真進(jìn)行電源抑制比仿真。點(diǎn)擊[Setup]→[Stimuli…]指令，設(shè)置電源電壓vdd為交流信號(hào)，如右圖所示。點(diǎn)擊[Analyses]→[Choose]指令，選擇ac仿真，進(jìn)行頻域仿真，設(shè)置頻率的仿真范圍為1Hz~1MHz。ac仿真設(shè)置芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第30頁/共36頁8.2.2電路參數(shù)仿真選擇[Simulation]→[Netlistandrun]開始仿真，可得仿真結(jié)果如右圖所示，在1kHz頻率處電源抑制比約為65.7dB。帶隙基準(zhǔn)電壓源電源抑制比仿真結(jié)果芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第31頁/共36頁8.2.2電路參數(shù)仿真進(jìn)行啟動(dòng)功能仿真。首先，搭建測(cè)試電路如左圖所示，電源選擇信號(hào)源“vpwl”，具體參數(shù)設(shè)置如右圖所示。點(diǎn)擊[Analyses]→[Choose]指令，選擇tran仿真，進(jìn)行瞬態(tài)仿真，設(shè)置仿真時(shí)間為6us。帶隙基準(zhǔn)電壓源測(cè)試電路芯片設(shè)計(jì)——CMOS模擬集成電路設(shè)計(jì)與仿真實(shí)例：基于CadenceIC617第32頁/共36頁8.2.2

電路參數(shù)仿真電源電壓設(shè)置具體參數(shù)選擇[Simulation]→[Netlistandrun]開始仿真，可得仿真結(jié)果如右圖所示，可以看出帶隙基準(zhǔn)電壓源的啟動(dòng)功