第10章-門(mén)電路和組合邏輯電路

第10章

門(mén)電路和組合邏輯電路學(xué)習(xí)要點(diǎn)基本邏輯運(yùn)算邏輯門(mén)電路的工作原理組合邏輯電路的分析與設(shè)計(jì)加法器、編碼器、譯碼器、數(shù)據(jù)選擇器1．?dāng)?shù)字信號(hào)與數(shù)字電路2．?dāng)?shù)字電路的分類(lèi)按電路結(jié)構(gòu)不同，分為分立元件數(shù)字電路和集成數(shù)字電路。按所用器件制作工藝不同，分為雙極型和單極型。按電路結(jié)構(gòu)和工作原理不同，分為組合邏輯電路和時(shí)序邏輯電路。第10章

門(mén)電路和組合邏輯電路10.1數(shù)字電路概述10.1.1數(shù)字電路的特點(diǎn)模擬信號(hào)：在時(shí)間和幅值上都為連續(xù)的信號(hào)。模擬電路：處理和傳輸模擬信號(hào)的電路。數(shù)字信號(hào)：在時(shí)間和幅值上都為離散的信號(hào)。數(shù)字電路：處理和傳輸數(shù)字信號(hào)的電路。3.數(shù)字電路的優(yōu)點(diǎn)數(shù)字電路便于集成化數(shù)字電路工作可靠性高。數(shù)字信息便于長(zhǎng)期保存。數(shù)字集成電路產(chǎn)品系列多、通用性強(qiáng)、成本低。數(shù)字電路的保密性好4.數(shù)字電路的特點(diǎn)1）數(shù)字電路的工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個(gè)邏輯值）。2）在數(shù)字電路中，研究的主要問(wèn)題是電路的邏輯功能，即輸入信號(hào)和輸出信號(hào)之間的邏輯關(guān)系。它的數(shù)學(xué)分析工具是邏輯代數(shù)。3）數(shù)字電路大多處理“二值邏輯”問(wèn)題，可用電路的兩種截然不同的狀態(tài)來(lái)表述，因此，數(shù)字電路可以進(jìn)行邏輯運(yùn)算與判斷。10.1.2常用數(shù)制和碼制數(shù)制：多位數(shù)碼中每一位的構(gòu)成方法及低位向相鄰高位的進(jìn)位規(guī)則。碼制：在編制代碼時(shí)所遵循的規(guī)則。1.進(jìn)位計(jì)數(shù)制進(jìn)位制：一種按進(jìn)位方式實(shí)現(xiàn)計(jì)數(shù)的制度。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱(chēng)為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱(chēng)進(jìn)位制?；鶖?shù)：在該進(jìn)位制中可能用到的數(shù)碼個(gè)數(shù)。十進(jìn)制的基數(shù)是10，二進(jìn)制的基數(shù)是2，八進(jìn)制的基數(shù)是8，十六進(jìn)制的基數(shù)是16。位權(quán)（位的權(quán)數(shù)）：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。常用的進(jìn)位制有十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制2.不同數(shù)制間的轉(zhuǎn)換非十進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)——多項(xiàng)式替代法原理：任何一個(gè)數(shù)都可以寫(xiě)成以基數(shù)為底的冪求和的展開(kāi)式，即按位權(quán)展開(kāi)表示。例如：二進(jìn)制數(shù)展開(kāi)(1011.01)2=1×23+0×22+1×21+1×20+0×2-1+1×2-2=(11.25)10八進(jìn)制數(shù)展開(kāi)(1101)8=1×83+1×82+0×81+1×80=(577)10十六進(jìn)制數(shù)展開(kāi)(E36)16=14×162+3×161+6×160=(3638)10十進(jìn)制數(shù)轉(zhuǎn)換為非十進(jìn)制數(shù)（1）整數(shù)部分的轉(zhuǎn)換：除基取余法。（2）小數(shù)部分的轉(zhuǎn)換：乘基取整法【例10-1】

將十進(jìn)制數(shù)23.59375轉(zhuǎn)換為八進(jìn)制數(shù)、二進(jìn)制數(shù)和十六進(jìn)制數(shù)。解：

故

（23.59375）10=(27.46)8又

(27.46)8=（10111.10011）2=(17.98)16因此

（23.59375）10=（10111.10011）2=(17.98)16二進(jìn)制與其他進(jìn)制的轉(zhuǎn)換（1）二進(jìn)制與八進(jìn)制的轉(zhuǎn)換：三位二進(jìn)制數(shù)對(duì)應(yīng)一位八進(jìn)制數(shù)(415)8=(100001101)2(010110111)2=(267)8（2）二進(jìn)制與十六進(jìn)制的轉(zhuǎn)換：四位二進(jìn)制數(shù)對(duì)應(yīng)一位十六進(jìn)制數(shù)(10010111)2=(97)16(6F)16=(01101111)23.二進(jìn)制代碼

用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱(chēng)為二進(jìn)制代碼。1）二-十進(jìn)制代碼

用4位二進(jìn)制數(shù)b3b2b1b0來(lái)表示十進(jìn)制數(shù)中的

0~9十個(gè)數(shù)碼。簡(jiǎn)稱(chēng)BCD碼。2）可靠性代碼（1）格雷碼（葛萊碼、循環(huán)碼）（2）奇偶校驗(yàn)碼10.2邏輯代數(shù)基礎(chǔ)10.2.1基本邏輯運(yùn)算1.概述邏輯：一定的因果關(guān)系。邏輯代數(shù)是描述客觀事物邏輯關(guān)系的數(shù)學(xué)方法，是進(jìn)行邏輯分析與綜合的數(shù)學(xué)工具。因?yàn)樗怯?guó)數(shù)學(xué)家喬治·布爾(GeorgeBoole)于1847年提出的,所以又稱(chēng)為布爾代數(shù)。邏輯代數(shù)有其自身獨(dú)立的規(guī)律和運(yùn)算法則，不同于普通代數(shù)。相同點(diǎn)：都用字母A、B、C……表示變量；不同點(diǎn)：邏輯代數(shù)變量的取值范圍僅為“0”和“1”，且無(wú)大小、正負(fù)之分。邏輯代數(shù)中的變量稱(chēng)為邏輯變量?！?”和“1”表示兩種不同的邏輯狀態(tài)：是和非、真和假、高電位和低電位、有和無(wú)、開(kāi)和關(guān)等等。1）與邏輯（與運(yùn)算）及與邏輯的定義2.三種基本的邏輯運(yùn)算僅當(dāng)決定事件（Y）發(fā)生的所有條件（A，B，C，…）均滿(mǎn)足時(shí)，事件（Y）才能發(fā)生；其中任何一個(gè)條件不滿(mǎn)足，事件就不會(huì)發(fā)生。這種因果關(guān)系，叫做與邏輯，串聯(lián)開(kāi)關(guān)控制電路與邏輯關(guān)系表開(kāi)關(guān)A開(kāi)關(guān)B燈Y斷斷滅斷通滅通斷滅通通亮與邏輯真值表ABY000010100111設(shè)定邏輯變量并狀態(tài)賦值：邏輯變量：A和B，對(duì)應(yīng)兩個(gè)開(kāi)關(guān)的狀態(tài)；

1－閉合，0－斷開(kāi)；邏輯函數(shù)：Y，對(duì)應(yīng)燈的狀態(tài)，

1－燈亮，0－燈滅。邏輯表達(dá)式：

Y＝A·B＝AB符號(hào)“·”讀作“與”（或讀作“邏輯乘”）；在不致引起混淆的前提下，“·”常被省略。實(shí)現(xiàn)與邏輯的電路稱(chēng)作與門(mén)，與邏輯和與門(mén)的邏輯符號(hào)如圖1-1(b)所示，符號(hào)“&”表示與邏輯運(yùn)算。與邏輯的邏輯符號(hào)2）或邏輯（或運(yùn)算）及或邏輯的定義當(dāng)決定事件（Y）發(fā)生的各種條件（A，B，C，…）中，只要有一個(gè)或多個(gè)條件具備，事件（Y）就發(fā)生。否則，事件就不發(fā)生。這種因果關(guān)系，稱(chēng)為或邏輯，也叫或邏輯關(guān)系。并聯(lián)開(kāi)關(guān)控制電路或邏輯關(guān)系表開(kāi)關(guān)A開(kāi)關(guān)B燈Y斷斷滅斷通亮通斷亮通通亮或邏輯真值表ABY000011101111邏輯表達(dá)式：

Y＝A＋B符號(hào)“＋”讀作“或”（或讀作“邏輯加”）。實(shí)現(xiàn)或邏輯的電路稱(chēng)作或門(mén)，或邏輯和或門(mén)的邏輯符號(hào)如圖1-2(b)所示，符號(hào)“≥1”表示或邏輯運(yùn)算。或邏輯符號(hào)3）非邏輯（非運(yùn)算）當(dāng)決定事件（Y）發(fā)生的條件（A）滿(mǎn)足時(shí)，事件不發(fā)生；條件不滿(mǎn)足，事件反而發(fā)生。這種因果關(guān)系，稱(chēng)為非邏輯。非運(yùn)算開(kāi)關(guān)控制電路圖非邏輯關(guān)系開(kāi)關(guān)A燈Y斷亮通滅非邏輯真值表開(kāi)關(guān)A燈Y斷亮通滅邏輯表達(dá)式：

符號(hào)“—”讀作“非”。實(shí)現(xiàn)非邏輯的電路稱(chēng)作非門(mén)，非邏輯和非門(mén)的邏輯符號(hào)如圖1-3(b)所示。邏輯符號(hào)中用小圓圈“?！北硎痉沁\(yùn)算，符號(hào)中的“1”表示緩沖。非邏輯符號(hào)3.幾種導(dǎo)出的邏輯運(yùn)算（復(fù)合邏輯運(yùn)算）1）與非、或非、與或非運(yùn)算與非：先與后非，邏輯函數(shù)表達(dá)式為：ABY001011101

110表10-9與非邏輯真值表圖10-8

與非門(mén)邏輯符號(hào)ABY001010100

110或非：先或后非，邏輯函數(shù)表達(dá)式為：表10-10或非邏輯真值表與或非：先與再或后非，邏輯函數(shù)表達(dá)式為：圖10-9

或非門(mén)邏輯符號(hào)2）異或邏輯與同或邏輯ABY000011101

110異或邏輯關(guān)系為：輸入邏輯變量A、B不同時(shí)，輸出Y為1，否則為0.表10-11異或邏輯真值表圖10-11

異或門(mén)邏輯符號(hào)邏輯函數(shù)表達(dá)式為：同或邏輯關(guān)系為：輸入邏輯變量A、B相同時(shí)，輸出Y為1，否則為0。邏輯函數(shù)表達(dá)式為：ABY001010100

111表10-12同或邏輯真值表圖10-12

同或門(mén)邏輯符號(hào)10.2.2邏輯代數(shù)的基本公式、定理和規(guī)則1.邏輯代數(shù)的基本公式與運(yùn)算：0?0=00?1=01?0=01?1=1或運(yùn)算：0+0=00+1=11+0=11+1=1非運(yùn)算：

2）邏輯變量、常量運(yùn)算公式

互補(bǔ)律：等冪律：雙重否定律：0-1律：1）邏輯常量運(yùn)算公式1）交換律、結(jié)合律與分配率結(jié)合律：分配律：2）還原率、吸收律與冗余率吸收率：冗余律：3）摩根定律交換律：還原律：反演律（摩根定律）：2.邏輯代數(shù)的基本定律

對(duì)于任何一個(gè)邏輯等式，以某個(gè)邏輯變量或邏輯函數(shù)同時(shí)取代等式兩端任何一個(gè)邏輯變量后，等式依然成立。例如，在反演律中用BC去代替等式中的B，則新的等式仍成立：（1）代入規(guī)則3.邏輯代數(shù)的三個(gè)重要規(guī)則（2）反演規(guī)則

將一個(gè)邏輯函數(shù)L進(jìn)行下列變換：

·→＋，＋→·；

0→1，1→0

原變量→反變量，反變量→原變量。所得新函數(shù)表達(dá)式叫做Y的反函數(shù)，用表示。

利用反演規(guī)則，可以非常方便地求得一個(gè)函數(shù)的反函數(shù)

在應(yīng)用反演規(guī)則求反函數(shù)時(shí)要注意以下兩點(diǎn)：1）保持運(yùn)算的優(yōu)先順序不變，必要時(shí)加括號(hào)表明。2）變換中，幾個(gè)變量（一個(gè)以上）的公共非號(hào)保持不變。（3）對(duì)偶規(guī)則

將一個(gè)邏輯函數(shù)L進(jìn)行下列變換：

·→＋，＋→·

0→1，1→

所得新函數(shù)表達(dá)式叫做Y的對(duì)偶式，用表示。

對(duì)偶規(guī)則的基本內(nèi)容是：如果兩個(gè)邏輯函數(shù)表達(dá)式相等，那么它們的對(duì)偶式也一定相等。例如

10.2.3邏輯函數(shù)的表示方法1．邏輯函數(shù)的建立1）邏輯函數(shù)表達(dá)式：由邏輯變量和與、或、非三種運(yùn)算符連接起來(lái)所構(gòu)成的式子。在邏輯函數(shù)表達(dá)式中，等式右邊的字母A、B、C…等稱(chēng)為輸入邏輯變量，等式左邊的字母Y稱(chēng)為輸出邏輯變量，字母上面沒(méi)有非運(yùn)算符的叫做原變量，有非運(yùn)算符的叫做反變量。2）邏輯函數(shù)：如果對(duì)應(yīng)于輸入邏輯變量A、B、C…的每一組確定值，輸出邏輯變量Y就有唯一確定的值，則稱(chēng)Y是A、B、C…的邏輯函數(shù)。記為3）邏輯函數(shù)相等的概念：設(shè)有兩個(gè)邏輯函數(shù)它們的變量都是A、B、C…，如果對(duì)應(yīng)于變量A、B、C…的任何一組變量取值，Y1和Y2的值都相同，則稱(chēng)Y1和Y2是相等的，記為Y1=Y2。2.邏輯函數(shù)的表示方法（1）真值表：將輸入變量所有取值下對(duì)應(yīng)的輸出值找出來(lái)，列成表格，即得真值表。（2）邏輯函數(shù)式：將輸出與輸入之間的邏輯關(guān)系寫(xiě)成與、或、非的運(yùn)算組合形式。（3）邏輯圖用圖形符號(hào)表示邏輯函數(shù)中的與、或、非等關(guān)系。（4）卡諾圖（后節(jié)介紹）10.2.4邏輯函數(shù)的化簡(jiǎn)1.邏輯函數(shù)的公式化簡(jiǎn)法（1）化簡(jiǎn)邏輯函數(shù)的意義若邏輯函數(shù)表達(dá)式越簡(jiǎn)單，則實(shí)現(xiàn)它的電路越簡(jiǎn)單。從而可以節(jié)約器件、降低成本，提高電路的穩(wěn)定性。此外，為了配合手頭現(xiàn)有的數(shù)字集成電路器件的品種類(lèi)型，也需要將函數(shù)式做一些變換。（2）邏輯函數(shù)表達(dá)式的基本形式和變換常見(jiàn)的邏輯形式有5種：與或表達(dá)式、或與表達(dá)式、與非-與非表達(dá)式、或非-或非表達(dá)式、與或非表達(dá)式。例如①與或表達(dá)式：②或與表達(dá)式：③與非-與非表達(dá)式：④或非-或非表達(dá)式：⑤與或非表達(dá)式：1）化簡(jiǎn)的意義與標(biāo)準(zhǔn)（3）邏輯函數(shù)的最簡(jiǎn)形式最簡(jiǎn)與-或表達(dá)式的規(guī)定：①邏輯函數(shù)表達(dá)式中的乘積項(xiàng)（與項(xiàng)）的個(gè)數(shù)最少；②每個(gè)乘積項(xiàng)中的變量數(shù)也最少的與或表達(dá)式。例如2）邏輯函數(shù)的公式化簡(jiǎn)法（1）并項(xiàng)法利用公式，將兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。（2）吸收法①利用公式Ａ＋AB＝A，消去多余的項(xiàng)。②利用公式，消去多余的變量。（3）配項(xiàng)法①利用公式=1，為某一項(xiàng)配上其所缺的變量。

②利用公式A＋A＝A，為某項(xiàng)配上其所能合并的項(xiàng)。（4）消去冗余項(xiàng)法利用冗余律，將冗余項(xiàng)BC消去。

3）代數(shù)化簡(jiǎn)法舉例【例10-2】化簡(jiǎn)函數(shù)解：（1）先求出Y的對(duì)偶函數(shù)Y’，并對(duì)其進(jìn)行化簡(jiǎn)。（2）求Y’的對(duì)偶函數(shù)，便得Ｙ的最簡(jiǎn)或與表達(dá)式。2.邏輯函數(shù)的卡諾圖化簡(jiǎn)法1)最小項(xiàng)與卡諾圖（1）邏輯函數(shù)的最小項(xiàng)及其性質(zhì)①最小項(xiàng)：如果一個(gè)函數(shù)的某個(gè)乘積項(xiàng)包含了函數(shù)的全部變量，其中每個(gè)變量都以原變量或反變量的形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)乘積項(xiàng)稱(chēng)為該函數(shù)的一個(gè)標(biāo)準(zhǔn)積項(xiàng)，稱(chēng)為最小項(xiàng)。三個(gè)變量A、B、C可組成8個(gè)最小項(xiàng)②最小項(xiàng)的表示方法：用符號(hào)mi來(lái)表示。下標(biāo)i的確定：把最小項(xiàng)中的原變量記為1，反變量記為0，當(dāng)變量順序確定后，可以按順序排列成一個(gè)二進(jìn)制數(shù)，則與這個(gè)二進(jìn)制數(shù)相對(duì)應(yīng)的十進(jìn)制數(shù)，就是這個(gè)最小項(xiàng)的下標(biāo)i。三個(gè)變量A、B、C的8個(gè)最小項(xiàng)可以分別表示為③最小項(xiàng)的性質(zhì)：a．任意一個(gè)最小項(xiàng)，僅一組變量取值使其為1，而其余各項(xiàng)的取值均使它的值為0；b．不同的最小項(xiàng)，使它的值為1的那組變量取值也不同；c．任意兩個(gè)不同的最小項(xiàng)的乘積必為0；d．全部最小項(xiàng)的和必為1。（2）卡諾圖①相鄰最小項(xiàng)：如果兩個(gè)最小項(xiàng)中只有一個(gè)變量為互反變量，其余變量均相同，則這樣的兩個(gè)最小項(xiàng)為邏輯相鄰，并把它們稱(chēng)為相鄰最小項(xiàng)，簡(jiǎn)稱(chēng)相鄰項(xiàng)。

②最小項(xiàng)的卡諾圖表示卡諾圖的構(gòu)成：將邏輯函數(shù)真值表中的最小項(xiàng)重新排列成矩陣形式，并且使矩陣的橫方向和縱方向的邏輯變量的取值按照格雷碼的順序排列，這樣構(gòu)成的圖形就是卡諾圖。a．二變量卡諾圖，每個(gè)兩變量的最小項(xiàng)有2個(gè)最小項(xiàng)與它相鄰；b．三變量卡諾圖，每個(gè)三變量的最小項(xiàng)有3個(gè)最小項(xiàng)與它相鄰；c．四變量卡諾圖，每個(gè)四變量的最小項(xiàng)有4個(gè)最小項(xiàng)與它相鄰，最左列的最小項(xiàng)與最右列的相應(yīng)最小項(xiàng)也是相鄰的，最上面一行的最小項(xiàng)與最下面一行的相應(yīng)最小項(xiàng)也是相鄰的，對(duì)角的兩個(gè)最小項(xiàng)也是相鄰的。2）用卡諾圖表示邏輯函數(shù)（1）邏輯函數(shù)的標(biāo)準(zhǔn)與-或式（最小項(xiàng)表達(dá)式）（2）用卡諾圖表示邏輯函數(shù)【例10-3】試填出的卡諾圖。解：直接觀察法填卡諾圖，分別填每一個(gè)與項(xiàng)。如圖10-17所示。項(xiàng)對(duì)應(yīng)的最小項(xiàng)方格是（00）一行和（00，01）項(xiàng)是（00，01）兩行和CD（11）一列相交對(duì)應(yīng)的方格中填1；項(xiàng)是在（10）一行中填滿(mǎn)四個(gè)1；項(xiàng)是在A（11，10）兩行和C（11，10）兩列相交的四個(gè)格中填1。兩列相交對(duì)應(yīng)的方格中填1；3）用卡諾圖化簡(jiǎn)邏輯函數(shù)（圖形化簡(jiǎn)法）（1）卡諾圖的性質(zhì)①2個(gè)（21個(gè)）相鄰方格的最小項(xiàng)可以合并為一項(xiàng)。②4個(gè)（22個(gè)）相鄰且排成一個(gè)矩形組的最小項(xiàng)可以合并為一項(xiàng)。③8個(gè)（23個(gè)）相鄰且排成一個(gè)矩形組的最小項(xiàng)可以合并為一項(xiàng)。（2）用卡諾圖化簡(jiǎn)邏輯函數(shù)表達(dá)式的步驟和規(guī)則①畫(huà)出邏輯函數(shù)的卡諾圖②合并卡諾圖中的相鄰最小項(xiàng)·新畫(huà)的包圍圈中必須有未被圈過(guò)1的方格，否則該包圍圈是多余的。·包圍圈的個(gè)數(shù)盡量少，這樣邏輯函數(shù)的與項(xiàng)就少。·畫(huà)包圍圈時(shí)應(yīng)遵從由少到多的順序圈?！ぐ鼑ΡM量大，這樣消去的變量就多，與門(mén)輸入端的數(shù)目就少。③將合并化簡(jiǎn)后的各與項(xiàng)邏輯加，便為所求邏輯函數(shù)最簡(jiǎn)與-或式?！纠?0-4】用圖形法求下式的最簡(jiǎn)與或表達(dá)式。解：4）含有無(wú)關(guān)項(xiàng)的邏輯函數(shù)的化簡(jiǎn)（1）邏輯函數(shù)中的無(wú)關(guān)項(xiàng)與所討論的邏輯問(wèn)題沒(méi)有關(guān)系的變量取值組合所對(duì)應(yīng)的最小項(xiàng)。（2）利用無(wú)關(guān)項(xiàng)化簡(jiǎn)邏輯函數(shù)【例10-5】判斷一位十進(jìn)制數(shù)是否為偶數(shù)。解：輸入變量A，B，C，D取值為0000～1001時(shí)，邏輯函數(shù)Y有確定的值，根據(jù)題意，偶數(shù)時(shí)為1，奇數(shù)時(shí)為0。A，B，C，D取值為1010～1111的情況不會(huì)出現(xiàn)或不允許出現(xiàn)，對(duì)應(yīng)的最小項(xiàng)屬于隨意項(xiàng)。用符號(hào)“φ”、“×”或“d”表示。隨意項(xiàng)之和構(gòu)成的邏輯函數(shù)表達(dá)式叫做隨意條件或約束條件，用一個(gè)值恒等于0的條件等式表示。這樣，含有隨意條件的邏輯函數(shù)可以表示成如下形式：不利用隨意項(xiàng)的化簡(jiǎn)結(jié)果為利用隨意項(xiàng)的化簡(jiǎn)結(jié)果為10.3基本邏輯門(mén)電路門(mén)電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路正邏輯：用邏輯1和0分別來(lái)表示電子電路中的高、低電平的方式。10.3.1與門(mén)電路表10-15與門(mén)電平關(guān)系表UAUBUY000.70+30.7+300.7+3+3+3.7表10-16與邏輯真值表ABY00001010011110.3.2或門(mén)電路表10-17或門(mén)電平關(guān)系表UAUBUY00-0.70+3+2.3+30+2.3+3+3+2.3表10-18或邏輯真值表ABY00001110111110.3.3非門(mén)電路表10-19非門(mén)電平關(guān)系表UAUY0+5+50.3表10-20非邏輯真值表UAUY011010.3.4組合邏輯門(mén)電路1.與非門(mén)電路2.或非門(mén)電路10.4組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路：若一個(gè)數(shù)字邏輯電路在某一時(shí)刻的輸出，僅僅取決于這一時(shí)刻的輸入狀態(tài)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)，則該電路稱(chēng)為組合邏輯電路。組合電路主要有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、加法器、數(shù)值比較器等。組合邏輯電路的結(jié)構(gòu)特點(diǎn)：只能由門(mén)電路組成，電路的輸入與輸出無(wú)反饋路徑，電路中不包含記憶單元。10.4.1組合邏輯電路的分析1.基本分析方法組合邏輯電路的分析可按以下步驟進(jìn)行。（1）根據(jù)邏輯圖，從輸入到輸出逐級(jí)寫(xiě)出邏輯函數(shù)表達(dá)式，直至寫(xiě)出輸出端的邏輯函數(shù)表達(dá)式。（4）根據(jù)真值表，確定電路的邏輯功能。（2）利用邏輯代數(shù)法或卡諾圖，將輸出邏輯函數(shù)表達(dá)式化簡(jiǎn)成最簡(jiǎn)與或邏輯函數(shù)表達(dá)式。（3）根據(jù)輸出的最簡(jiǎn)與或表達(dá)式列真值表。2．分析舉例【例10-6】邏輯電路如圖10-26所示，試分析電路的邏輯功能。邏輯函數(shù)表達(dá)式：最簡(jiǎn)與-或表達(dá)式：表10-21真值表ABCY00010011010101111001101111001110邏輯功能：A、B中只要一個(gè)為0，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的邏輯關(guān)系。10.4.2組合邏輯電路的設(shè)計(jì)1.基本設(shè)計(jì)方法（4）根據(jù)最簡(jiǎn)表達(dá)式畫(huà)出邏輯電路圖

（1）根據(jù)實(shí)際問(wèn)題對(duì)邏輯功能的要求，列出輸入變量和輸出變量的真值表；（2）由真值表寫(xiě)出輸出邏輯函數(shù)的與或表達(dá)式；（3）用代數(shù)法或卡諾圖法對(duì)所得的邏輯函數(shù)進(jìn)行化簡(jiǎn)或變換，得到所需的最簡(jiǎn)表達(dá)式；2.組合邏輯電路的設(shè)計(jì)舉例【例10-7】用與非門(mén)設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e上的裁決由每一個(gè)裁判按一下自己面前的按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。解：設(shè)主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據(jù)邏輯要求列出真值表10-22。表10-22真值表ABCYABCY00000101001100001001011101110111邏輯函數(shù)表達(dá)式

最簡(jiǎn)與-或表達(dá)式例10-7邏輯電路圖邏輯變換10.5加法器10.5.1半加器只考慮兩個(gè)一位二進(jìn)制數(shù)的相加，而不考慮來(lái)自低位進(jìn)位數(shù)的運(yùn)算電路，稱(chēng)為半加器。設(shè)兩個(gè)加數(shù)輸入端為A、B，半加和的輸出端為S，向高位進(jìn)位端為C。1）半加器真值表ABSC00000110101011012）輸出邏輯函數(shù)3）邏輯圖和邏輯符號(hào)10.5.2全加器Ai、Bi：加數(shù)，Ci-1：低位來(lái)的進(jìn)位，Si：本位的和，Ci：向高位的進(jìn)位。表10-24全加器真值表Ai

Bi

Ci-1Si

Ci00000101001110010111011100101001100101112）輸出邏輯函數(shù)（利用卡諾圖化簡(jiǎn)）3）全加器的邏輯圖和邏輯符號(hào)10.6編碼器10.6.1普通編碼器1.二進(jìn)制編碼器能夠?qū)⒏鞣N輸入信息編成二進(jìn)制代碼的電路稱(chēng)為二進(jìn)制編碼器?！纠?0-8】試設(shè)計(jì)三位二進(jìn)制編碼器。解：3位二進(jìn)制編碼器，應(yīng)有8個(gè)輸入端和3個(gè)輸出端，這種編碼稱(chēng)為8/3線(xiàn)編碼。列8線(xiàn)/3線(xiàn)編碼的真值表：輸入II7I6I5I4I3I2I1I0輸

出Y2Y1Y00000000100000010000001000000100000010000001000000100000010000000000001010011100101110111表達(dá)式邏輯圖2.二-十進(jìn)制編碼器能夠用4位二進(jìn)制數(shù)代碼對(duì)1位十進(jìn)制數(shù)碼進(jìn)行編碼的電路?！纠?0-9】試設(shè)計(jì)二-十進(jìn)制編碼器編碼器。真

值

表輸

入I輸

出Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0000000100100011010001010110011110001001解：十進(jìn)制有十個(gè)數(shù)碼，即十個(gè)輸入信號(hào)，可以用4位二進(jìn)制編碼輸出，這種編碼稱(chēng)為10線(xiàn)/4線(xiàn)編碼。表達(dá)式：邏輯圖10.6.2優(yōu)先編碼器當(dāng)多個(gè)信號(hào)同時(shí)輸入時(shí)，只對(duì)輸入信號(hào)中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼，這樣的編碼電路稱(chēng)為優(yōu)先編碼器?！纠?0-10】試設(shè)計(jì)10線(xiàn)/4線(xiàn)優(yōu)先編碼器（8421BCD碼優(yōu)先編碼器）解：列出優(yōu)先編碼器真值表（設(shè)優(yōu)先級(jí)別從Y9至Y0遞降）：在編碼表中，輸入信號(hào)“×”處，均表示被排斥的。輸入YY9Y8Y7Y6Y5Y4Y3Y2Y1Y0輸

出DCBA0000000001000000001×00000001×

×0000001×

×

×000001×

×

×

×00001×

×

×

×

×0001×

×

×

×

×

×001×

×

×

×

×

×

×01×

×

×

×

×

×

×

×1×

×

×

×

×

×

×

×

×0000000100100011010001010110011110001001表達(dá)式：邏輯圖10.7譯碼器10.7.1二進(jìn)制譯碼器【例10-11】設(shè)計(jì)一個(gè)把3位二進(jìn)制輸入信號(hào)翻譯成8個(gè)輸出信號(hào)而且正電平有效的譯碼器。解：A2、A1、A0為二進(jìn)制譯碼器輸入端，Y0~Y7為譯碼器輸出端（正電平有效）。真值表真

值

表輸

入A2A1A0輸

出Y7Y6Y5Y4Y3Y2Y1Y00000010100111001011101110000000100000010000001000000100000010000001000000100000010000000表達(dá)式：Y0=Y1=Y2=Y3=Y4=Y5=Y6=Y7=電路圖10.7.2二-十進(jìn)制譯碼器把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號(hào)的電路，稱(chēng)為二-十進(jìn)制譯碼器?！纠?0-12】試設(shè)計(jì)一個(gè)4線(xiàn)-10線(xiàn)譯碼器。解：輸入8421BCD代碼；輸出采用低電平有效。

真值表A3A2A1A0

0000000100100011010001010110011110001001011111111110111111111101111111111011111111110111111111101111111111011