第7章-組合邏輯電路

第7章組合邏輯電路

門電路是組成數(shù)字電路的最基本單元。本章講述數(shù)字電路的基本邏輯單元—集成門電路，重點介紹組合邏輯電路的特點及組合邏輯電路的分析方法和設(shè)計方法，然后介紹常用的各種中規(guī)模集成組合邏輯電路如編碼器、譯碼器的工作原理和邏輯功能。

知識目標理解與門、或門、與非門、或非門、異或門的邏輯功能，熟識其圖形符號。掌握TTL與非門電路的工作原理、邏輯功能。了解TTL反相器的基本特性，集電極開路門、三態(tài)輸出門的功能及典型應(yīng)用。了解常用CMOS門電路的基本工作原理，掌握CMOS門電路的使用常識。掌握組合邏輯電路的分析方法及讀圖方法，識別給定電路的邏輯功能。熟知編碼器、譯碼器的基本概念，會分析一般的編碼器、譯碼器電路。了解編碼器、譯碼器集成電路的引腳功能及其應(yīng)用。了解半導體數(shù)碼管的基本結(jié)構(gòu)和引腳符號的含義。技能目標學會查閱數(shù)字集成電路手冊，根據(jù)邏輯功能要求選用集成門電路。掌握TTL和CMOS集成電路引腳識讀方法，掌握其使用常識。掌握集成門電路的邏輯功能測試方法，學會使用集成邏輯門。了解組合邏輯電路一般的設(shè)計、調(diào)試及檢測方法。能根據(jù)電路圖安裝滿足特定要求的組合邏輯電路，如表決器、數(shù)碼顯示器等。掌握半導體七段顯示數(shù)碼管的使用方法。7.1集成門電路

用來實現(xiàn)基本邏輯關(guān)系的電子電路稱為門電路。與前一章所講的基本邏輯運算關(guān)系相對應(yīng)的門電路有與門、非門、或非門、與或非門、異或門、同或門等幾種。

按構(gòu)成門電路的形式不同，可分為分立元件的門電路和集成門電路兩類。

集成門電路具有體積小、重量輕、工作可靠性高、抗干擾能力強、價格低等優(yōu)點，目前已得到廣泛使用。本節(jié)重點介紹各種集成門電路的型號、功能、性能指標、引腳排列及應(yīng)用。

在數(shù)字電路中，數(shù)字信號是用二值邏輯的1和0表示的，如圖7.1（a）所示，關(guān)門用1表示，開門用0表示。

圖7.1（b）所示為實現(xiàn)上述兩種截然不同的狀態(tài)的基本原理。

開關(guān)S斷開，可表示關(guān)門狀態(tài)；開關(guān)S閉合，可表示為開門狀態(tài)。

開關(guān)S用二極管或三極管實現(xiàn)。改變輸入信號ui使二極管或三極管工作在截止和導通兩種狀態(tài)，它們就可以起到圖7.1（b）中開關(guān)S的作用。（a）生活實例圖

（b）原理圖

圖7.1獲得高、低電平的基本原理7.1.1分立元件門電路1．二極管與門

按圖7.2（a）所示連接電路，按表7.1所示輸入信號，測量Y的輸出電位，觀察測量結(jié)果。（建議仿真演示）（a）二極管與門電路

（b）邏輯符號

圖7.2二極管與門歸納

二極管與門電路只有當A、B均輸入高電平時，輸出方為高電平，在其他情況下均為低電平。

2．二極管或門

最簡單的或門電路如圖7.3所示，它也是由二極管和電阻組成的。設(shè)輸入的高電平為UIH=3V，低電平為UIL=0.3V。

按圖7.3（a）所示連接電路，按表7.3所示輸入信號，測量Y的輸出電位，觀察測量結(jié)果。（建議仿真演示）（a）二極管或門電路

（b）邏輯符號

圖7.3二極管或門注意

二極管或門存在著輸出電平偏移的問題，所以這種電路結(jié)構(gòu)也只用于集成電路內(nèi)部的邏輯單元。3．三極管非門

圖7.4（a）所示為三極管開關(guān)電路，當輸入為高電平時，三極管飽和導通，輸出Y為低電平；而當輸入為低電平時，三極管截止，輸出為高電平。

因此，輸出與輸入的電平之間是反相關(guān)系，它實際上就是一個非門（亦稱反相器）。

圖7.4（b）所示為非門的邏輯符號，非門的輸出邏輯表達式為

。（a）三極管非門電路

（b）邏輯符號

圖7.4三極管非門7.1.2TTL集成邏輯門電路1．TTL集成邏輯門TTL集成邏輯門電路是三極管—三極管邏輯門電路的簡稱，是一種雙極型三極管集成電路。TTL電路產(chǎn)品型號較多，國外有美國德克薩斯公司SN54/74系列、摩托羅拉公司MC54/74系列等，其中54為軍用產(chǎn)品，74為工業(yè)產(chǎn)品（主要包括標準型、高速型、低功耗型、肖特基型、低功耗肖特基型等）。

由于TTL集成電路生產(chǎn)工藝成熟，產(chǎn)品參數(shù)穩(wěn)定，工作可靠，開關(guān)速度高，因此獲得了廣泛的應(yīng)用。

我國TTL系列產(chǎn)品型號較多，如T4000、T3000、T2000等。國外TTL集成電路只要型號一致，其功能、性能、引腳排列和封裝形式就一致。（1）與非門

圖7.5（a）所示為74LS00（T4000）四2輸入與非門引腳排列圖，圖7.5（b）所示為74LS10三3輸入與非門的引腳排列圖，其邏輯表達式分別為

和

。（a）四2輸入端與非門

（b）三3輸入端與非門

圖7.5TTL與非門引腳排列圖（2）與門

圖7.6所示為三3輸入與門（74LS11）的引腳排列圖，其邏輯表達式為

。圖7.6三3輸入與門的引腳排列圖（3）非門

圖7.7所示為六反相器（非門74LS04）的引腳排列圖，其邏輯表達式為

。圖7.7非門引腳排列圖（4）或非門

圖7.8所示為四2輸入或非門（74LS02）的引腳排列圖，其邏輯表達式為

。圖7.8或非門引腳排列圖2．其他類型TTL邏輯門

在TTL電路中，還有其他功能的門電路，如OC門、三態(tài)輸出門等。（1）OC門

前面介紹的典型TTL與非門不能將兩個或兩個以上門的輸出端并聯(lián)在一起。而實際電路中往往需要將兩個或兩個以上與非門的輸出端并聯(lián)在一起，稱為線與。

解決這個問題的辦法是將與非門的集電極開路。

將集電極開路的與非門稱為OC門，圖7.9（a）所示為OC門（74LS03）的引腳排列圖，圖7.9（b）所示為其邏輯符號。（a）引腳排列圖

（b）邏輯符號

圖7.9OC門OC門的主要應(yīng)用如下所述。①實現(xiàn)線與。幾個OC門的輸出端并聯(lián)在一起使用，稱為線與。為了保證OC門正常工作，必須再接上一個上拉電阻RL與電源VCC相連。圖7.10所示為由3個OC門輸出端并聯(lián)后經(jīng)電阻RL接VCC的電路。這些OC門中只有當輸入端A、B、C、D、E、F同時為高電平時，輸出Y才是低電平，只要每個OC門的輸入端中有一個為低電平時，輸出Y則為高電平，其邏輯表達式為②驅(qū)動顯示器。顯示電路采用OC輸出結(jié)構(gòu)，其輸出管耐壓值有15V、30V等幾種，導通時允許吸收電流為10～40mA不等，可用來驅(qū)動不同類型的顯示器件（如發(fā)光二極管、熒光數(shù)碼管等）。圖7.11所示為用OC門驅(qū)動發(fā)光二極管的顯示電路。當A、B為高電平時，OC門的輸出才為低電平，二極管處于正向?qū)ǎl(fā)光；反之，輸出高電平，發(fā)光二極管熄滅。圖7.10用OC門實現(xiàn)線與

圖7.11顯示電路（2）三態(tài)輸出門（TS門）

具有3種輸出狀態(tài)，即高電平、低電平、高電阻的門電路，稱為三態(tài)門電路。

圖7.12所示為三態(tài)門的邏輯符號，它是在普通門電路的基礎(chǔ)上，多了一個控制端EN或

，稱為使能端。圖7.12三態(tài)門的邏輯符號（a）=0有效

（b）EN=1有效工程應(yīng)用

利用三態(tài)門實現(xiàn)信號傳輸控制1．用三態(tài)輸出門構(gòu)成單向總線。圖7.13所示為由三態(tài)輸出門構(gòu)成的單向總線。當EN1、EN2、EN3輪流為高電平1，且任何時刻只有一個三態(tài)輸出門工作時，輸入信號A1B1、A2B2、A3B3輪流以與非關(guān)系將信號送到總線上，而其他三態(tài)輸出門由于EN=0而處于高阻狀態(tài)。2．用三態(tài)輸出門構(gòu)成雙向總線。圖7.14所示為由三態(tài)輸出門構(gòu)成的雙向總線。當EN=1時，G2輸出高阻，G1工作，輸入數(shù)據(jù)D0經(jīng)G1反相后送到總線上；當EN=0時，G1輸出高阻，G2工作，總線上的數(shù)據(jù)經(jīng)G2反相后輸出?？梢?，通過EN的取值可控制數(shù)據(jù)的雙向傳輸。圖7.13用三態(tài)輸出門構(gòu)成的單向總線

圖7.14用三態(tài)輸出門構(gòu)成的雙向總線3．TTL門電路使用注意事項（1）TTL集成電路引腳排列方法

圖7.15所示為TTL集成電路外形圖。TTL集成電路通常是雙列直插式，不同功能的集成電路，其引腳個數(shù)不同。

引腳編號排列方法是：把凹槽標志置于左方（圖中箭頭指向為凹槽），引腳向下，逆時針自下而上順序排列。圖7.15雙列直插式TTL集成電路外形（2）多余或暫時不用的輸入端的處理①暫時不用的與輸入端可通過1k

電阻接電源，或電源小于等于5V可直接接電源，如圖7.16（a）所示。②不使用的與輸入端可以懸空（懸空輸入端相當于接高電平1），不使用的或輸入端接地（接地相當于接低電平0）。實際使用中，懸空的輸入端容易接收各種干擾信號，導致工作不穩(wěn)定，一般不提倡。③將不使用的輸入端并接在使用的輸入端上，如圖7.16（b）所示。這種處理方法影響前級負載及增加輸入電容，影響電路的工作速度。④TTL電路輸入端不可串接大電阻，不使用的與非輸入端應(yīng)剪短，如圖7.16（c）所示。（a）接高電平

（b）與使用端并聯(lián)

（c）剪去

圖7.16與非門閑置輸入端的處理方法（3）輸出端的處理①TTL一般門電路輸出端不允許線與連接，也不能和電源或地短接，否則將損壞器件。②OC門和三態(tài)門電路可以實現(xiàn)線與連接。（4）其他注意事項①安裝時要注意集成塊外引腳的排列順序，接插集成塊時用力適度，防止引腳折傷。②焊接時用25W電烙鐵較合適，焊接時間不宜過長。③調(diào)試使用時，要注意電源電壓的大小和極性，盡量穩(wěn)定在+5V，以免損壞集成塊。④引線要盡量短，若引線不能縮短時，要考慮加屏蔽措施或采用合線。要注意防止外界電磁干擾的影響。*7.1.3CMOS集成門電路

除了三極管集成電路以外，還有一種場效應(yīng)管組成的集成電路，這就是MOS集成電路。

MOS集成電路按所用的管子不同，分為PMOS電路、NMOS電路、CMOS電路，這里重點介紹CMOS門的集成單元電路。1．CMOS反相器CMOS反相器是由N溝道和P溝道的MOS管互補構(gòu)成的，其電路組成如圖7.17所示。

當輸入端A為高電平1時，輸出Y為低電平0；反之，當輸入端A為低電平0時，輸出Y為高電平，其邏輯表達式為

。圖7.17COMS反相器電路圖

反相器集成電路CC4069的引腳圖如圖7.18所示。圖7.18CC4069引腳圖2．CMOS與非門

常用的CMOS與非門如CC4011等，圖7.19所示為CC4011引腳圖。3．CMOS或非門

常用的CMOS或非門如CC4001等，圖7.20所示為CC4001引腳圖。圖7.19CC4011引腳圖

圖7.20CC4001引腳圖4．CMOS數(shù)字集成電路的特點①靜態(tài)功耗低。②工作電源電壓范圍寬。③邏輯擺幅大。④噪聲容限大。⑤輸入阻抗高。⑥扇出系數(shù)大。5．CMOS門電路使用注意事項①測試CMOS電路時，禁止在CMOS本身沒有接通電源的情況下輸入信號。②電源接通期間不應(yīng)把器件從測試座上插入或拔出；電源電壓為3～5V，電源極性不能倒接。③焊接CMOS電路時，電烙鐵的容量不得大于20W，并要有良好的接地線。④輸出端不允許直接接地或接電源；除具有OC結(jié)構(gòu)和三態(tài)輸出結(jié)構(gòu)的門電路外，不允許把輸出端并聯(lián)使用以實現(xiàn)線與邏輯。⑤同TTL門電路一樣，多余的輸入端不能懸空，與門的多余輸入端應(yīng)接電源VDD，或門的多余輸入端接低電平或VSS，如圖7.21所示。也可將多余端與使用端并聯(lián)，但這樣會影響信號傳輸速度。圖7.21與或非門閑置輸入端的處理7.2組合邏輯電路的分析和設(shè)計

圖7.25所示為我們生活中常見的一些實際裝置，其中圖（a）為交通信號燈實例，圖（b）為表決器實例。

若圖（a）中路口兩側(cè)的燈同時顯示為紅色，則信號燈出現(xiàn)了故障。如何實現(xiàn)故障監(jiān)測呢？本節(jié)介紹的組合邏輯電路可實現(xiàn)上述功能。（a）交通信號燈實例

（b）表決器實例

圖7.25邏輯控制電路實例

組合邏輯電路中任意時刻的輸出狀態(tài)取決于該時刻輸入信號的狀態(tài)，而與電路原來所處的狀態(tài)無關(guān)，即電路不存在記憶和存儲的功能。

組合邏輯電路應(yīng)用十分廣泛，可以把一些特定功能的組合邏輯電路，如加法器、編碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器等，設(shè)計制作成中、小規(guī)模集成電路產(chǎn)品。

描述組合邏輯電路功能的方法有邏輯表達式、真值表、卡諾圖、邏輯圖、波形圖等。在中、小規(guī)模集成電路中，通常用邏輯表達式和真值表來表示邏輯功能。7.2.1組合邏輯電路的分析方法

圖7.25（b）所示為一個3人投票表決器，而其功能是由邏輯電路來實現(xiàn)的。

組合邏輯電路分析就是要根據(jù)給定電路，找出輸入和輸出之間的關(guān)系，即得到電路的邏輯功能。1．組合邏輯電路分析的一般步驟

圖7.26所示是組合電路的分析步驟。圖7.26組合邏輯電路的分析步驟①根據(jù)所給定的組合邏輯電路圖，寫出邏輯函數(shù)表達式。②將表達式化簡，以得到最簡表達式。③由表達式列真值表。④根據(jù)真值表來確定電路的邏輯功能，用簡練語言說明其功能。2．組合電路分析舉例圖7.273人表決器邏輯電路圖7.2.2組合邏輯電路的設(shè)計

圖7.25（a）所示為某路口的交通信號設(shè)備，如果信號燈發(fā)生故障，我們?nèi)绾文芗皶r發(fā)現(xiàn)問題并排除呢？這就要求安裝檢測報警系統(tǒng)。

組合邏輯電路的設(shè)計，就是根據(jù)給出的實際問題，求出能夠?qū)崿F(xiàn)這一邏輯功能的實際電路。它是組合電路分析的逆過程。1．組合邏輯電路的設(shè)計方法

圖7.28所示為組合邏輯電路的設(shè)計步驟。①分析實際問題，根據(jù)要求確定輸入、輸出變量，分析它們之間的關(guān)系，將實際問題轉(zhuǎn)化為邏輯問題，確定邏輯變量并賦值。確定什么情況下為邏輯1，什么情況下為邏輯0，建立正確的邏輯關(guān)系。②列真值表。根據(jù)邏輯功能的描述列真值表。③由真值表寫出邏輯表達式（寫出函數(shù)最小項之和的標準式）并化簡。④根據(jù)最簡邏輯表達式，畫出相應(yīng)的邏輯圖。2．組合電路的設(shè)計舉例圖7.28組合邏輯電路的設(shè)計步驟7.3常用組合邏輯電路7.3.1編碼器

在計算器和計算機等數(shù)字電路中，處理的都是二進制數(shù)代表的信息。

如圖7.32所示，從計算機的鍵盤輸入的是A、B、C或123等信息，而這些輸入的內(nèi)容變成所對應(yīng)的只有1和0的符號后，才能進行運算處理。圖7.32計算電路的生活實例

將十進制數(shù)、文字、字母等轉(zhuǎn)換成若干位二進制信息符號的過程稱為編碼，能夠完成編碼功能的組合邏輯電路稱為編碼器（設(shè)置在數(shù)字電路的輸入部分），常見的有二進制編碼器、二—十進制編碼器（BCD編碼器）、優(yōu)先編碼器等。

將各種有特定意義的輸入信息編成二進制代碼的電路稱為二進制編碼器。將0～9十個十進制數(shù)編成二進制代碼的電路，叫做二—十進制編碼器，也稱為10線—4線編碼器。

這兩類編碼器在同一時刻僅允許有一個輸入信號，如有兩個或兩個以上信號同時輸入，輸出就會出現(xiàn)錯誤的編碼。而優(yōu)先編碼器中則不存在這樣的問題，它允許同時輸入兩個或兩個以上輸入信號，電路將對優(yōu)先級別高的輸入信號編碼。

圖7.33所示為74LS148優(yōu)先編碼器的實物圖、示意圖和引腳排列圖。（a）實物圖

（b）示意圖

（c）引腳排列圖

圖7.3374LS148優(yōu)先編碼器

按圖7.34所示連接電路，L0～L4接發(fā)光二極管，按表7.7所示輸入信號狀態(tài)（表7.7中×表示任意狀態(tài)），觀察輸出狀態(tài)的變化，并記錄在表7.7中。（建議仿真演示）圖7.34編碼器功能測試7.3.2譯碼器

計算機電路的運算輸出是二進制數(shù)，但日常生活中是以十進制數(shù)為基礎(chǔ)的，因此在輸出這些運算結(jié)果時，必須將二進制變成十進制。

把二進制代碼“翻譯”成一個相對應(yīng)的輸出信號的過程稱為譯碼，譯碼是編碼的逆過程，實現(xiàn)譯碼的電路稱為譯碼器。

圖7.35所示為譯碼器的實際應(yīng)用電路，目前譯碼器主要由集成門電路構(gòu)成，它有n個輸入端，M個輸出端，M≤2n。

若M=2n，稱為全譯碼；M<2n，稱為部分譯碼。

常用譯碼器有二進制譯碼器、二—十進制譯碼器和顯示譯碼。圖7.35譯碼器實物圖1．二進制譯碼器

將n位二進制數(shù)譯成M個輸出狀態(tài)的電路稱為二進制譯碼器?，F(xiàn)以74LS138集成電路為例介紹3線—8線譯碼器。74LS138的邏輯圖及外引腳排列如圖7.36所示，A0、A1、A2為輸入線；

～

為8條輸出線；STA、

、

被稱為使能控制端。

按圖7.37所示連接電路，L0～L4接發(fā)光二極管，8腳接地，16腳接+5V（圖中未畫出），按表7.8所示輸入信號狀態(tài)（表中7.8中×表示任意狀態(tài)），觀察輸出狀態(tài)的變化，并記錄在表7.8中。（建議仿真演示）圖7.3674LS138集成譯碼器

圖7.37譯碼器功能測試知識拓展——常見的二進制譯碼器介紹

常見的二進制譯碼器分為2線—4線譯碼器、3線—8線譯碼器、4線—16線譯碼器等。

集成電路外引腳排列如圖7.39所示，型號如表7.9所示。圖7.39譯碼器引腳排列圖功

能常用組件型號2線—4線譯碼74LS13974LS53974LS155T41393線—8線譯碼54/74LS13854/74LS548T3138T41384線—16線譯碼74LS154T4154表7.9 常見二進制譯碼器組件型號2．二線—十進制譯碼器

將4位BCD碼翻譯成對應(yīng)的10個十進制輸出信號的電路稱為二線—十進制譯碼器。由于它有4輸入端，10個輸出端，又稱為4線—10線譯碼器。

74LS42譯碼器的邏輯電路圖和集成電路引腳排列圖如圖7.40所示。圖7.4074LS42譯碼器引腳排列圖3．顯示譯碼器

在數(shù)字系統(tǒng)中，常常需要將測量的數(shù)據(jù)和運算結(jié)果直觀地顯示出來，這就需要由顯示電路來完成。

譯碼顯示電路的功能是將輸入的BCD碼譯成對應(yīng)的數(shù)字、文字、符號，再由驅(qū)動顯示器顯示出來，因此，顯示譯碼器由譯碼器和顯示器組成。

如圖7.41所示，譯碼器和驅(qū)動器通常都集中在同一集成塊中，輸入為二進制代碼，輸出顯示為十進制數(shù)。圖7.41譯碼器的實例圖（1）七段半導體數(shù)碼顯示器

圖7.42所示為由7個發(fā)光二極管排列成的數(shù)碼顯示器的示意圖。

發(fā)光二極管分別用a、b、c、d、e、f、g這7個字母代表，按一定的形式排列成“日”字形。通過字段的不同組合，可顯示0～9十個數(shù)字。圖7.42七段顯示數(shù)字圖形示意圖7個發(fā)光段有兩種接法，共陽極接法如圖7.43（a）所示，共陰極接法如圖7.43（b）所示，圖中的R為限流電阻。

在前一種接法中，譯碼器輸出低電平來驅(qū)動顯示段發(fā)光，而在后一種接法中，譯碼器需要輸出高電平來驅(qū)動各顯示段發(fā)光。（a）共陽極接法

（b）共陰極接法

圖7.43半導體數(shù)碼顯示器的內(nèi)部接法（2）集成顯示譯碼器

集成顯示譯碼器品種很多，其功能也不盡相同。

下面以CT74LS247為例，對它的各功能做一些簡單的分析。

CT74LS247的引腳排列圖和邏輯功能示意圖如圖7.44所示。（a）引腳排列圖

（b）邏輯功能示意圖

圖7.44顯示譯碼器CT74LS2477.4實例綜合分析——智力競賽搶答器7.4.1電路構(gòu)成

圖7.45所示為一種4路智力搶答器電路原理圖，按鈕AN1～AN4可以接受4個人的操作。

當某一個按鈕被按下時，其對應(yīng)的LED燈亮，同時繼電器J吸合，繼電器開關(guān)閉合，電鈴電路被接通使之發(fā)出鈴聲，此時其他鍵均失效。圖7.45智力搶答器電路原理圖

在圖7.45中，4個與非門GA、GB、GC、GD的輸出端標識分別為A、B、C、D，它和與非門的輸入端A、B、C、D有對應(yīng)的連接線，為了使電路圖比較明了，連接線并沒有畫出，而是用字母標識來表示，這種電路連線的表示方式在電視機、收錄機等較復雜的整機原理電路中廣泛應(yīng)用。7.4.2工作原理分析

在按鍵AN1～AN4均處于釋放狀態(tài)時，各個與非門中與按鍵相連接的那個輸入端經(jīng)1k

電阻接地，則該輸入端可視為0電平，因此各個與非門的輸出端A、B、C、D均為1，此時各個與非門中凡標有A、B、C、D的輸入端也均為1，與非門GE輸出0，繼電器不動作。

設(shè)按鍵AN1先被按下，與非門GA輸入高電平1，因GA其余3個輸入端原來已為1，所以這時輸出為A=0，發(fā)光二極管LED1被點亮，提示處于1號臺搶答狀態(tài)。同時因與非門GE有一輸入端為低電平，故其輸出為高電平，該高電平使三極管VT飽和，繼電器吸合，電鈴響。GA輸出A=0的狀態(tài)同時加到了GB、GC、GD門的輸入端，因此這3個門處于關(guān)閉狀態(tài)，它們的輸出總為高電平，此時按鍵AN2、AN3、AN4不起作用，這就達到了搶答的目的。7.5技能訓練7.5.1門電路的檢測學習目標熟悉數(shù)字電路實驗箱的結(jié)構(gòu)、基本功能和使用方法。掌握TTL