07-組合邏輯電路的設(shè)計(jì)_第1頁(yè)
07-組合邏輯電路的設(shè)計(jì)_第2頁(yè)
07-組合邏輯電路的設(shè)計(jì)_第3頁(yè)
07-組合邏輯電路的設(shè)計(jì)_第4頁(yè)
07-組合邏輯電路的設(shè)計(jì)_第5頁(yè)
已閱讀5頁(yè),還剩10頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1組合邏輯電路的設(shè)計(jì)——多媒體教學(xué)2021/10/10星期日123.在整流濾波電路中,若將一個(gè)整流二極管D和負(fù)載電阻RL分別斷開,各對(duì)VL有何影響?思考題1.在整流電路中為什么VI<0.9V2

?答:構(gòu)成整流橋的二極管不理想,導(dǎo)致VI<0.9V2

。2.在整流濾波電路中,當(dāng)RL和C增大時(shí),輸出電壓VL是增大還是減???為什么?答:在整流濾波電路中,輸出電壓VL的值與電容的放電時(shí)間常數(shù)有關(guān),而,故當(dāng)RL和C增大時(shí),輸出電壓VL增大。答:由上題可知,在整流濾波電路中,輸出電壓VL的值與負(fù)載電阻RL有關(guān),負(fù)載電阻斷開時(shí),RL相當(dāng)于無窮大,即RL增大,故輸出電壓VL增大,值為。2021/10/10星期日23

在整流濾波電路中,若將一個(gè)整流二極管D斷開,則電路由全橋整流變?yōu)榘霕蛘?,如下圖所示:估算,而全橋整流電路輸出電壓故輸出電壓VL減小。2021/10/10星期日34

由555定時(shí)器組成,將555定時(shí)器接成多諧振蕩器,振蕩頻率1.2HZ,所用電容為4.7μF,電阻R1.R2均為100K。設(shè)計(jì)要求:畫出低頻脈沖發(fā)生器及一位十進(jìn)制加法計(jì)數(shù)器的邏輯圖(畫示意圖即可,但要標(biāo)注管腳號(hào))。低頻脈沖發(fā)生器:2021/10/10星期日45組合邏輯電路的設(shè)計(jì)

1.學(xué)習(xí)用與非門實(shí)現(xiàn)各種組合邏輯函數(shù)。2.掌握組合邏輯電路邏輯功能的測(cè)試方法。7.1實(shí)驗(yàn)?zāi)康摹?021/10/10星期日567.2實(shí)驗(yàn)內(nèi)容7.2.1表決邏輯

另:若三人中的A有否決權(quán),即A不贊成,就不能通過,又應(yīng)如何實(shí)現(xiàn)呢?

設(shè)有三人對(duì)一事進(jìn)行表決,多數(shù)(二人以上)贊成即通過;否則不通過。

提示:本題有三個(gè)變量A、B、C三人;一個(gè)邏輯函數(shù),即表決結(jié)果L。

投票:“1”表示贊成;“0”表示反對(duì)。表決結(jié)果:“1”表示通過;“0”表示不通過?!?021/10/10星期日677.2.2交通信號(hào)燈監(jiān)測(cè)電路

設(shè)交通信號(hào)燈由紅(R)、黃(Y)、綠(G)三盞燈組成,如圖7-1所示?!?/p>

正常情況下,只能是紅、黃、綠三種信號(hào)燈單獨(dú)點(diǎn)亮,或黃、綠燈同時(shí)點(diǎn)亮。當(dāng)出現(xiàn)其它四種狀態(tài)時(shí),是信號(hào)燈發(fā)生故障,要求監(jiān)測(cè)電路發(fā)出故障報(bào)警信號(hào)。RYGRYGRYGRYGRYGRYGRYGRYG正常工作狀態(tài)故障狀態(tài)圖7-12021/10/10星期日78

提示:本題有三個(gè)變量R、Y、G,分別表示紅、黃、綠三盞信號(hào)燈,“1”表示燈亮;“0”表示燈滅;

一個(gè)邏輯函數(shù)L表示故障報(bào)警信號(hào),正常情況下L為“0”;發(fā)生故障時(shí),L為“1”。

兩題均要求以最少的與非門實(shí)現(xiàn),并驗(yàn)證其邏輯功能。

所用的與非門為74LS00(四2輸入與非門)和74LS20(二4輸入與非門)。2021/10/10星期日89注意:VCC接+5V;GND接“地”。四2輸入與非門74LS00引腳圖:※VCC4B4A4Y3B3A3Y

&&1234567

14131211109874LS00

&1A1B1Y2A2B2Y

GND

&2021/10/10星期日910※注意:VCC接+5V;GND接“地”。二4輸入與非門74LS20引腳圖:VCC2D2C2B2A2Y

&&

1234567

14131211109874LS20

1A1B1C1D1YGND

2021/10/10星期日10111.表決邏輯(2)Lˊ=AB+AC注:

1.A、B、C接邏輯開關(guān)(高低電平輸出的Q端);

2.L接發(fā)光二極管指示。

3.芯片的+VCC接+5V;GND接地。

4.測(cè)真值表(1)L=AB+AC+BC&&&&ABCL7420-17400-17400-27400-3&&&ABCL7400-17400-37400-2ˊ※思考:多余輸入端如何處理?2021/10/10星期日1112R(紅)Y(黃)G(綠)

L00010010010001101000101111011111(1)真值表2.交通信號(hào)燈監(jiān)測(cè)電路L=RYG+RG+RYL=RYG·

RG·RY轉(zhuǎn)換為與非-與非式:※(3)化簡(jiǎn)(2)表達(dá)式L=RYG+RYG+RYG+RYG2021/10/10星期日1213L=RYG·

RG·RY可以省略!注:R、Y、G直接接高低電平輸出的Q端。1&11&YGR&&7400-17400-27420-17420-2LRYGRGRY2021/10/10星期日1314接實(shí)驗(yàn)臺(tái)上的直流穩(wěn)壓電源輸出+5V和地。邏輯電平指示:輸入高電平,發(fā)光二極管亮。74LS0074LS

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論