MOSFET的結構、電學符號和電學特性_第1頁
MOSFET的結構、電學符號和電學特性_第2頁
MOSFET的結構、電學符號和電學特性_第3頁
MOSFET的結構、電學符號和電學特性_第4頁
MOSFET的結構、電學符號和電學特性_第5頁
已閱讀5頁,還剩1頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權,請進行舉報或認領

文檔簡介

MOSFET的結構、電學符號和電學特性為什么要學MOSFET?現(xiàn)在所有電子產(chǎn)品中的芯片、放大器中的基本結構就是MOSFET,學好MOSFET是理解這些芯片、放大電路的前提。學習MOSFET之前需要具備哪些知識?基本電路的電路知識包括:電阻、電容、電感的知識、KCL、KVL、戴維南等效電路、諾頓等效電路等。全文內(nèi)容:MOSFET的結構MOSFET的電學符號和電學特性1、MOSFET的結構MOSFET的名字就反應了本文要講的內(nèi)容:M-Metal-導體,O-Oxide-氧化物(絕緣體),S-Semiconductor-半導體,F(xiàn)-Field,E-Effect,T-Transistor-場效應晶體管。前三個字母反應了它的結構,MOSFET就是由導體-氧化物-半導體三層結構組成的器件,而后三個字母則反應了他的工作特性,它是一個感應電壓的晶體管。Fig.1MOSFET的結構第一眼看到圖Fig.1會感覺有些復雜,沒關系不要緊,我們從簡單的一點點來分析,首先看圖Fig.2,這是一個簡單的我們假想的半導體器件,雖然是假想的,但是不妨礙我們對其原理進行理解。這個我們意淫的器件同樣是由導體、絕緣體、半導體三層結構組成,這個半導體是P型摻雜的還是N型摻雜的我們先不管,這里我們以P型摻雜的半導體為例。Fig.2一個簡單的假想的半導體器件看Fig.3左圖,如果我們在導體和半導體兩端加電壓V1,因為有絕緣體在中間整個器件沒有電流通過,但此時你有沒有發(fā)現(xiàn)這個器件就是一個電容,導體和電源正極相連帶正電荷,P型摻雜的半導體本來能用來導電的自由電子很少,但由于和電源負極相連,自由電子都聚集到和絕緣體相接的表面。這個自由電荷聚集的區(qū)域我們稱為溝道,此時,溝道中沒有電流,只有電荷,其電荷數(shù)量為Fig.3加電壓這里的V就是V1,C就是導體和半導體形成的電容,知道了這個原理,我們可以得到下面兩點初步的認識:①當V1變大,電荷數(shù)量Q變大,溝道中自由電荷的密度增大;②當絕緣體的厚度t_ox下降,則電容C變大,電荷數(shù)量變大,溝道中自由電荷的密度增大??碏ig.3右圖,當在溝道的兩端加電壓V2,因為溝道中本身存在可以自由移動的電子,此時在溝道中就形成了電流。當V1增大時,電荷密度增加,導致溝道兩端之間的電阻變小,導致電流增大。有了上面的理論基礎我們回過頭來再看Fig.1,是不是感覺親切了很多,但是和Fig.3圖相比,F(xiàn)ig.1有四點值得注意:①該器件在下面的P型半導體基板上注入了兩塊重摻雜的N型半導體。這是因為N型半導體能提供自由電子,對溝道中的電流傳導有好處;②所有的電壓都是在上面加的,這是因為所有的MOSFET器件是做在晶圓上的,晶圓片的示意圖如圖Fig.4,其中藍色的小方格表示一個個小器件,所以,電壓只能從上面加,不可能從側邊和下面加。Fig.4晶圓片示意圖③Fig.3有圖有4個端口,即V1的兩個端口和V2的兩個端口,而Fig.1只有源級S、漏極D和柵極G三個端口,這是因為習慣上把最下面的半導體基板作為參考電壓為零,沒有畫出來。而且受源級S、漏極D和柵極G三個端口電壓的影響,溝道兩邊的電壓是不均勻的,靠近源級一側的電壓為V_GS,而靠近漏極一側的電壓為V_GD。④MOSFET器件是對稱的,哪一端是源級,那一端是漏極呢?對于Fig.1的MOSFET(NMOS)來說,兩個N型摻雜半導體上加電壓低的一端是源級,這是因為NMOS靠電子導電,從電壓低的一端流到電壓高的一端,電壓低的一端為電子的“源泉”。(PMOS后面再講)2、MOSFET的電學符號和電學特性①電學符號Fig.5左為物理結構,右為電學符號Fig.5中左圖為MOSFET的物理結構,右圖為其電學符號,這里我畫了4個是為了無論這個符號在電路圖中怎么擺放,大家都應該認識。這里要大家特別注意的是:符號中的箭頭不是柵極或漏極的標志,因為MOSFET是對稱的,哪一端是漏極或柵極需要看所加電壓的大小。這里的箭頭只是區(qū)別NMOS還是PMOS,NMOS箭頭向外如圖中所示,PMOS箭頭向里(后面再講)。一個簡單的記憶方法是,箭頭總是從P型半導體指向N型半導體(和二極管的箭頭類似)。②電學特性研究一個器件最直接的一種方法就是在各個端口加電壓,然后看看各個端口電流的一些性質(zhì),也就是研究該器件各個端口的伏安特性曲線。CaseI:如圖Fig.6,在MOSFET柵極加電壓,V_G>0,V_S=V_D=0。此時在溝道中聚集了電荷,電荷密度會隨著V_G的增大而增大,但是沒有電流。

圖6案例ICaseII:如圖Fig.7,在MOSFET柵極和漏極加電壓,V_G>0,V_D>0,V_S=0。此時,V_G試溝道聚集了電荷,當V_G>V_TH時,電荷數(shù)量聚集達到一定程度,再當V_D>0時,在電壓的驅(qū)動下自由電荷運動形成電流。圖7案例二伏安特性:①當V_G>V_TH為常數(shù)時,從直觀上來看流過溝道的電流I_D隨著V_D的增大而增大。②當V_D為常數(shù)時,因為

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論