硬件工程師面試題集(含答案-很全)

硬件工程師面試題集（DSP，嵌入式系統(tǒng)，電子線路，通訊，微電子,半導(dǎo)體)---Real_Yamede1、下面是一些基本的數(shù)字電路知識(shí)問題，請(qǐng)簡(jiǎn)要回答之。(1）什么是Setup和Hold時(shí)間？答：Setup/HoldTime用于測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間（SetupTime)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前,數(shù)據(jù)能夠保持穩(wěn)定不變的時(shí)間。輸入數(shù)據(jù)信號(hào)應(yīng)提前時(shí)鐘上升沿(如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間通常所說的SetupTime。如不滿足SetupTime,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿到來時(shí)，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間(HoldTime)是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后,數(shù)據(jù)保持穩(wěn)定不變的時(shí)間。如果HoldTime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。（2）什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？答：在組合邏輯電路中,由于門電路的輸入信號(hào)經(jīng)過的通路不盡相同,所產(chǎn)生的延時(shí)也就會(huì)不同，從而導(dǎo)致到達(dá)該門的時(shí)間不一致，我們把這種現(xiàn)象叫做競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖或毛刺的現(xiàn)象叫冒險(xiǎn)。如果布爾式中有相反的信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng),二是在芯片外部加電容。（3)請(qǐng)畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路答：把D觸發(fā)器的輸出端加非門接到D端即可，如下圖所示:（4)什么是”線與”邏輯，要實(shí)現(xiàn)它,在硬件特性上有什么具體要求？答：線與邏輯是兩個(gè)或多個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用OC門來實(shí)現(xiàn)(漏極或者集電極開路)，為了防止因灌電流過大而燒壞OC門，應(yīng)在OC門輸出端接一上拉電阻（線或則是下拉電阻）。（5）什么是同步邏輯和異步邏輯？同步電路與異步電路有何區(qū)別？答：同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定的因果關(guān)系。電路設(shè)計(jì)可分類為同步電路設(shè)計(jì)和異步電路設(shè)計(jì)。同步電路利用時(shí)鐘脈沖使其子系統(tǒng)同步運(yùn)作，而異步電路不使用時(shí)鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開始"和“完成”信號(hào)使之同步。異步電路具有下列優(yōu)點(diǎn)：無時(shí)鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復(fù)用性.(7）你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？答：常用的電平標(biāo)準(zhǔn)，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL等。一般說來,CMOS電平比TTL電平有著更高的噪聲容限。如果不考慮速度和性能，一般TTL與CMOS器件可以互換。但是需要注意有時(shí)候負(fù)載效應(yīng)可能引起電路工作不正常，因?yàn)橛行㏕TL電路需要下一級(jí)的輸入阻抗作為負(fù)載才能正常工作。（6)請(qǐng)畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、鎖存器/緩沖器)典型輸入設(shè)備與微機(jī)接口的邏輯示意圖如下：2、你所知道的可編程邏輯器件有哪些？答：ROM(只讀存儲(chǔ)器)、PLA（可編程邏輯陣列）、FPLA（現(xiàn)場(chǎng)可編程邏輯陣列）、PAL(可編程陣列邏輯）GAL（通用陣列邏輯），EPLD(可擦除的可編程邏輯器件）、FPGA(現(xiàn)場(chǎng)可編程門陣列）、CPLD(復(fù)雜可編程邏輯器件）等，其中ROM、FPLA、PAL、GAL、EPLD是出現(xiàn)較早的可編程邏輯器件，而FPGA和CPLD是當(dāng)今最流行的兩類可編程邏輯器件.FPGA是基于查找表結(jié)構(gòu)的,而CPLD是基于乘積項(xiàng)結(jié)構(gòu)的.3、用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯4、請(qǐng)簡(jiǎn)述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（包括原理圖和PCB圖)到調(diào)試出樣機(jī)的整個(gè)過程,在各環(huán)節(jié)應(yīng)注意哪些問題？答：完成一個(gè)電子電路設(shè)計(jì)方案的整個(gè)過程大致可分:(1）原理圖設(shè)計(jì)(2)PCB設(shè)計(jì)(3）投板（4)元器件焊接(5）模塊化調(diào)試（6）整機(jī)調(diào)試。注意問題如下:(1)原理圖設(shè)計(jì)階段注意適當(dāng)加入旁路電容與去耦電容;注意適當(dāng)加入測(cè)試點(diǎn)和0歐電阻以方便調(diào)試時(shí)測(cè)試用；注意適當(dāng)加入0歐電阻、電感和磁珠（專用于抑制HYPERLINK”/view/54338。htm"信號(hào)線、電源線上的高頻噪聲和尖峰干擾)以實(shí)現(xiàn)抗干擾和阻抗匹配；(2）PCB設(shè)計(jì)階段自己設(shè)計(jì)的元器件封裝要特別注意以防止板打出來后元器件無法焊接；FM部分走線要盡量短而粗,電源和地線也要盡可能粗;旁路電容、晶振要盡量靠近芯片對(duì)應(yīng)管腳；注意美觀與使用方便；（3)投板說明自己需要的工藝以及對(duì)制板的要求；(4）元器件焊接防止出現(xiàn)芯片焊錯(cuò)位置，管腳不對(duì)應(yīng)；防止出現(xiàn)虛焊、漏焊、搭焊等；(5）模塊化調(diào)試先調(diào)試電源模塊，然后調(diào)試控制模塊，然后再調(diào)試其它模塊；上電時(shí)動(dòng)作要迅速，發(fā)現(xiàn)不會(huì)出現(xiàn)短路時(shí)在徹底接通電源;調(diào)試一個(gè)模塊時(shí)適當(dāng)隔離其它模塊；各模塊的技術(shù)指標(biāo)一定要大于客戶的要求；(6)整機(jī)調(diào)試如提高靈敏度等問題5、基爾霍夫定理KCL:電路中的任意節(jié)點(diǎn),任意時(shí)刻流入該節(jié)點(diǎn)的電流等于流出該節(jié)點(diǎn)的電流（KVL同理）6、描述反饋電路的概念，列舉他們的應(yīng)用反饋是將放大器輸出信號(hào)（電壓或電流)的一部分或全部，回收到放大器輸入端與輸入信號(hào)進(jìn)行比較（相加或相減），并用比較所得的有效輸入信號(hào)去控制輸出，負(fù)反饋可以用來穩(wěn)定輸出信號(hào)或者增益，也可以擴(kuò)展通頻帶,特別適合于自動(dòng)控制系統(tǒng)。正反饋可以形成振蕩，適合振蕩電路和波形發(fā)生電路。7、負(fù)反饋種類及其優(yōu)點(diǎn)電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線性失真，有效地?cái)U(kuò)展，放大器的通頻帶，自動(dòng)調(diào)節(jié)作用8、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?有哪些方法頻率補(bǔ)償是為了改變頻率特性,減小時(shí)鐘和相位差,使輸入輸出頻率同步相位補(bǔ)償通常是改善穩(wěn)定裕度,相位補(bǔ)償與頻率補(bǔ)償?shù)哪繕?biāo)有時(shí)是矛盾的不同的電路或者說不同的元器件對(duì)不同頻率的放大倍數(shù)是不相同的，如果輸入信號(hào)不是單一頻率，就會(huì)造成高頻放大的倍數(shù)大,低頻放大的倍數(shù)小，結(jié)果輸出的波形就產(chǎn)生了失真放大電路中頻率補(bǔ)償?shù)哪康模阂皇歉纳品糯箅娐返母哳l特性,二是克服由于引入負(fù)反饋而可能出現(xiàn)自激振蕩現(xiàn)象，使放大器能夠穩(wěn)定工作.在放大電路中，由于晶體管結(jié)電容的存在常常會(huì)使放大電路頻率響應(yīng)的高頻段不理想，為了解決這一問題，常用的方法就是在電路中引入負(fù)反饋.然后,負(fù)反饋的引入又引入了新的問題，那就是負(fù)反饋電路會(huì)出現(xiàn)自激振蕩現(xiàn)象，所以為了使放大電路能夠正常穩(wěn)定工作，必須對(duì)放大電路進(jìn)行頻率補(bǔ)償。頻率補(bǔ)償?shù)姆椒梢苑譃槌把a(bǔ)償和滯后補(bǔ)償，主要是通過接入一些阻容元件來改變放大電路的開環(huán)增益在高頻段的相頻特性，目前使用最多的就是鎖相環(huán)9、有源濾波器和無源濾波器的區(qū)別無源濾波器：這種電路主要有無源元件R、L和C組成；有源濾波器：集成運(yùn)放和R、C組成，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。集成運(yùn)放的開環(huán)電壓增益和輸入阻抗均很高,輸出電阻小，構(gòu)成有源濾波電路后還具有一定的電壓放大和緩沖作用。但集成運(yùn)放帶寬有限,所以目前的有源濾波電路的工作頻率難以做得很高。10、名詞解釋：SRAM、SSRAM、SDRAM、壓控振蕩器(VCO）SRAM：靜態(tài)RAM；DRAM:動(dòng)態(tài)RAM；SSRAM：SynchronousStaticRandomAccessMemory同步靜態(tài)隨機(jī)訪問存儲(chǔ)器，它的一種類型的SRAM。SSRAM的所有訪問都在時(shí)鐘的上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其它控制信號(hào)均與時(shí)鐘信號(hào)相關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM的訪問獨(dú)立于時(shí)鐘，數(shù)據(jù)輸入和輸出都由地址的變化控制。SDRAM：SynchronousDRAM同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器.11、名詞解釋：IRQ、BIOS、USB、VHDL、SDR。（1)IRQ：中斷請(qǐng)求(2）BIOS：BIOS是英文"BasicInputOutputSystem”的縮略語(yǔ)，直譯過來后中文名稱就是"基本輸入輸出系統(tǒng)"。其實(shí)，它是一組固化到計(jì)算機(jī)內(nèi)主板上一個(gè)ROM芯片上的程序，它保存著計(jì)算機(jī)最重要的基本輸入輸出的程序、系統(tǒng)設(shè)置信息、開機(jī)后自檢程序和系統(tǒng)自啟動(dòng)程序。其主要功能是為計(jì)算機(jī)提供最底層的、最直接的硬件設(shè)置和控制。（3）USB:USB，是英文UniversalSerialBUS（通用串行總線）的縮寫，而其中文簡(jiǎn)稱為“通串線，是一個(gè)外部總線標(biāo)準(zhǔn)，用于規(guī)范電腦與外部設(shè)備的連接和通訊。(4)VHDL：VHDL的英文全寫是:VHSIC（VeryHighSpeedIntegratedCircuit)HardwareDescriptionLanguage.翻譯成中文就是超高速集成電路硬件描述語(yǔ)言.主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口.（5）SDR：軟件無線電，一種無線電廣播通信技術(shù)，它基于軟件定義的無線通信協(xié)議而非通過硬連線實(shí)現(xiàn).換言之，頻帶、空中接口協(xié)議和功能可通過軟件下載和更新來升級(jí)，而不用完全更換硬件。SDR針對(duì)構(gòu)建多模式、多頻和多功能無線通信設(shè)備的問題提供有效而安全的解決方案。12、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么首先應(yīng)該確認(rèn)電源電壓是否正常。用電壓表測(cè)量接地引腳跟電源引腳之間的電壓，看是否是電源電壓，例如常用的5V。接下來就是檢查復(fù)位引腳電壓是否正常。分別測(cè)量按下復(fù)位按鈕和放開復(fù)位按鈕的電壓值，看是否正確.然后再檢查晶振是否起振了，一般用示波器來看晶振引腳的波形，注意應(yīng)該使用示波器探頭的“X10”檔。另一個(gè)辦法是測(cè)量復(fù)位狀態(tài)下的IO口電平，按住復(fù)位鍵不放，然后測(cè)量IO口(沒接外部上拉的P0口除外)的電壓,看是否是高電平，如果不是高電平，則多半是因?yàn)榫д駴]有起振.另外還要注意的地方是，如果使用片內(nèi)ROM的話(大部分情況下如此，現(xiàn)在已經(jīng)很少有用外部擴(kuò)ROM的了)，一定要將EA引腳拉高，否則會(huì)出現(xiàn)程序亂跑的情況。如果系統(tǒng)不穩(wěn)定的話,有時(shí)是因?yàn)殡娫礊V波不好導(dǎo)致的。在單片機(jī)的電源引腳跟地引腳之間接上一個(gè)0。1uF的電容會(huì)有所改善.如果電源沒有濾波電容的話,則需要再接一個(gè)更大濾波電容，例如220uF的.遇到系統(tǒng)不穩(wěn)定時(shí),就可以并上電容試試（越靠近芯片越好）。13、最基本的三極管曲線特性答:三極管的曲線特性即指三極管的伏安特性曲線，包括輸入特性曲線和輸出特性曲線。輸入特性是指三極管輸入回路中，加在基極和發(fā)射極的電壓VBE與由它所產(chǎn)生的基極電流IB之間的關(guān)系。輸出特性通常是指在一定的基極電流IB控制下,三極管的集電極與發(fā)射極之間的電壓VCE同集電極電流IC的關(guān)系圖(1）典型輸入特性曲線圖（2)典型輸出特性曲線圖（3）直、交流負(fù)載線,功耗線14、什么是頻率響應(yīng)，怎么才算是穩(wěn)定的頻率響應(yīng)，簡(jiǎn)述改變頻率響應(yīng)曲線的幾個(gè)方法答：這里僅對(duì)放大電路的頻率響應(yīng)進(jìn)行說明。在放大電路中，由于電抗元件(如電容、電感線圈等)及晶體管極間電容的存在，當(dāng)輸入信號(hào)的頻率過低或過高時(shí),放大電路的放大倍數(shù)的數(shù)值均會(huì)降低,而且還將產(chǎn)生相位超前或之后現(xiàn)象.也就是說，放大電路的放大倍數(shù)(或者稱為增益)和輸入信號(hào)頻率是一種函數(shù)關(guān)系，我們就把這種函數(shù)關(guān)系成為放大電路的頻率響應(yīng)或頻率特性.放大電路的頻率響應(yīng)可以用幅頻特性曲線和相頻特性曲線來描述，如果一個(gè)放大電路的幅頻特性曲線是一條平行于x軸的直線（或在關(guān)心的頻率范圍內(nèi)平行于x軸）,而相頻特性曲線是一條通過原點(diǎn)的直線(或在關(guān)心的頻率范圍是條通過原點(diǎn)的直線），那么該頻率響應(yīng)就是穩(wěn)定的改變頻率響應(yīng)的方法主要有：(1)改變放大電路的元器件參數(shù);（2)引入新的元器件來改善現(xiàn)有放大電路的頻率響應(yīng)；（3)在原有放大電路上串聯(lián)新的放大電路構(gòu)成多級(jí)放大電路。15、給出一個(gè)差分運(yùn)放，如何進(jìn)行相位補(bǔ)償，并畫補(bǔ)償后的波特圖答：隨著工作頻率的升高，放大器會(huì)產(chǎn)生附加相移，可能使負(fù)反饋?zhàn)兂烧答伓鹱约?進(jìn)行相位補(bǔ)償可以消除高頻自激。相位補(bǔ)償?shù)脑硎牵涸诰哂懈叻糯蟊稊?shù)的中間級(jí)，利用一小電容C（幾十~幾百微微法）構(gòu)成電壓并聯(lián)負(fù)反饋電路?？梢允褂秒娙菪Ｕ?、RC校正分別對(duì)相頻特性和幅頻特性進(jìn)行修改。波特圖就是在畫放大電路的頻率特性曲線時(shí)使用對(duì)數(shù)坐標(biāo)。波特圖由對(duì)數(shù)幅頻特性和對(duì)數(shù)相頻特性兩部分組成,它們的橫軸采用對(duì)數(shù)刻度lgf，幅頻特性的縱軸采用lg|Au｜表示，單位為dB；相頻特性的縱軸仍用φ表示。16、基本放大電路的種類及優(yōu)缺點(diǎn)，廣泛采用差分結(jié)構(gòu)的原因基本放大電路按其接法分為共基、共射、共集放大電路。共射放大電路既能放大電流又能放大電壓,輸入電阻在三種電路中居中,輸出電阻較大，頻帶較窄共基放大電路只能放大電壓不能放大電流，輸入電阻小,電壓放大倍數(shù)和輸出電阻與共射放大電路相當(dāng)，頻率特性是三種接法中最好的電路。常用于寬頻帶放大電路。共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸出電阻最小的電路，并具有電壓跟隨的特點(diǎn)。常用于電壓大電路的輸入級(jí)和輸出級(jí),在功率放大電路中也常采用射極輸出的形式.廣泛采用差分結(jié)構(gòu)的原因是差分結(jié)構(gòu)可以抑制溫度漂移現(xiàn)象.17、給出一差分電路，已知其輸出電壓Y+和Y-,求共模分量和差模分量設(shè)共模分量是Yc，差模分量是Yd,則可知其輸Y+=Yc+YdY—=Yc—Yd可得Yc=（Y++Y—)/2Yd=（Y+—Y—)/218、畫出一個(gè)晶體管級(jí)的運(yùn)放電路，說明原理下圖（a）給出了單極性集成運(yùn)放C14573的電路原理圖，圖（b)為其放大電路部分：圖(a）C14573電路原理圖 圖（b)C14573的放大電路部分圖（a)中T1，T2和T7管構(gòu)成多路電流源，為放大電路提供靜態(tài)偏置電流，把偏置電路簡(jiǎn)化后,就可得到圖(b)所示的放大電路部分。第一級(jí)是以P溝道管T3和T4為放大管、以N溝道管T5和T6管構(gòu)成的電流源為有源負(fù)載,采用共源形式的雙端輸入、單端輸出差分放大電路。由于第二級(jí)電路從T8的柵極輸入，其輸入電阻非常大，所以使第一級(jí)具有很強(qiáng)的電壓放大能力。第二級(jí)是共源放大電路，以N溝道管T8為放大管,漏極帶有源負(fù)載，因此也具有很強(qiáng)的電壓放大能力.但其輸出電阻很大，因而帶負(fù)載能力較差。電容C起相位補(bǔ)償作用。19、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，求這兩種電路輸出電壓的頻譜,判斷這兩種電路何為高通濾波器,何為低通濾波器。當(dāng)RC〈<T時(shí)，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。答：當(dāng)輸出電壓為C上電壓時(shí)：電路的頻率響應(yīng)為從電路的頻率響應(yīng)不難看出輸出電壓加在C上的為低通濾波器，輸出電壓加在R上的為高通濾波器,RC<<T說明信號(hào)的頻率遠(yuǎn)遠(yuǎn)小于濾波器的中心頻率,所以對(duì)于第二個(gè)電路基本上無輸出，第一個(gè)電路的輸出波形與輸入波形基本相同。20、選擇電阻時(shí)要考慮什么？主要考慮電阻的封裝、功率、精度、阻值和耐壓值等。21、在CMOS電路中,要有一個(gè)單管作為開關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管還是N管，為什么答：用N管。N管傳遞低電平，P管傳遞高電平。N管的閾值電壓為正，P管的閾值電壓為負(fù)。在N管柵極加VDD，在漏極加VDD，那么源級(jí)的輸出電壓范圍為0到VDD—Vth，因?yàn)镹管的導(dǎo)通條件是Vgs>Vth，當(dāng)輸出到達(dá)VDD—Vth時(shí)管子已經(jīng)關(guān)斷了。所以當(dāng)柵壓為VDD時(shí)，源級(jí)的最高輸出電壓只能為VDD—Vth。這叫閾值損失.N管的輸出要比柵壓損失一個(gè)閾值電壓。因此不宜用N管傳輸高電平。P管的輸出也會(huì)比柵壓損失一個(gè)閾值。同理柵壓為0時(shí)，P管源級(jí)的輸出電壓范圍為VDD到｜Vth|，因此不宜用P管傳遞低電平。22、畫電流偏置的產(chǎn)生電路，并解釋。基本的偏置電流產(chǎn)生電路包括鏡像電流源、比例電流源和微電流源三種。下面以鏡像電流源電路為例進(jìn)行說明:23、畫出施密特電路,求回差電壓。答：下圖是用CMOS反相器構(gòu)成的施密特電路：因此回差電壓為:24、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。答:主要有兩種基本類型：電容三點(diǎn)式電路和電感三點(diǎn)式電路。下圖中（a)和（b）分別給出了其原理電路及其等效電路（a）電容三點(diǎn)式振蕩電路（b）電感三點(diǎn)式振蕩電路25、DAC和ADC的實(shí)現(xiàn)各有哪些方法？實(shí)現(xiàn)DAC轉(zhuǎn)換的方法有：權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換，倒梯形網(wǎng)絡(luò)D/A轉(zhuǎn)換，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換、權(quán)電容網(wǎng)絡(luò)D/A轉(zhuǎn)換以及開關(guān)樹形D/A轉(zhuǎn)換等。實(shí)現(xiàn)ADC轉(zhuǎn)換的方法有：并聯(lián)比較型A/D轉(zhuǎn)換，反饋比較型A/D轉(zhuǎn)換，雙積分型A/D轉(zhuǎn)換和V-F變換型A/D轉(zhuǎn)換。26、A/D電路組成、工作原理A/D電路由取樣、量化和編碼三部分組成,由于模擬信號(hào)在時(shí)間上是連續(xù)信號(hào)而數(shù)字信號(hào)在時(shí)間上是離散信號(hào),因此A/D轉(zhuǎn)換的第一步就是要按照奈奎斯特采樣定律對(duì)模擬信號(hào)進(jìn)行采樣。又由于數(shù)字信號(hào)在數(shù)值上也是不連續(xù)的，也就是說數(shù)字信號(hào)的取值只有有限個(gè)數(shù)值,因此需要對(duì)采樣后的數(shù)據(jù)盡量量化,使其量化到有效電平上，編碼就是對(duì)量化后的數(shù)值進(jìn)行多進(jìn)制到二進(jìn)制二進(jìn)制的轉(zhuǎn)換。27、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長(zhǎng)比要比N管的寬長(zhǎng)比大？和載流子有關(guān)，P管是空穴導(dǎo)電，N管電子導(dǎo)電，電子的遷移率大于空穴,同樣的電場(chǎng)下,N管的電流大于P管，因此要增大P管的寬長(zhǎng)比，使之對(duì)稱，這樣才能使得兩者上升時(shí)間下降時(shí)間相等、高低電平的噪聲容限一樣、充電和放電是時(shí)間相等28、鎖相環(huán)有哪幾部分組成?鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)(PLL）鎖相環(huán)的特點(diǎn)是：利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位.因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí),輸出電壓與輸入電壓保持固定的相位差值,即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來鎖相環(huán)通常由鑒相器(PD)、環(huán)路濾波器（LF）和壓控振蕩器(VCO）三部分組成。鎖相環(huán)中的鑒相器又稱為相位比較器，它的作用是檢測(cè)輸入信號(hào)和輸出信號(hào)的相位差,并將檢測(cè)出的相位差信號(hào)轉(zhuǎn)換成電壓信號(hào)輸出，該信號(hào)經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓，對(duì)振蕩器輸出信號(hào)的頻率實(shí)施控制.29、用邏輯門和COMS電路實(shí)現(xiàn)AB+CD這里使用與非門實(shí)現(xiàn):(a）用邏輯門實(shí)現(xiàn)（b）用CMOS電路組成的與非門圖(a)給出了用與非門實(shí)現(xiàn)AB+CD,圖（b）給出了用CMOS電路組成的與非門，將圖(b）代入圖（a)即可得到用CMOS電路實(shí)現(xiàn)AB+CD的電路。30、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或假設(shè)輸入信號(hào)為A、B,輸出信號(hào)為Y=A’B+AB’。則用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或的電路如下圖所示：31、給了reg的Setup和Hold時(shí)間，求中間組合邏輯的Delay范圍假設(shè)時(shí)鐘周期為Tclk，reg的Setup和Hold時(shí)間分別記為Setup和Hold。則有:32、如何解決亞穩(wěn)態(tài)亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無法預(yù)測(cè)該單元的輸出電平，也無法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。在亞穩(wěn)態(tài)期間,觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。解決方法主要有:（1)降低系統(tǒng)時(shí)鐘；(2)用反應(yīng)更快的FF；(3)引入同步機(jī)制,防止亞穩(wěn)態(tài)傳播；(4)改善時(shí)鐘質(zhì)量,用邊沿變化快速的時(shí)鐘信號(hào)；(5)使用工藝好、時(shí)鐘周期裕量大的器件33、集成電路前端設(shè)計(jì)流程，寫出相關(guān)的工具。集成電路的前端設(shè)計(jì)主要是指設(shè)計(jì)IC過程的邏輯設(shè)計(jì)、功能仿真,而后端設(shè)計(jì)則是指設(shè)計(jì)IC過程中的版圖設(shè)計(jì)、制板流片。前端設(shè)計(jì)主要負(fù)責(zé)邏輯實(shí)現(xiàn)，通常是使用verilog/VHDL之類語(yǔ)言,進(jìn)行行為級(jí)的描述。而后端設(shè)計(jì),主要負(fù)責(zé)將前端的設(shè)計(jì)變成真正的schematic&layout，流片,量產(chǎn)。集成電路前端設(shè)計(jì)流程可以分為以下幾個(gè)步驟:(1)設(shè)計(jì)說明書；（2）行為級(jí)描述及仿真；（3）RTL級(jí)描述及仿真；(4）前端功能仿真。硬件語(yǔ)言輸入工具有SUMMIT，VISUALHDL,MENTOR和RENIOR等；圖形輸入工具有:Composer（cadence）,Viewlogic（viewdraw）等；數(shù)字電路仿真工具有：Verolog：CADENCE、Verolig-XL、SYNOPSYS、VCS、MENTOR、Modle—simVHDL：CADENCE、NC—vhdl、SYNOPSYS、VSS、MENTOR、Modle—sim模擬電路仿真工具：HSpicePspice，34、是否接觸過自動(dòng)布局布線，請(qǐng)說出一兩種工具軟件，自動(dòng)布局布線需要哪些基本元素Protel99seORcadAllegroPads2007powerpcb焊盤阻焊層絲印層互聯(lián)線注意模擬和數(shù)字分區(qū)域放置敏感元件應(yīng)盡量避免噪聲干擾信號(hào)完整性電源去耦35、描述你對(duì)集成電路工藝的認(rèn)識(shí)集成電路是采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路。(一)按功能結(jié)構(gòu)分類模擬集成電路和數(shù)字集成電路（二)按制作工藝分類厚膜集成電路和薄膜集成電路。(三)按集成度高低分類小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路（四)按導(dǎo)電類型不同分類雙極型集成電路和單極型集成電路.雙極型集成電路的制作工藝復(fù)雜，功耗較大，代表集成電路有TTL、ECL、HTL、LST-TL、STTL等類型單極型集成電路的制作工藝簡(jiǎn)單，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有CMOS、NMOS、PMOS等類型36、列舉幾種集成電路典型工藝，工藝上常提到0。25，0.18指的是什么制造工藝:我們經(jīng)常說的0。18微米、0.13微米制程，就是指制造工藝了。制造工藝直接關(guān)系到cpu的電氣性能,而0.18微米、0.13微米這個(gè)尺度就是指的是cpu核心中線路的寬度,MOS管是指柵長(zhǎng)。37、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀38、半導(dǎo)體工藝中，摻雜有哪幾種方式39、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果Latch—up閂鎖效應(yīng)，又稱寄生PNPN效應(yīng)或可控硅整流器（SCR,SiliconControlledRectifier）效應(yīng)。在整體硅的CMOS管下，不同極性攙雜的區(qū)域間都會(huì)構(gòu)成P-N結(jié)，而兩個(gè)靠近的反方向的P—N結(jié)就構(gòu)成了一個(gè)雙極型的晶體三極管。因此CMOS管的下面會(huì)構(gòu)成多個(gè)三極管，這些三極管自身就可能構(gòu)成一個(gè)電路.這就是MOS管的寄生三極管效應(yīng).如果電路偶爾中出現(xiàn)了能夠使三極管開通的條件，這個(gè)寄生的電路就會(huì)極大的影響正常電路的運(yùn)作，會(huì)使原本的MOS電路承受比正常工作大得多的電流，可能使電路迅速的燒毀.Latch—up狀態(tài)下器件在電源與地之間形成短路，造成大電流、EOS(電過載)和器件損壞。40、解釋latch-up現(xiàn)象和Antennaeffect和其預(yù)防措施。41、什么叫窄溝效應(yīng)當(dāng)JFET或MESFET溝道較短，〈1um的情況下，這樣的器件溝道內(nèi)電場(chǎng)很高，載流子民飽合速度通過溝道，因而器件的工作速度得以提高，載流子漂移速度，通常用分段來描述，認(rèn)為電場(chǎng)小于某一臨界電場(chǎng)時(shí)，漂移速度與近似與電場(chǎng)強(qiáng)成正比，遷移率是常數(shù)，當(dāng)電場(chǎng)高于臨界時(shí)，速度飽和是常數(shù)。所以在短溝道中,速度是飽和的，漏極電流方程也發(fā)生了變化,這種由有況下飽和電流不是由于溝道夾斷引起的而是由于速度飽和42、用波形表示D觸發(fā)器的功能以電平觸發(fā)為例進(jìn)行說明，D觸發(fā)器的功能描述如下:當(dāng)時(shí)鐘信號(hào)為低電平時(shí)，觸發(fā)器不工作，處于維持狀態(tài).當(dāng)時(shí)鐘信號(hào)為高電平時(shí)，D觸發(fā)器的功能為:若D=0，則觸發(fā)器次態(tài)為0；若D=1，則觸發(fā)器次態(tài)為1。下圖以波形形式來描述D觸發(fā)器的功能：43、用傳輸門和倒向器組成的邊沿D觸發(fā)器如下圖：44、畫狀態(tài)機(jī)，接受1、2、5分錢的賣報(bào)機(jī)，每份報(bào)紙5分錢.取投幣信號(hào)為輸入邏輯變量，投入一枚5分硬幣是用A=1表示，未投入時(shí)用A=0表示；投入一枚2分硬幣是用B=1表示,未投入時(shí)用B=0表示；投入一枚1分硬幣是用C=1表示，未投入時(shí)用C=0表示。由于每次最多只能投入一枚硬幣,因此除了ABC=000、ABC=001、ABC=010和ABC=100四種狀態(tài)為合法狀態(tài)，其它四種狀態(tài)為非法狀態(tài)。假設(shè)投入3個(gè)2分硬幣或者投入4個(gè)1分硬幣和1個(gè)2分硬幣后，賣報(bào)機(jī)在給出報(bào)紙的同時(shí)會(huì)找會(huì)1個(gè)1分硬幣.這是輸出變量有兩個(gè)，分別用Y和Z表示。給出報(bào)紙時(shí)Y=1,不給時(shí)Y=0;找回1個(gè)1分硬幣時(shí)Z=1，不找時(shí)Z=0。同時(shí)假定未投幣時(shí)賣報(bào)機(jī)的初始狀態(tài)為S0，從開始到當(dāng)前時(shí)刻共投入的硬幣面值為1分記為S1,為2分時(shí)記為S2，為3分記為S3，為4分時(shí)記為S4.由上面的分析可以畫出該狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換表，如下表所示(方便起見，這里給出輸入變量為非法狀態(tài)時(shí)的轉(zhuǎn)換表）狀態(tài)圖如下所示45、用與非門等設(shè)計(jì)全加法器設(shè)加數(shù)為A和B,低位進(jìn)位為C，和為Sum，進(jìn)位位為Cout，則用與非門設(shè)計(jì)的全加器如下圖如果非門也用與非門實(shí)現(xiàn)的話,只需將與非門的兩個(gè)輸入端連接,置換到非門即可46、RS232c高電平脈沖對(duì)應(yīng)的TTL邏輯是？首先解釋一下什么是正邏輯和負(fù)邏輯。正邏輯:用高電平表示邏輯1，用低電平表示邏輯0。負(fù)邏輯：用低電平表示邏輯1，用高電平表示邏輯0.在數(shù)字系統(tǒng)的邏輯設(shè)計(jì)中，若采用NPN晶體管和NMOS管，電源電壓是正值，一般采用正邏輯。若采用的是PNP管和PMOS管，電源電壓為負(fù)值,則采用負(fù)邏輯比較方便.除非特別說明，一般電路都是采用正邏輯對(duì)于RS232C的數(shù)據(jù)線,邏輯1(MARK)=-3V～—15V;邏輯0(SPACE）=+3～＋15V，因此對(duì)應(yīng)的TTL邏輯為負(fù)邏輯.47、VCO是什么，什么參數(shù)（壓控振蕩器)?VCO即壓控振蕩器，在通信系統(tǒng)電路中，壓控振蕩器（VCO）是其關(guān)鍵部件,特別是在鎖相環(huán)電路、時(shí)鐘恢復(fù)電路和頻率綜合器等電路中.VCO的性能指標(biāo)主要包括：頻率調(diào)諧范圍，輸出功率，(長(zhǎng)期及短期）頻率穩(wěn)定度,相位噪聲,頻譜純度，電調(diào)速度，推頻系數(shù)，頻率牽引等。48、什么耐奎斯特定律,怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)49、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)器由于是4進(jìn)制計(jì)數(shù)器，因此只需兩個(gè)D觸發(fā)器即可，記進(jìn)位輸出為Cout，時(shí)鐘信號(hào)為CLK，則利用D觸發(fā)器和門電路組成的4進(jìn)制計(jì)數(shù)器如下圖：50、鎖存器、觸發(fā)器、寄存器三者的區(qū)別觸發(fā)器:能夠存儲(chǔ)一位二值信號(hào)的基本單元電路統(tǒng)稱為“觸發(fā)器"。鎖存器:一位觸發(fā)器只能傳送或存儲(chǔ)一位數(shù)據(jù),而在實(shí)際工作中往往希望一次傳送或存儲(chǔ)多位數(shù)據(jù)。為此可把多個(gè)觸發(fā)器的時(shí)鐘輸入端CP連接起來，用一個(gè)公共的控制信號(hào)來控制，而各個(gè)數(shù)據(jù)端口仍然是各處獨(dú)立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲(chǔ)多位數(shù)據(jù)的電路就稱為“鎖存器”。寄存器:在實(shí)際的數(shù)字系統(tǒng)中，通常把能夠用來存儲(chǔ)一組二進(jìn)制代碼的同步時(shí)序邏輯電路稱為寄存器。由于觸發(fā)器內(nèi)有記憶功能，因此利用觸發(fā)器可以方便地構(gòu)成寄存器。由于一個(gè)觸發(fā)器能夠存儲(chǔ)一位二進(jìn)制碼，所以把n個(gè)觸發(fā)器的時(shí)鐘端口連接起來就能構(gòu)成一個(gè)存儲(chǔ)n位二進(jìn)制碼的寄存器。區(qū)別:從寄存數(shù)據(jù)的角度來年,寄存器和鎖存器的功能是相同的，它們的區(qū)別在于寄存器是同步時(shí)鐘控制,而鎖存器是電位信號(hào)控制?？梢姡拇嫫骱玩i存器具有不同的應(yīng)用場(chǎng)合，取決于控制方式以及控制信號(hào)和數(shù)據(jù)信號(hào)之間的時(shí)間關(guān)系：若數(shù)據(jù)信號(hào)有效一定滯后于控制信號(hào)有效,則只能使用鎖存器；若數(shù)據(jù)信號(hào)提前于控制信號(hào)到達(dá)并且要求同步操作,則可用寄存器來存放數(shù)據(jù)51、D觸發(fā)器和D鎖存器的區(qū)別D觸發(fā)器是指由時(shí)鐘邊沿觸發(fā)的存儲(chǔ)器單元，鎖存器指一個(gè)由信號(hào)而不是時(shí)鐘控制的電平敏感的設(shè)備。鎖存器通過鎖存信號(hào)控制,不鎖存數(shù)據(jù)時(shí)，輸出端的信號(hào)隨輸入信號(hào)變化，就像信號(hào)通過緩沖器一樣，一旦鎖存信號(hào)起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號(hào)不起作用.52、有源濾波器和無源濾波器的原理及區(qū)別濾波器是一種對(duì)信號(hào)的頻率具有選擇性的電路，其功能就是使特定頻率范圍內(nèi)的信號(hào)通過，而組織其它頻率信號(hào)通過。其原理就是當(dāng)不同頻率的信號(hào)通過該電路時(shí)，具有不同的幅度衰減，通帶內(nèi)的信號(hào)衰減很小,而阻帶內(nèi)的信號(hào)衰減很大。若濾波電路僅由無源元件（電阻、電容、電感)組成，則稱為無源濾波器；若濾波電路不僅由無源元件，還有有源元件(雙極型管、單極性管、集成運(yùn)放)組成，則稱為有源濾波器。其區(qū)別主要體現(xiàn)在以下幾個(gè)方面：（1)有源濾波器是電子的，無源濾波器是機(jī)械的。（2)有源濾波器是檢測(cè)到某一設(shè)定好的諧波次數(shù)后抵消它,無源濾波器是通過電抗器與電容器的配合形成某次諧波通道吸收諧波。（3)采用無源濾波器因?yàn)橛须娙萜鞯脑?，所以可提高功率因素。采用有源濾波器只是消除諧波與功率因素?zé)o關(guān).(4）有源濾波器造價(jià)是無源濾波器的3倍以上，技術(shù)相對(duì)不太成熟,且維護(hù)成本高；無源濾波器造價(jià)相對(duì)較低，技術(shù)較成熟，安裝后基本免維護(hù)。(5）有源濾波器用于小電流，無源濾波器可用于大電流.53、IIR，F(xiàn)IR濾波器的異同IIR是無限長(zhǎng)沖激響應(yīng)濾波器，F(xiàn)IR是有限長(zhǎng)沖激響應(yīng)濾波器。兩者的比較如下：（1)在相同的技術(shù)指標(biāo)下，IIR濾波器由于存在著輸出對(duì)輸入的反饋，所以可用比FIR濾波器較少的階數(shù)來滿足指標(biāo)的要求，所用的存儲(chǔ)單元少，運(yùn)算次數(shù)少，較為經(jīng)濟(jì)（2）FIR濾波器可得到嚴(yán)格的線性相位，而IIR濾波器做不到這一點(diǎn)，IIR濾波器的選擇性越好，其相位的非線性越嚴(yán)重。因而,如果IIR濾波器要得到線性相位，又要滿足幅度濾波的技術(shù)要求，必須加全通網(wǎng)絡(luò)進(jìn)行相位校正，這同樣會(huì)大大增加濾波器的階數(shù)。(3）FIR濾波器主要采用非遞歸結(jié)構(gòu)，因?yàn)闊o論是從理論上還是從實(shí)際的有限精度的運(yùn)算中它都是穩(wěn)定的，有限精度運(yùn)算的誤差也越小。IIR濾波器必須采用遞歸結(jié)構(gòu)，極點(diǎn)必須在z平面單位圓內(nèi)才能穩(wěn)定，對(duì)于這種結(jié)構(gòu)，運(yùn)算中的四舍五入處理有時(shí)會(huì)引起寄生振蕩。（4)對(duì)于FIR濾波器，由于沖激響應(yīng)是有限長(zhǎng)的，因而可以用快速傅里葉變換算法，這樣運(yùn)算速度可以快得多.IIR濾波器則不能這樣運(yùn)算。（5)從設(shè)計(jì)上看,IIR濾波器可以利用模擬濾波器設(shè)計(jì)的現(xiàn)成的閉合公式、數(shù)據(jù)和表格，因此計(jì)算工作量較小,對(duì)計(jì)算工具要求不高。FIR濾波器則一般沒有現(xiàn)成的設(shè)計(jì)公式,一般FIR濾波器設(shè)計(jì)僅有計(jì)算機(jī)程序可資利用，因而要借助于計(jì)算機(jī)。（6）IIR濾波器主要是設(shè)計(jì)規(guī)格化的、頻率特性為分段常數(shù)的標(biāo)準(zhǔn)低通、高通、帶通、帶阻、全通濾波器.FIR濾波器則要靈活得多。54、冒泡排序的原理冒泡排序（BubbleSort)的基本概念是：依次比較相鄰的兩個(gè)數(shù)，將小數(shù)放在前面，大數(shù)放在后面。即首先比較第1個(gè)和第2個(gè)數(shù)，將小數(shù)放前，大數(shù)放后。然后比較第2個(gè)數(shù)和第3個(gè)數(shù)，將小數(shù)放前，大數(shù)放后，如此繼續(xù),直至比較最后兩個(gè)數(shù),將小數(shù)放前,大數(shù)放后。重復(fù)以上過程,仍從第一對(duì)數(shù)開始比較(因?yàn)榭赡苡捎诘?個(gè)數(shù)和第3個(gè)數(shù)的交換，使得第1個(gè)數(shù)不再小于第2個(gè)數(shù)),將小數(shù)放前，大數(shù)放后，一直比較到最大數(shù)前的一對(duì)相鄰數(shù)，將小數(shù)放前,大數(shù)放后，第二趟結(jié)束，在倒數(shù)第二個(gè)數(shù)中得到一個(gè)新的最大數(shù).如此下去,直至最終完成排序。由于在排序過程中總是小數(shù)往前放，大數(shù)往后放，相當(dāng)于氣泡往上升，所以稱作冒泡排序。55、操作系統(tǒng)的功能操作系統(tǒng)是管理系統(tǒng)資源、控制程序執(zhí)行，改善人機(jī)界面,提供各種服務(wù)，合理組織計(jì)算機(jī)工作流程和為用戶使用計(jì)算機(jī)提供良好運(yùn)行環(huán)境的一種系統(tǒng)軟件。資源管理是操作系統(tǒng)的一項(xiàng)主要任務(wù)，而控制程序執(zhí)行、擴(kuò)充機(jī)器功能、提供各種服務(wù)、方便用戶使用、組織工作流程、改善人機(jī)界面等等都可以從資源管理的角度去理解。下面從資源管理的觀點(diǎn)來看操作系統(tǒng)具有的幾個(gè)主要功能：(1）處理機(jī)管理：處理機(jī)管理的第一項(xiàng)工作是處理中斷事件。硬件只能發(fā)現(xiàn)中斷事件，捕捉它并產(chǎn)生中斷信號(hào)，但不能進(jìn)行處理，配置了操作系統(tǒng),就能對(duì)中斷事件進(jìn)行處理。處理機(jī)管理的第二項(xiàng)工作是處理器調(diào)度。處理器是計(jì)算機(jī)系統(tǒng)中一種稀有和寶貴的資源，應(yīng)該最大限度地提高處理器的利用率。（2)存儲(chǔ)管理：存儲(chǔ)管理的主要任務(wù)是管理存儲(chǔ)器資源，為多道程序運(yùn)行提供有力的支撐，便于用戶使用存儲(chǔ)資源，提高存儲(chǔ)空間的利用率.(3)設(shè)備管理：設(shè)備管理的主要任務(wù)是管理各類外圍設(shè)備，完成用戶提出的I/O請(qǐng)求,加快I/O信息的傳送速度，發(fā)揮I/O設(shè)備的并行性，提高I/O設(shè)備的利用率，以及提供每種設(shè)備的設(shè)備驅(qū)動(dòng)程序和中斷處理程序，為用戶隱蔽硬件細(xì)節(jié)，提供方便簡(jiǎn)單的設(shè)備使用方法。（4）文件管理：文件管理是針對(duì)系統(tǒng)中的信息資源的管理。在現(xiàn)代計(jì)算機(jī)中，通常把程序和數(shù)據(jù)以文件形式存儲(chǔ)在外存儲(chǔ)器（又叫輔存儲(chǔ)器)上，供用戶使用，這樣,外存儲(chǔ)器上保存了大量文件，對(duì)這些文件如不能采取良好的管理方式，就會(huì)導(dǎo)致混亂或破壞，造成嚴(yán)重后果。為此，在操作系統(tǒng)中配置了文件管理,它的主要任務(wù)是對(duì)用戶文件和系統(tǒng)文件進(jìn)行有效管理，實(shí)現(xiàn)按名存取；實(shí)現(xiàn)文件的共享、保護(hù)和保密，保證文件的安全性;并提供給用戶一整套能方便使用文件的操作和命令。（5)網(wǎng)絡(luò)與通信管理56、IC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別同步復(fù)位在時(shí)鐘沿才復(fù)位信號(hào)，完成復(fù)位動(dòng)作。異步復(fù)位不管時(shí)鐘，只要復(fù)位信號(hào)滿足條件，就完成復(fù)位動(dòng)作。異步復(fù)位對(duì)復(fù)位信號(hào)要求比較高，不能有毛刺，如果其與時(shí)鐘關(guān)系不確定,也可能出現(xiàn)亞穩(wěn)態(tài)。57、Moore與Mealy狀態(tài)機(jī)的特征答：Moore狀態(tài)機(jī)的輸出僅與當(dāng)前狀態(tài)值有關(guān),且只在時(shí)鐘邊沿到來時(shí)才會(huì)有狀態(tài)變化。Mealy狀態(tài)機(jī)的輸出不僅與當(dāng)前狀態(tài)值有關(guān)，而且與當(dāng)前輸入值有關(guān)。58、時(shí)鐘周期為T,觸發(fā)器D1的建立時(shí)間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max，最小為T2min.問，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間T4應(yīng)滿足什么條件首先說下建立時(shí)間和保持時(shí)間的定義。建立時(shí)間（setuptime)是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以前,數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間不夠，數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器;保持時(shí)間(holdtime）是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果保持時(shí)間不夠,數(shù)據(jù)同樣不能被打入觸發(fā)器。Tffpd：觸發(fā)器的輸出響應(yīng)時(shí)間，也就是觸發(fā)器的輸出在clk時(shí)鐘上升沿到來后多長(zhǎng)的時(shí)間內(nèi)發(fā)生變化并且穩(wěn)定，也可以理解為觸發(fā)器的輸出延時(shí)。Tcomb：觸發(fā)器的輸出經(jīng)過組合邏輯所需要的時(shí)間，也就是題目中的組合邏輯延遲。Tsetup:建立時(shí)間Thold:保持時(shí)間Tclk:時(shí)鐘周期建立時(shí)間容限:相當(dāng)于保護(hù)時(shí)間，這里要求建立時(shí)間容限大于等于0.保持時(shí)間容限：保持時(shí)間容限也要求大于等于0。關(guān)于保持時(shí)間的理解就是,在觸發(fā)器D2的輸入信號(hào)還處在保持時(shí)間的時(shí)候,如果觸發(fā)器D1的輸出已經(jīng)通過組合邏輯到達(dá)D2的輸入端的話，將會(huì)破壞D2本來應(yīng)該保持的數(shù)據(jù)59、給出某個(gè)一般時(shí)序電路的圖，有Tsetup、Tdelay、Tck-〉q，還有clock的delay,寫出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式T+Tclkdealy〉Tsetup+Tco+Tdelay；Thold〉Tclkdelay+Tco+Tdelay；60、說說靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。靜態(tài)時(shí)序分析是采用窮盡分析方法來提取出整個(gè)電路存在的所有時(shí)序路徑,計(jì)算信號(hào)在這些路徑上的傳播延時(shí),檢查信號(hào)的建立和保持時(shí)間是否滿足時(shí)序要求,通過對(duì)最大路徑延時(shí)和最小路徑延時(shí)的分析，找出違背時(shí)序約束的錯(cuò)誤。它不需要輸入向量就能窮盡所有的路徑，且運(yùn)行速度很快、占用內(nèi)存較少，不僅可以對(duì)芯片設(shè)計(jì)進(jìn)行全面的時(shí)序功能檢查，而且還可利用時(shí)序分析的結(jié)果來優(yōu)化設(shè)計(jì)，因此靜態(tài)時(shí)序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計(jì)的驗(yàn)證中.動(dòng)態(tài)時(shí)序模擬就是通常的仿真,因?yàn)椴豢赡墚a(chǎn)生完備的測(cè)試向量，覆蓋門級(jí)網(wǎng)表中的每一條路徑。因此在動(dòng)態(tài)時(shí)序分析中,無法暴露一些路徑上可能存在的時(shí)序問題。61、畫出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A＊B+C（D+E）此類題目都可以采用一種做法，首先將表達(dá)式全部用與非門和非門表示，然后將用CMOS電路實(shí)現(xiàn)的非門和與非門代入即可。非門既可以單獨(dú)實(shí)現(xiàn),也可以用與非門實(shí)現(xiàn)(將兩輸入端接在一起即可)下圖（a)和（b）分別為用CMOS實(shí)現(xiàn)的非門和與非門

62、利用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)F（x,y，z)=xz+yz'63、A、B、C、D、E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果A、B、C、D、E中1的個(gè)數(shù)比0多,那么F輸出為1，否則F為0），用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制記A贊成時(shí)A=1,反對(duì)時(shí)A=0；B贊成時(shí)A=1，反對(duì)時(shí)B=0;C、D、E亦是如此。由于共5人投票且少數(shù)服從多數(shù)，因此只要有三人投贊成票即可,其他人的投票結(jié)果并不需要考慮.基于以上分析，下圖給出用與非門實(shí)現(xiàn)的電路：64、用邏輯門畫出D觸發(fā)器65、簡(jiǎn)述latch和filp-flop的異同本題即問鎖存器與觸發(fā)器的異同。觸發(fā)器：能夠存儲(chǔ)一位二值信號(hào)的基本單元電路統(tǒng)稱為“觸發(fā)器”。鎖存器：一位觸發(fā)器只能傳送或存儲(chǔ)一位數(shù)據(jù)，而在實(shí)際工作中往往希望一次傳送或存儲(chǔ)多位數(shù)據(jù)。為此可把多個(gè)觸發(fā)器的時(shí)鐘輸入端CP連接起來，用一個(gè)公共的控制信號(hào)來控制，而各個(gè)數(shù)據(jù)端口仍然是各處獨(dú)立地接收數(shù)據(jù)。這樣所構(gòu)成的能一次傳送或存儲(chǔ)多位數(shù)據(jù)的電路就稱為“鎖存器”66、LATCH和DFF的概念和區(qū)別本題即問D鎖存器與D觸發(fā)器的概念與區(qū)別。D觸發(fā)器是指由時(shí)鐘邊沿觸發(fā)的存儲(chǔ)器單元，鎖存器指一個(gè)由信號(hào)而不是時(shí)鐘控制的電平敏感的設(shè)備鎖存器通過鎖存信號(hào)控制,不鎖存數(shù)據(jù)時(shí),輸出端的信號(hào)隨輸入信號(hào)變化，就像信號(hào)通過緩沖器一樣，一旦鎖存信號(hào)起鎖存作用，則數(shù)據(jù)被鎖住，輸入信號(hào)不起作用。67、latch與register的區(qū)別，為什么現(xiàn)在多用register。行為級(jí)描述中l(wèi)atch如何產(chǎn)生的latch是電平觸發(fā)，register是邊沿觸發(fā)，register在同一時(shí)鐘邊沿觸發(fā)下動(dòng)作，符合同步電路的設(shè)計(jì)思想，而latch則屬于異步電路設(shè)計(jì)，往往會(huì)導(dǎo)致時(shí)序分析困難，不適當(dāng)?shù)膽?yīng)用latch則會(huì)大量浪費(fèi)芯片資源。68、Howmanyflip—flopcircuitsareneededtodivideby16(Intel)69、用filp-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage,輸出carryout和next-stage?？荚O(shè)計(jì)具有輸入輸出緩沖功能的加法器，這樣理解的話，題目做起來很簡(jiǎn)單,只要將輸入和輸出各加一個(gè)觸發(fā)器作為數(shù)據(jù)鎖存器即可,也就是需要4個(gè)觸發(fā)器。加法功能完全由門電路實(shí)現(xiàn)。70、實(shí)現(xiàn)N位JohnsonCounter，N=5首先給大家解釋下JohnsonCounter，JohnsonCounter即約翰遜計(jì)數(shù)器，又稱扭環(huán)形計(jì)數(shù)器，是移位寄存器型計(jì)數(shù)器的一種.由于環(huán)形計(jì)數(shù)器的電路狀態(tài)利用率較低，為了在不改變移位寄存器內(nèi)部結(jié)構(gòu)的條件下提高環(huán)形計(jì)數(shù)器的電路狀態(tài)利用率，只能從改變反饋邏輯電路上想辦法.事實(shí)上任何一種移位寄存器型計(jì)數(shù)器的結(jié)構(gòu)都可表示為如下圖所示的一般形式。其中反饋邏輯電路的函數(shù)表達(dá)式可寫成：71、Cache的主要作用是什么，它與Buffer有何區(qū)別，DSPCache即是高速緩沖存儲(chǔ)器，Cache是一個(gè)高速小容量的臨時(shí)存儲(chǔ)器,可以用高速的靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn),或者集成到CPU芯片內(nèi)部，存儲(chǔ)CPU最經(jīng)常訪問的指令或者操作數(shù)據(jù)Buffer與Cache操作的對(duì)象不一樣。Buffer（緩沖）是為了提高內(nèi)存和硬盤(或其他I/0設(shè)備）之間的數(shù)據(jù)交換的速度而設(shè)計(jì)的.Cache(緩存)是為了提高cpu和內(nèi)存之間的數(shù)據(jù)交換速度而設(shè)計(jì),也就是平常見到的一級(jí)緩存、二級(jí)緩存、三級(jí)緩存等。嵌入式DSP處理器(EmbeddedDigitalSignalProcessor，EDSP)對(duì)系統(tǒng)結(jié)構(gòu)和指令進(jìn)行了特殊設(shè)計(jì),使其適合于執(zhí)行DSP算法，編譯效率較高,指令執(zhí)行速度也較高。在數(shù)字濾波、FFT、譜分析等方面DSP算法正在大量進(jìn)入嵌入式領(lǐng)域,DSP應(yīng)用正從在通用單片機(jī)中以普通指令實(shí)現(xiàn)DSP功能,過渡到采用嵌入式DSP處理器。嵌入式DSP處理器有兩個(gè)發(fā)展來源，一是DSP處理器經(jīng)過單片化、EMC改造、增加片上外設(shè)成為嵌入式DSP處理器,TI的TMS320C2000/C5000等屬于此范疇；二是在通用單片機(jī)或SOC中增加DSP協(xié)處理器，例如Intel的MCS—296和Infineon（Siemens)的TriCore。72、DSP和通用處理器在結(jié)構(gòu)上有什么不同與通用處理器相比,DSP屬于專用處理器，它是為了實(shí)現(xiàn)實(shí)時(shí)數(shù)字信號(hào)處理而專門設(shè)計(jì)的。在結(jié)構(gòu)上，DSP一般采用哈佛結(jié)構(gòu)，即數(shù)據(jù)緩存和指令緩存相分開。DSP有專門的乘加指令，一次乘加只需一個(gè)指令周期即可完成、而通用處理器中的乘法一般使用加法實(shí)現(xiàn)的，一次乘法需要消耗較多的指令周期。73、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢這里選擇用十六進(jìn)制計(jì)數(shù)器74LS161實(shí)現(xiàn)，原理很簡(jiǎn)單:用74LS161實(shí)現(xiàn)N（N<16)進(jìn)制計(jì)數(shù)器，只需當(dāng)計(jì)數(shù)器從0000增加到N—1時(shí)讓74LS161清零即可。對(duì)于7進(jìn)制，當(dāng)增加到6（