2015年秋季計(jì)算機(jī)組成原理總復(fù)習(xí)

期末考試題型

*期末考試A卷

■1.名詞解釋（本大題共4小題，每小題6分，共24分）

2.問答題（本大題共3小題，每小題12分，共36分）

■3.計(jì)算題（本大題共2小題，每小題8分，共16分）

4.應(yīng)用題（本大題共3小題，每小題8分，共24分）

?期末考試B卷

■1.名詞解釋（本大題共4小題，每小題6分，共24分）

■2.簡答題（本大題共6小題，每小題6分，共36分）

3.計(jì)算題（本大題共2小題，每小題8分，共16分）

4.應(yīng)用題（本大題共3小題，每小題8分，共24分）

第一章概論

?:?計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。

■第1級：微程序機(jī)器，執(zhí)行一系列微指令，解釋執(zhí)行機(jī)器指令

第2級：物理機(jī)器，執(zhí)行二進(jìn)制機(jī)器指令，完成相應(yīng)的功能

■第3級：操作系統(tǒng)機(jī)器，為系統(tǒng)的操作和程序設(shè)計(jì)提供平臺

第4級：匯編語言機(jī)器，為程序員提供一種符號形式語言

第5級：高級語言機(jī)器，提供與計(jì)算機(jī)結(jié)構(gòu)無關(guān)的程序設(shè)計(jì)語言

第一章概論

?:?馮?諾依曼計(jì)算機(jī)的特點(diǎn)是：

■計(jì)算機(jī)由運(yùn)算器、存儲器、控制器和輸入設(shè)備、輸出設(shè)備五大部

件組成。

■指令和數(shù)據(jù)以同等的地位存放于存儲器內(nèi)，并可以按地址尋訪。

指令和數(shù)據(jù)均可以用二進(jìn)制代碼表示。

■指令由操作碼和地址碼組成，操作碼用來表示操作的性質(zhì)，地址

碼用來表示操作數(shù)所在存儲器中的位置。

■指令在存儲器內(nèi)按順序存放。通常，指令是順序執(zhí)行的，在特定

情況下，可根據(jù)運(yùn)算結(jié)果或根據(jù)設(shè)定的條件改變執(zhí)行順序。

■機(jī)器以運(yùn)算器為中心，輸入輸出設(shè)備與存儲器的數(shù)據(jù)傳送通過運(yùn)

算器。

第一章概論

?:?控制器：對當(dāng)前指令進(jìn)行譯碼分析其所需要完成的操作，

產(chǎn)生并發(fā)送各部件所需要的控制信號，從而使整個(gè)計(jì)算機(jī)

自動、協(xié)調(diào)地工作

?:?運(yùn)算器：用來完成算術(shù)和邏輯運(yùn)算，并將運(yùn)算的中間結(jié)果

暫存在運(yùn)算器內(nèi)

?:?存儲器：存放指令和數(shù)據(jù)

輸入設(shè)備：將外界信息轉(zhuǎn)換為計(jì)算機(jī)能識別的二進(jìn)制代碼

?:?輸出設(shè)備：將計(jì)算機(jī)處理結(jié)果轉(zhuǎn)換成人們或其他設(shè)備所能

接收的形式

第一章概論

?:?主存：又稱內(nèi)存，用于存放計(jì)算機(jī)當(dāng)前正在執(zhí)行的數(shù)據(jù)和

程序，可以被CPU直接存取

?CPU:中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和

控制器構(gòu)成

?:?主機(jī)：CPU與主存合起來稱為主機(jī)

?:?外設(shè)：輸入設(shè)備、輸出設(shè)備的統(tǒng)稱

第一章概論

?:?控制器基本組成

■CU：控制單元，用來分析當(dāng)前指令所需完成的操作，并發(fā)出各種

微操作命令序列，用以控制所有被控對象

■PC:程序計(jì)數(shù)器，用來確定下一條指令的地址

■IR:指令寄存器，存放當(dāng)前正在執(zhí)行的一條指令

■PSW:程序狀態(tài)字寄存器，保存由算術(shù)指令和邏輯指令運(yùn)行或測試

的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工

作狀態(tài)等信息

第一章概論

*運(yùn)算器基本組成

■ALU:算術(shù)邏輯運(yùn)算單元，執(zhí)行所有算術(shù)運(yùn)算和邏輯運(yùn)算

■ACC:累加器，用于存放操作數(shù)。如被加數(shù)及和，被減數(shù)及差，乘

積高位、被除數(shù)及余數(shù)等

■通用寄存器：當(dāng)運(yùn)算器的算術(shù)邏輯單元ALU執(zhí)行全部算術(shù)和邏輯運(yùn)

算時(shí)，為ALU提供一個(gè)工作區(qū)

儲存器器組成

■存儲體：存儲單元的集合，是存放二進(jìn)制信息的地方

■存儲單元：可存放一個(gè)機(jī)器字并具有特定存儲地址的存儲單位

■MAR:存儲器地址寄存器，存放欲訪問存儲單元的地址

■MDR:存儲器數(shù)據(jù)寄存器，存放從存儲單元讀出的數(shù)據(jù)或者準(zhǔn)藥用

入存儲單元的數(shù)據(jù).襄E

第一章概論

?:?計(jì)算機(jī)硬件技術(shù)指標(biāo)

-機(jī)器字長：指CPU一次能處理數(shù)據(jù)的二進(jìn)制位數(shù)，通常與CPU的寄

存器位數(shù)有關(guān)

■指令字長：機(jī)器指令中含二進(jìn)制代碼的總位數(shù)

存儲字長：存儲單元中二進(jìn)制代碼的個(gè)數(shù)

MIPS:每秒百萬條指令數(shù)

MFLOPS:每秒百萬條浮點(diǎn)運(yùn)算指令數(shù)

第一章概論

?:?指令和數(shù)據(jù)都存于存儲器中，計(jì)算機(jī)硬件主要通過不同的

時(shí)間段來區(qū)分指令和數(shù)據(jù)，即取指周期取出的是指令，執(zhí)

行周期取出的是數(shù)據(jù)。另外也可以通過地址來源區(qū)分，從

PC指出的存儲單元取出的是指令，由指令地址碼部分提供

的是操作數(shù)。

第二章計(jì)算機(jī)發(fā)展及應(yīng)用

?：?Moore定律

■Intel公司的締造者GordonMoore提出

■微芯片上集成的晶體管數(shù)目每三年翻兩番

?:?世界上第一臺電子計(jì)算機(jī)ENIAC(1946)

?:?計(jì)算機(jī)發(fā)展的五個(gè)階段

■電子管

■晶體管

■中小規(guī)模集成電路

■大規(guī)模集成電路

■超大規(guī)模集成電路

第三章系統(tǒng)總線

?:?總線：計(jì)算機(jī)中連接多個(gè)部件的信息傳輸線，是各部件共

享的傳輸介質(zhì)。

?:?總線傳輸?shù)奶攸c(diǎn)是：

■某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用

■為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩

沖電路與總線連通

?:?總線數(shù)據(jù)傳送方式：

■正常傳送：每個(gè)傳送周期先傳送數(shù)據(jù)的地址，再傳送

數(shù)據(jù)

■突發(fā)傳送：支持成塊連續(xù)數(shù)據(jù)的傳送，只需給出數(shù)勒

塊首地址，后續(xù)數(shù)據(jù)地址自動生成瞪

12

第三章系統(tǒng)總線

?：?內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線

?:?系統(tǒng)總線：計(jì)算機(jī)系統(tǒng)各大部件如CPU、主存、I/O接口之

間的信息傳輸線，按系統(tǒng)總線傳輸信息的不同，分為數(shù)據(jù)

總線，地址總線，控制總線。

■數(shù)據(jù)總線：用來傳輸各功能部件之間的數(shù)據(jù)信息，是雙向傳輸總

線，其位數(shù)與機(jī)器字長，存儲字長有關(guān)。

地址總線：用來指出數(shù)據(jù)總線上的源數(shù)據(jù)或目的數(shù)據(jù)在存儲單元

的地址，是單向傳輸?shù)?，其位?shù)與存儲單元的個(gè)數(shù)有關(guān)。

-控制總線：用來發(fā)出各種控制信號，對任一控制線而言，其傳輸

都是單向的。

?:?通信總線：計(jì)算機(jī)系統(tǒng)和中、低速I/O設(shè)備之間互相連福1f

的總線

十3

第三章系統(tǒng)總線

?:?總線寬度：數(shù)據(jù)總線的根數(shù)

?:?總線時(shí)鐘頻率：總線工作的時(shí)鐘頻率，即單位時(shí)間內(nèi)發(fā)出

的脈沖數(shù)

?:?總線帶寬：通常指總線所能達(dá)到的最高數(shù)據(jù)傳輸率，單位

是BPS（每秒傳送字節(jié)數(shù)）

■計(jì)算公式：Dr=DXf/N

D:數(shù)據(jù)寬度；

■干：總線時(shí)鐘頻率；

N:完成一次數(shù)據(jù)傳送所需的時(shí)鐘周期數(shù)。

■某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線

周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz,則總線費(fèi)亦

Dr=Dxf/N=4Bx33MHz=132MBPS

第三章系統(tǒng)總線

?:?流行的總線標(biāo)準(zhǔn)：

■ISA總線：工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線

■EISA總線：擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線

■VESA總線：視頻電子標(biāo)準(zhǔn)協(xié)會總線

PCI總線：外圍設(shè)備互連總線

■AGP總線：加速圖形端口總線

■RS232總線：串行通信總線

■USB總線：通用串行總線

第三章系統(tǒng)總線

?:?總線仲裁：即總線判優(yōu)，主要解決在多個(gè)主設(shè)備申請占用

總線時(shí)，由總線控制器仲裁出優(yōu)先級別最高的設(shè)備，允許

其占用總線。

?:?總線主設(shè)備：在一次總線傳輸中，擁有總線控制權(quán)的設(shè)備

?:?總線從設(shè)備：在一次總線傳輸中，配合主設(shè)備完成傳輸?shù)?/p>

設(shè)備，它只能被動接受主設(shè)備發(fā)來的命令

16

第三章系統(tǒng)總線

?:?集中式總線仲裁方式：

■鏈?zhǔn)讲樵兎绞剑褐恍韬苌賻赘€就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控

制，并且很容易擴(kuò)充設(shè)備，但對電路故障很敏感。

■計(jì)數(shù)器定時(shí)查詢：計(jì)數(shù)可以從“0”開始，此時(shí)設(shè)備的優(yōu)先次序是

固定的，計(jì)數(shù)也可以從終止點(diǎn)開始，既是一種循環(huán)方式，此時(shí)設(shè)

備使用總線的優(yōu)先級相等，計(jì)數(shù)器的初始值還可以由程序設(shè)置，

故優(yōu)先次序可以改變。此外，對電路故障不如鏈?zhǔn)讲樵兎绞矫舾?

但增加了主控線數(shù)，控制也較復(fù)雜。

獨(dú)立請求方式：響應(yīng)速度快，優(yōu)先次序控制靈活，但控制線數(shù)量

多，總線控制更復(fù)雜

第四章存儲器

?RAM:隨機(jī)訪問存儲器，在程序執(zhí)行過程中既可讀出也可

寫入，而且存取時(shí)間與存儲單元所在位置無關(guān)，但是保存

的信息在掉電后會丟失。

?ROM：只讀存儲器，只能對其存儲的內(nèi)容讀出，而不能對

其寫入的只讀存儲器，信息在掉電后不會丟失。

?SRAM:靜態(tài)RAM,以觸發(fā)器原理寄存信息。

?DRAM:動態(tài)RAM,以電容充放電原理寄存信息。

?Cache:是為了解決CPU和主存的速度四配，提高訪存速度

的一種存儲器，它設(shè)在主存與CPU間，起緩沖作用。一般

由SRAM構(gòu)成。

18

第四章存儲器

?存儲器的層次結(jié)構(gòu)

■存儲器系統(tǒng)可分為三個(gè)層次：Cache一主存一輔存

■在計(jì)算機(jī)中，主存是必不可少的，當(dāng)前正在執(zhí)行的程

序和數(shù)據(jù)都必須放在主存中。

■Cache的引入，是為了解決速度與價(jià)格之間的矛盾，加

快存儲系統(tǒng)提供給CPU指令和數(shù)據(jù)的速度，讓計(jì)算機(jī)擁

有Cache的速度和主存的容量。

■輔存的引入，是為了解決容量與價(jià)格之間的矛盾，用

來存放大量暫時(shí)不用的程序和數(shù)據(jù)。

第四章存儲器

?:?程序局部性原理：是指程序在執(zhí)行時(shí)呈現(xiàn)出局部性規(guī)律，

即在一段時(shí)間內(nèi)，整個(gè)程序的執(zhí)行僅限于程序中的某一部

分。相應(yīng)地，執(zhí)行所訪問的存儲空間也局限于某個(gè)內(nèi)存區(qū)

域。包括時(shí)間局部性和空間局部性。

?:?時(shí)間局部性：是指若一條指令被執(zhí)行，則在不久的將來，

它可能再被執(zhí)行。

?:?空間局部性：是指如果一個(gè)存儲單元被訪問，那么它附近

的單元也將很快被訪問。

第四章存儲器

?:?存儲容量：一個(gè)存儲器中可以容納的存儲單元總數(shù)。

?:?存取時(shí)間：又稱存儲器訪問時(shí)間，是指從啟動一次存儲器

操作到完成該操作所經(jīng)歷的時(shí)間。

?:?存儲周期：是指連續(xù)啟動兩次獨(dú)立的存儲操作（如連續(xù)兩

次讀操作）所需間隔的最小時(shí)間。

?:?存儲器帶寬：在單位時(shí)間中存儲器傳輸數(shù)據(jù)的速率。

第四章存儲器

?：?單管DRAM存儲單元原理：

?讀出時(shí)，字線上的高電平使T導(dǎo)通，若電

_____________數(shù)據(jù)線

容Cs上有電荷，經(jīng)T管在數(shù)據(jù)線上產(chǎn)生電

流，可視為讀出“1”。若Cs無電荷，則

數(shù)據(jù)線上無電流，可視為讀出“0”。讀

操作結(jié)束時(shí)，Cs的電荷已泄放完畢，故fL

是破壞性讀出，必須再生。

字線工

?寫入時(shí)，字線為高電平使T導(dǎo)通，若數(shù)據(jù)

線上為高電平，則經(jīng)T管對Cs充電，使其

存“1”；若數(shù)據(jù)線為低電平，則Cs經(jīng)T

放電，使其無電荷而存“0”

第四章存儲器

?DRAM刷新：DRAM是靠電容存儲電荷原理存儲信息，電容上

的電荷要放電，造成信息丟失。為了維持所存信息，在一

定時(shí)間(2ms)內(nèi)，需要將所存信息讀出再重新寫入(恢

復(fù))，這一過程稱作刷新，刷新是一行一行進(jìn)行的，由

CPU自動完成

?DRAM刷新方法

■集中刷新：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新

分散刷新：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無CPU訪存

死時(shí)間

異步刷新：是集中式和分散式的折衷，在2ms內(nèi)分散地把各行刷新

一遍業(yè)北；

第四章存儲器

?:?存儲芯片的引腳封裝

?:?注意DRAM芯片采用行列地址分時(shí)復(fù)用，地址線引腳只引出

了一半，沒有片選信號。

（A）SRAM芯片引腳（B）DRAM芯片引腳（C）ROM芯片引腳

第四章存儲器

存儲器容量擴(kuò)展的三種方法

?1、位擴(kuò)展：增加存儲字長

■2、字?jǐn)U展：增加存儲字的數(shù)量

■3、字位擴(kuò)展：既增加存儲字長又增加存儲字的數(shù)量

一

25

第四章存儲器

?:?主存儲器與CPU的連接

■1、根據(jù)CPU芯片提供的地址線數(shù)目，確定CPU訪存的地址范圍，并

寫出相應(yīng)的二進(jìn)制地址碼；

■2、根據(jù)地址范圍的容量，確定各種類型存儲器芯片的數(shù)目和擴(kuò)展

方法；

■3、分配CPU地址線。CPU地址線的低位（數(shù)量=存儲芯片的地址線

數(shù)量）直接連接存儲芯片的地址線；CPU高位地址線皆參與形成存

儲芯片的片選信號；

4、連接數(shù)據(jù)線、R/W#等其他信號線，MREQ#信號一般可用作地址

譯碼器的使能信號。

第四章存儲器

?:?存儲器字?jǐn)U展一般采用高位交叉編址，其優(yōu)點(diǎn)是一個(gè)存儲

體內(nèi)的地址是連續(xù)的，有利于存儲器的擴(kuò)充。

JJLj-

第四章存儲器

?:?存儲器字?jǐn)U展還可以采用低位交叉編址，其優(yōu)點(diǎn)是可以使

連續(xù)地址的字分布于不同的模塊中，從而可對這些字并行

訪問，提高訪存速度。

28

第四章存儲器

?：?一個(gè)具有22位地址和16位字長的存儲器，由256Kx8位DRAM芯片

構(gòu)成。問

?1）該存儲器能存儲多少個(gè)字節(jié)的信息？

?2）DRAM芯片的地址引腳數(shù)目至少為多少個(gè)？

?3）總共需要多少DRAM芯片？需要多少位地址作芯片選擇？

?4）還有其它的辦法擴(kuò)充字容量嗎，和上面的方法有什么區(qū)別？

第四章存儲器

?1)該存儲器能存儲的信息為：222X16+8=8MB。

2)256K=218,DRAM芯片采用行列地址分時(shí)復(fù)用，地址線引腳只

引出了一半，故芯片地址引腳至少為9個(gè)。

?3)需要DRAM芯片222x16+(256Kx8)=32片。

?采用字位擴(kuò)展222+256K=16,故需要4位地址作為芯片選擇。

?4)存儲器字?jǐn)U展一般采用高位交叉編址，其優(yōu)點(diǎn)是一個(gè)存儲體內(nèi)的地

址是連續(xù)的，有利于存儲器擴(kuò)充。還可以采用低位交叉編址，其優(yōu)點(diǎn)

是可以使連續(xù)地址的字分布于不同模塊中，從而可對這些字并行訪問

,提高訪存速度。

第四章存儲器

?Cache和主存地址映射方式：

■直接映象方式：cache的一種地址映象方式，一個(gè)主存

塊只能映象到cache中的唯'-^個(gè)指定塊

■全相聯(lián)映象方式：cache的一種地址映象方式，每個(gè)主

存塊都可映象到任何cache塊

■組相聯(lián)映象方式：cache的一種地址映象方式，將存儲

空間分成若干組，各組之間是直接映象，而組內(nèi)各塊

之間則是全相聯(lián)映象

第四章存儲器

?：?寫回法：是在CPU執(zhí)行寫操作時(shí)，信息只寫入Cache,僅當(dāng)

需要被替換時(shí)，才將以被寫入過的Cache塊先送回主存，

然后再調(diào)入新塊

?:?寫直達(dá)：利用Cache一主存存儲層次在處理機(jī)和主存之間

的直接通路，每當(dāng)處理機(jī)寫入Cache的同時(shí)，也通過此通

路直接寫入主存

第四章存儲器

?:?設(shè)某機(jī)主存容量為16MB,Cache容量為8KB。每字塊有8

個(gè)字，每字32位。設(shè)計(jì)一個(gè)四路組相聯(lián)映像（即Cache每

組內(nèi)共4個(gè)字塊）Cache組織，要求：

?1）畫出主存地址字段中各段的位數(shù)。

?:*2）設(shè)Cache初態(tài)為空，CPU依次從主存第0、1、2、...、

99號單元讀出100個(gè)字（主存一次讀出一個(gè)字），并重復(fù)

此次序讀10次，問Cache命中率是多少？

第四章存儲器

?1)根據(jù)每個(gè)字塊有8個(gè)字，每個(gè)字32位，得出每個(gè)字塊大小為

8X32=32B,所以主存地址字段中字塊內(nèi)地址字段為5位；

根據(jù)Cache容量為8KB,字塊大小為32B,得出Cache共有8KB+

32B=256個(gè)字塊，故c=8o根據(jù)四路組相聯(lián)映像得2r=4,得

r=2,則組地址位數(shù)為口=(:—r=8—2=6;

根據(jù)主存容量為16MB=2?4B,得出主存地址字段中主存字塊標(biāo)記

住數(shù)為24-6-5=13;主存地址字段各段格式為：

主存字塊標(biāo)記13位組地址6位字塊內(nèi)地址5位

第四章存儲器

?2)由于每個(gè)字塊中有8個(gè)字，100個(gè)字對應(yīng)13個(gè)字塊，而且初態(tài)Cache

為空，因此在第一次循環(huán)時(shí)，CPU讀第0號單元時(shí)未命中，必須訪問

主存，同時(shí)將該字所在的主存塊調(diào)入Cache第0組中的任一塊內(nèi)，接

著CPU讀1?7號單元時(shí)均命中。同理CPU讀第8,16、....96號

單元時(shí)均未命中。可見CPU在連續(xù)讀100個(gè)字中共有13次未命中，而

后面的9次循環(huán)讀100個(gè)字則全部命中。

?因此，Cache命中率為(100x10—13)+(100x10)=98.7%

第五章輸入輸出系統(tǒng)

?：?I/O接口的功能

■選址功能，實(shí)現(xiàn)設(shè)備的選擇

■實(shí)現(xiàn)數(shù)據(jù)緩沖達(dá)到速度匹配

■實(shí)現(xiàn)數(shù)據(jù)串并格式的轉(zhuǎn)換

實(shí)現(xiàn)電平信號的轉(zhuǎn)換

■執(zhí)行CPU的控制命令

返回外設(shè)的狀態(tài)

■中斷管理功能

36

第五章輸入輸出系統(tǒng)

?：?I/O設(shè)備與主機(jī)信息傳送的控制方式：

■程序查詢方式

■程序中斷方式

■DMA方式

I/O通道方式

■I/O處理機(jī)

第五章輸入輸出系統(tǒng)

?:?程序查詢方式：特點(diǎn)是主機(jī)與I/O串行工作，CPU啟動I/O

后，時(shí)刻查詢I/O是否準(zhǔn)備好，若設(shè)備準(zhǔn)備就緒，CPU便轉(zhuǎn)

入處理I/O與主機(jī)間傳送信息的程序；若設(shè)備沒有準(zhǔn)備就

緒，則CPU反復(fù)查詢，踏步等待，直到I/O準(zhǔn)備就緒為止，

這種方式CPU效率很低。

?:?程序中斷方式：特點(diǎn)為主機(jī)與I/O并行工作。CPU啟動I/O

后，不必時(shí)刻查詢I/O是否準(zhǔn)備好，而是繼續(xù)執(zhí)行程序，

當(dāng)I/O準(zhǔn)備就緒時(shí)，向CPU發(fā)出中斷信號，CPU在適當(dāng)?shù)臅r(shí)

候相應(yīng)I/O的中斷請求，暫?，F(xiàn)行的程序?yàn)镮/O服務(wù)，此方

式消除了踏步現(xiàn)象，提高了CPU的效率iUI

38

第五章輸入輸出系統(tǒng)

?:+DMA方式：直接內(nèi)存訪問，是一種完全由硬件執(zhí)行I/O交換

的工作方式。在這種方式中，DMA控制器從CPU完全接管對

總線的控制，數(shù)據(jù)交換不經(jīng)過CPU,而直接在內(nèi)存和I/O設(shè)

備之間進(jìn)行。

39

第五章輸入輸出系統(tǒng)

?DMA和主存交換數(shù)據(jù)的方式：

?停止CPU訪問主存。這種方法DMA在傳送一批數(shù)據(jù)時(shí)，獨(dú)占主存，CPU

放棄了地址線、數(shù)據(jù)線和有關(guān)控制線的使用權(quán)。在一批數(shù)據(jù)傳送完畢

后，DMA接口才把總線的控制權(quán)交回給CPU。顯然，這種方法在DMA傳

送過程中，CPU基本處于不工作狀態(tài)或保持原狀態(tài)。

?周期挪用。這種方法CPU按程序的要求訪問主存，一旦I/O設(shè)備有DMA

請求，則由I/O設(shè)備挪用一個(gè)存取周期。此時(shí)CPU可完成自身的操作，

但要停止訪存。顯然這種方法既實(shí)現(xiàn)了I/O傳送，又較好地發(fā)揮了主

存和CPU的效率，是一種廣泛采用的方法。

?DMA與CPU交替訪存。這種方法適合于CPU的工作周期比主存的存取周

期長的情況。如CPU的工作周期大于主存周期的兩倍，則每個(gè)CPU周期

的上半周期專供DMA接口訪存，下半周期專供CPU訪存。這種交替激

方式可使DMA傳送和CPU工作效率最高，但相應(yīng)的硬件邏輯更復(fù)餐?:二

第五章輸入輸出系統(tǒng)

?DMA傳送過程包括預(yù)處理、數(shù)據(jù)傳送和后處理三個(gè)階段。

?DMA接口的基本組成

■內(nèi)存地址計(jì)數(shù)器存放訪問內(nèi)存的地址

字計(jì)數(shù)器--記錄傳送數(shù)據(jù)塊的長度

■數(shù)據(jù)緩沖寄存器-暫存?zhèn)魉偷臄?shù)據(jù)

DMA請求觸發(fā)器-一保存外設(shè)發(fā)來的數(shù)據(jù)就緒信號（DMA請求）

■控制/狀態(tài)邏輯一DMA接口的核心部分

中斷機(jī)構(gòu)一向CPU發(fā)中斷請求，請求進(jìn)行后處理（結(jié)束處理）

第五章輸入輸出系統(tǒng)

?DMA方式與程序中斷方式的比較

■從數(shù)據(jù)傳送看，程序中斷方式靠程序傳送，DMA方式靠

硬件傳送

■從CPU響應(yīng)時(shí)間看，程序中斷方式在一條指令執(zhí)行結(jié)束

時(shí)響應(yīng)，而DMA方式在存取周期結(jié)束時(shí)響應(yīng)，即CPU將

總線控制權(quán)讓給DMA傳送

■程序中斷方式有處理異常事件的能力，DMA方式?jīng)]有這

種能力

■程序中斷方式需要中斷現(xiàn)行程序，故需保護(hù)現(xiàn)場，DMA

方式不必中斷現(xiàn)行程序，無需保護(hù)現(xiàn)場

■DMA的優(yōu)先級比程序中斷高—

--------42------

第六章計(jì)算機(jī)的運(yùn)算方法

?:?無符號數(shù)：所有的二進(jìn)制數(shù)據(jù)位數(shù)均用來表示數(shù)值本身，

沒有正負(fù)之分。

?:?有符號數(shù)：其二進(jìn)制數(shù)據(jù)位，包括符號位和數(shù)值位。計(jì)算

機(jī)中的帶符號數(shù)據(jù)又稱為機(jī)器數(shù)。

?:?機(jī)器數(shù)：把正負(fù)符號代碼化，并保存在計(jì)算機(jī)中的數(shù)據(jù)。

?:?真值：是指機(jī)器數(shù)所真正表示的數(shù)值，用數(shù)值并冠以+、-

符號的方法來表示。

?:?機(jī)器數(shù)的編碼方法：原碼、反碼、補(bǔ)碼、移碼。

第六章計(jì)算機(jī)的運(yùn)算方法

原碼編碼方法

原碼為符號位加上數(shù)的絕對值，。正1負(fù)；

■原碼零有兩個(gè)編碼，［+0］原=0.000…0［-0］原=1.000…0

若原碼整數(shù)的位數(shù)是8位,其表示范圍：-127?127

?:.補(bǔ)碼編碼方法

正數(shù)的補(bǔ)碼在其二進(jìn)制代碼前加上符號位0

■負(fù)數(shù)的補(bǔ)碼是將二進(jìn)制代碼前加。后，再全部按位取反，然后在最

低位上加1

-0的補(bǔ)碼表示只有一種形式，［+0］補(bǔ)=-0］補(bǔ)=0.00(^??0

若補(bǔ)碼整數(shù)的位數(shù)是8位,其表示范圍：T28?127

■由［X］補(bǔ)求［-X］補(bǔ)，將［X］補(bǔ)連同符號一起將各位取反，末位再加1

第六章計(jì)算機(jī)的運(yùn)算方法

?:?二進(jìn)制數(shù)（真值）每相對于小數(shù)點(diǎn)左移一位，相當(dāng)于乘以

2；每相對于小數(shù)點(diǎn)右移一位，相當(dāng)于除以2

?:?邏輯移位：無符號數(shù)移位

■邏輯左移：低位添0,高位移丟

邏輯右移：高位添0,低位移丟

?:,算術(shù)移位：有符號數(shù)移位，符號位必須要保持不變

■補(bǔ)碼算術(shù)左移：數(shù)值部分高位移出，低位補(bǔ)0

■補(bǔ)碼算術(shù)右移：數(shù)值部分低位移出，高位補(bǔ)符號位

第六章計(jì)算機(jī)的運(yùn)算方法

?:?補(bǔ)碼加減法的公式：

■以+y］補(bǔ)=僅］補(bǔ)+［y］補(bǔ)

［x-y］補(bǔ)=以］補(bǔ)+［-y］補(bǔ)

不需要事先判斷符號，符號位與碼值位一起參加運(yùn)算

符號位相加后若有進(jìn)位，則舍去該進(jìn)位數(shù)字

補(bǔ)碼加減運(yùn)算結(jié)果判溢出：

■單符號位判溢出：當(dāng)最高有效位產(chǎn)生的進(jìn)位和符號位產(chǎn)生的進(jìn)位

不同時(shí)，加減運(yùn)算發(fā)生了溢出。

■雙符號位判溢出：采用變形補(bǔ)碼運(yùn)算，當(dāng)運(yùn)算結(jié)果兩位符號相同

時(shí)無溢出，不同時(shí)有溢出，其中高位符號位表示真正的符號，01

表示上溢，10表示下溢。

第六章計(jì)算機(jī)的運(yùn)算方法

?:?一個(gè)機(jī)器浮點(diǎn)數(shù)由階碼E和尾數(shù)M及其符號位組成。約定：

?:?尾數(shù)M:用定點(diǎn)小數(shù)表示，給出有效數(shù)字的位數(shù)，M決定了

浮點(diǎn)數(shù)的表示精度

?:?階碼E:用整數(shù)形式表示，指明小數(shù)點(diǎn)在數(shù)據(jù)中的位置，

其決定了浮點(diǎn)數(shù)的表示范圍

?:?浮點(diǎn)數(shù)的一般形式為：

ExE……EMiM2……M

Es2mn

階符|階碼|數(shù)符|尾數(shù)

第六章計(jì)算機(jī)的運(yùn)算方法

?:?上溢：浮點(diǎn)數(shù)階碼大于最大階碼時(shí)，稱為“上溢”，此時(shí)

機(jī)器停止運(yùn)算，進(jìn)行中斷溢出處理。

?:?下溢：浮點(diǎn)數(shù)階碼小于最小階碼時(shí)，稱為“下溢”，由于

此時(shí)“溢出”的數(shù)絕對值很小，通常將尾數(shù)各位強(qiáng)制為零

,按機(jī)器零處理，此時(shí)機(jī)器繼續(xù)運(yùn)行

?下兩種情況計(jì)算機(jī)都把該浮點(diǎn)數(shù)看成零值，稱為機(jī)器零

當(dāng)浮點(diǎn)數(shù)的尾數(shù)M為0（不論其階碼E為何值）

■當(dāng)階碼E的值VEmin值時(shí)（不管其尾數(shù)M為何值）

第六章計(jì)算機(jī)的運(yùn)算方法

?:?浮點(diǎn)數(shù)加減運(yùn)算的步驟：判零、對階、尾數(shù)求和、規(guī)格化、

舍入、溢出判斷

?:?規(guī)格化：為了提高數(shù)據(jù)表示精度，當(dāng)尾數(shù)的值不為0時(shí)，

其絕對值|M|20.5,即尾數(shù)絕對值域的最高有效位應(yīng)為1,

否則通過修改階碼同時(shí)左右移小數(shù)點(diǎn)的辦法，使其變成這

一表示形式，這稱為浮點(diǎn)數(shù)的規(guī)格化表示。

*規(guī)格化數(shù)的判斷

原碼：不論正數(shù)、負(fù)數(shù)，第一數(shù)位為1

■補(bǔ)碼：符號位和第1數(shù)位不同

第七章指令系統(tǒng)

?尋址方式：確定本條指令的操作數(shù)地址，以及下一條將要執(zhí)行的指令

地址的方法。尋址方式與硬件結(jié)構(gòu)緊密相關(guān)，而且直接影響指令格式

和指令功能

?:?間接尋址：倘若指令字中的形式地址不直接給出操作數(shù)的地址，而是

指出操作數(shù)有效地址所在的存儲單元的地址，也就是說有效地址是由

形式地址間接提供，即為間接尋址

?基址尋址：操作數(shù)有效地址等于形式地址加上加上基址寄存器的內(nèi)容；

基址寄存器的內(nèi)容由操作系統(tǒng)給定，且在程序的執(zhí)行過程中不可變，

支持多道程序技術(shù)的應(yīng)用

?變址尋址：操作數(shù)有效地址等于形式地址加上變址寄存器的內(nèi)容，變

址寄存器的內(nèi)容由用戶給定且在程序的執(zhí)行過程中可變，常常用于處

50

第七章指令系統(tǒng)

?尋址方式：確定本條指令的操作數(shù)地址，以及下一條將要執(zhí)行的指令

地址的方法。尋址方式與硬件結(jié)構(gòu)緊密相關(guān)，而且直接影響指令格式

和指令功能

?:?間接尋址：倘若指令字中的形式地址不直接給出操作數(shù)的地址，而是

指出操作數(shù)有效地址所在的存儲單元的地址，也就是說有效地址是由

形式地址間接提供，即為間接尋址

?基址尋址：操作數(shù)有效地址等于形式地址加上加上基址寄存器的內(nèi)容;

基址寄存器的內(nèi)容由操作系統(tǒng)給定，且在程序的執(zhí)行過程中不可變，

支持多道程序技術(shù)的應(yīng)用

?變址尋址：操作數(shù)有效地址等于形式地址加上變址寄存器的內(nèi)容，變

址寄存器的內(nèi)容由用戶給定且在程序的執(zhí)行過程中可變，常常用于處

理數(shù)組程序iHk

第七章指令系統(tǒng)

數(shù)據(jù)在存儲器存儲方式

?1.存儲方式

■大端：最低字節(jié)存儲在高地址

■小端：最低字節(jié)存儲在低地址

?2.邊界對齊問題

孝要求對象只能安放于其大小的倍數(shù)的地址上

52

第七章指令系統(tǒng)

?:.RISC主要特點(diǎn)

■選取使用頻率最高的一些簡單指令和很有用但不復(fù)雜

的指令

■指令長度固定，指令格式種類少，尋址方式種類少

■只有取數(shù)/存數(shù)指令(Load/Store)訪問存儲器，其余

指令的操作都在寄存器之間進(jìn)行

■CPU中有多個(gè)通用寄存器

■采用流水線技術(shù)，大部分指令在一個(gè)機(jī)器周期內(nèi)完成

■控制器采用組合邏輯部件，而不采用微程序控制；

■采用優(yōu)化的編譯程序lfcJI

第七章指令系統(tǒng)

?某計(jì)算機(jī)字長16位，主存地址空間的大小為128KB,按字編址。采用

單字長指令格式，其中指令各字段定義如下：

151211650

OPMsRsMdRd

源操作數(shù)目的操作數(shù)

?轉(zhuǎn)移指令采用相對尋址方式，相對偏移量用補(bǔ)碼表示。尋址方式定義

如下：

Ms/Md尋址方式助記符含義

OOOB寄存器直接Rn操作數(shù)=(Rn)

001B寄存器間接(Rn)操作數(shù)=((Rn))

010B寄存器間接、自增(Rn)+操作數(shù)=((Rn)),(Rn)+l->Rn

011B相對D(Rn)轉(zhuǎn)移目標(biāo)地址=(PC)+(Rn)

注：(x)表示存儲器地址X或寄存器X的內(nèi)容

第七章指令系統(tǒng)

請回答下列問題，要求給出理由或計(jì)算過程。

?1）該指令系統(tǒng)最多可有多少條指令？計(jì)算機(jī)最多有多少個(gè)通用寄存器

?存儲器地址寄存器MAR和存儲器數(shù)據(jù)寄存器MDR至少各需要多少位？

?2）轉(zhuǎn)移指令的目標(biāo)地址范圍是多少？

?3）若操作碼0010B表示加法操作（助記符為add）,寄存器R4和R5的編號

分別為100B和101B,R4的內(nèi)容為1234H,R5的內(nèi)容為5678H,地址

1234H中的內(nèi)容為5678H,地址5678H中的內(nèi)容為1234H,則匯編語句

“add（R4）,（R5）+”（逗號前為源操作數(shù)，逗號后為目的操作數(shù)）

對應(yīng)的機(jī)器碼是什么（用十六進(jìn)制表示）？該指令執(zhí)行后，哪些寄存

器和存儲單元中的內(nèi)容會改變？改變后的內(nèi)容是什么？

第七章指令系統(tǒng)

?1)操作碼字段占4位，則該指令系統(tǒng)最多可有24=16條指令；

?操作數(shù)字段總共占6位，尋址方式占3位，于是寄存器編號占3位，則

該計(jì)算機(jī)最多有23=8個(gè)通用寄存器；

?主存容量為128KB,按字編址，計(jì)算機(jī)字長為16位，可以劃分為

128KB/2B=64K=216個(gè)存儲單元,故MDR和MAR至少各需16位。

?2)轉(zhuǎn)移指令采用相對尋址，轉(zhuǎn)移目標(biāo)地址二(PC)+(Rn),其中PC為16

位，表示地址范圍為0—216-1；相對偏移量Rn為16位，用補(bǔ)碼表示，

表示偏移范圍為-215?2凡1；所以轉(zhuǎn)移指令的目標(biāo)地址范圍為0000H

?FFFFH(0-216-1)。

?3)對于匯編語句“add(R4),(R5)+”，對應(yīng)的機(jī)器碼為：0010001

100010101B,用十六進(jìn)制表示為2315H。

第七章指令系統(tǒng)

?3)對于匯編語句“add(R4),(R5)+”,對應(yīng)的機(jī)器碼為：0010001

100010101B,用十六進(jìn)制表示為2315H。

該指令的功能是：把內(nèi)存1234H單元中的數(shù)據(jù)與內(nèi)存5678H單元中的

數(shù)據(jù)進(jìn)行相加，結(jié)果寫回到5678H單元，而且R5的內(nèi)容用作內(nèi)存地址

之后，還要執(zhí)行R5的內(nèi)容加1的操作，所以“add(R4),(R5)+”指令

執(zhí)行后，R5和存儲單元5678H的內(nèi)容會改變。執(zhí)行后，R5的內(nèi)容從

5678H變?yōu)?679H。內(nèi)存5678H單元的內(nèi)容將變?yōu)樵摷臃ㄖ噶钣?jì)算得

到的和：5678H+1234H=68ACHo

第八章CPU的結(jié)構(gòu)和功能

?:?主頻：CPU工作的時(shí)鐘頻率，即單位時(shí)間內(nèi)發(fā)出的脈沖數(shù)

?:?時(shí)鐘周期：是機(jī)器主頻的倒數(shù)，也稱為節(jié)拍，它是控制計(jì)

算機(jī)操作的最小單位時(shí)間

?:?機(jī)器周期：是所有指令執(zhí)行過程中的一個(gè)基準(zhǔn)時(shí)間，通常

以存取周期作為機(jī)器周期

?:?指令周期：是CPU取出并執(zhí)行一條指令所需的時(shí)間，包括

取指、譯碼和執(zhí)行所需的全部時(shí)間

?CPI:執(zhí)行一條指令所需時(shí)鐘周期數(shù)

?1GHz=1OOOMHz>1MHz=1000KHz>1KHz=1000Hz

?ls=1000ms>lms=1000jis>ljis=1000ns

58

第八章CPU的結(jié)構(gòu)和功能

?:.CPU的五大功能

■指令控制：用于控制指令程序的順序執(zhí)行

■操作控制：負(fù)責(zé)管理并產(chǎn)生每條指令所需操作信號

■時(shí)間控制：對各種操作加以時(shí)間的實(shí)施控制

■數(shù)據(jù)加工：對數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理

中斷處理：處理響應(yīng)中斷

第八章CPU的結(jié)構(gòu)和功能

*一個(gè)完整的指令周期所包含的CPU工作周期

■取指周期：完成取指令和分析指令的操作

■間址周期：訪問存儲器取出操作數(shù)的有效地址

■執(zhí)行周期：完成取出操作數(shù)、執(zhí)行指令的操作

■中斷周期：保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序入口地

址、關(guān)中斷等功能

第八章CPU的結(jié)構(gòu)和功能

?:?一次中斷大致可分為五個(gè)階段：中斷請求、中斷判優(yōu)、中

斷響應(yīng)、中斷服務(wù)、中斷返回

?中斷系統(tǒng)的中斷處理的過程為：

■①關(guān)中斷②保存斷點(diǎn)③識別中斷源，將向量地址送PC

■④保存現(xiàn)場⑤中斷事件處理（開中斷、執(zhí)行中斷服務(wù)

程序、關(guān)中斷）⑥恢復(fù)現(xiàn)場⑦開中斷⑧中斷返回

■其中①?③由硬件完成，④?⑧由中斷服務(wù)程序完成

第八章CPU的結(jié)構(gòu)和功能

*CPU響應(yīng)I/O中斷請求的條件

■在CPU內(nèi)部設(shè)置的中斷允許觸發(fā)器必須是開放的。

■外設(shè)有中斷請求時(shí)，中斷請求觸發(fā)器必須處于狀

態(tài)，保持中斷請求信號。

外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能

把外設(shè)中斷請求送至CPU。