北京聯(lián)合大學《EDA技術(shù)與應(yīng)用》2023-2024學年期末試卷

裝訂線裝訂線PAGE2第1頁，共3頁北京聯(lián)合大學《EDA技術(shù)與應(yīng)用》2023-2024學年期末試卷院(系)_______班級_______學號_______姓名_______題號一二三總分得分一、單選題（本大題共20個小題，每小題2分，共40分．在每小題給出的四個選項中，只有一項是符合題目要求的．）1、在FPGA中，CLB指的是（）A.可配置邏輯塊B.時鐘管理模塊C.輸入輸出模塊D.存儲模塊2、以下哪種EDA技術(shù)常用于圖像處理？（）A.ImageProcessingIPB.VisionIPC.VideoIPD.以上都是3、以下哪個不是EDA中的布線策略？（）A.最短路徑布線B.最小面積布線C.最小延遲布線D.隨機布線4、在Verilog中，用于描述組合邏輯的賦值方式是（）A.阻塞賦值B.非阻塞賦值C.連續(xù)賦值D.條件賦值5、以下哪種EDA工具常用于模擬集成電路設(shè)計？（）A.CadenceVirtuosoB.SynopsysCustomCompilerC.TannerEDAD.以上都是6、以下哪種工具是用于EDA中的邏輯綜合？（）A.ModelSimB.QuartusC.SynplifyD.MATLAB7、在EDA中，以下哪個不是CPLD的編程技術(shù)？（）A.EPROMB.EEPROMC.FlashD.SRAM8、在EDA工具中，用于邏輯等效性檢查的是？（）A.LECB.DFTC.ECOD.P&R9、以下哪種EDA工具常用于混合信號設(shè)計？（）A.CadenceSpectreB.SynopsysHSPICEC.MentorGraphicsEldoD.以上都是10、在EDA設(shè)計流程中，以下哪個階段生成門級網(wǎng)表？（）A.綜合B.仿真C.實現(xiàn)D.布線11、EDA設(shè)計中，以下哪個是可測試性設(shè)計的方法？（）A.掃描鏈B.內(nèi)建自測試C.邊界掃描D.以上都是12、以下哪種EDA工具常用于數(shù)字信號處理設(shè)計？（）A.XilinxSystemGeneratorB.MathWorksSimulinkC.AlteraDSPBuilderD.以上都是13、在EDA工具中，用于代碼編輯的常見工具是（）A.Notepad++B.VisualStudioCodeC.UltraEditD.以上都是14、在VHDL中，用于定義實體的關(guān)鍵詞是（）A.ENTITYB.ARCHITECTUREC.PACKAGED.PROCESS15、在EDA中，以下哪個不是數(shù)字電路的基本單元？（）A.與門B.或門C.觸發(fā)器D.放大器16、在EDA中，以下哪個不是ASIC的設(shè)計方法？（）A.全定制設(shè)計B.半定制設(shè)計C.可編程邏輯設(shè)計D.基于標準單元的設(shè)計17、在Verilog中，

timescale1ns/1ps

語句的作用是（）A.定義時間單位和精度B.定義模塊的功能C.定義信號的類型D.定義變量的范圍18、以下哪種EDA方法可以提高芯片的面積利用率？（）A.邏輯化簡B.資源共享C.模塊復用D.以上都是19、以下哪種存儲器件常用于FPGA中的配置存儲？（）A.SRAMB.DRAMC.FlashD.ROM20、在EDA中，以下哪個不是ASIC設(shè)計的流程？（）A.前端設(shè)計B.后端設(shè)計C.系統(tǒng)集成D.代碼調(diào)試二、簡答題（本大題共4個小題，共40分)1、（本題10分）解釋在EDA中布局布線的基本原則。2、（本題10分）解釋EDA中如何進行芯片的可制造性設(shè)計（DFM）。3、（本題10分）什么是EDA中的環(huán)形振蕩器設(shè)計？4、（本題10分）簡述如何在EDA中進行容錯設(shè)計。三、設(shè)計題（本大題共2個小題，共20分)1、（本題10分）在