計算機組成原理試卷6

計算機組成原理試題6

一、選擇題（共20分，每題1分）

1.指令系統(tǒng)中采用不同尋址方式的目的主要是。

A.可降低指令譯碼難度；

B.縮短指令字長，擴大尋址空間，提高編程靈活性；

C.實現(xiàn)程序控制；

D.尋找操作數(shù)。

2.計算機使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，缺點是

A.地址信息、數(shù)據(jù)信息和控制信息不能同時出現(xiàn)；

B.地址信息與數(shù)據(jù)信息不能同時出現(xiàn)；

C.兩種信息源的代碼在總線中不能同時傳送；

D.地址信息與數(shù)據(jù)信息能同時出現(xiàn)。

3.一個16Kx32位的存儲器，其地址線和數(shù)據(jù)線的總和是

A.48；

B.46；

C.36；

D.38。

4.下列敘述中是正確的。

A.主存可由RAM和ROM組成；

B.主存只能由ROM組成；

C.主存只能由RAM組成；

D.主存只能由SRAM組成。

5.在三種集中式總線控制中，一方式響應時間最快。

A.鏈式查詢；

B.計數(shù)器定時查詢；

C.獨立請求；

D.以上都不是。

6.可編程的只讀存儲器。

A.不一定是可改寫的；

B.一定是可改寫的；

C.一定是不可改寫的；

D.以上都不對。

7.下述種情況會提出中斷請求。

A.產(chǎn)生存儲周期“竊取”；

B.在鍵盤輸入過程中，每按一次鍵；

C.兩數(shù)相加結(jié)果為零；

D.結(jié)果溢出。

8.下列敘述中是錯誤的。

A.采用微程序控制器的處理器稱為微處理器；

B.在微指令編碼中，編碼效率最低的是直接編碼方式；

C.在各種微地址形成方式中，增量計數(shù)器法需要的順序控制字段較短；

D.以上都是錯的。

9.直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入o

A.PC；

B.地址寄存器；

C.累加器；

D.ACCo

10.響應中斷請求的條件是。

A.外設(shè)提出中斷；

B.外設(shè)工作完成和系統(tǒng)允許時；

C.外設(shè)工作完成和中斷標記觸發(fā)器為“1”時。

D.CPU提出中斷。

11.變址尋址和基址尋址的有效地址形成方式類似，但是o

A.變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的；

B.在程序執(zhí)行過程中，變址寄存器和基址寄存器和內(nèi)容都可變的；

C.在程序執(zhí)行過程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變；

D.變址寄存器的內(nèi)容在程序執(zhí)行過程中是可變的。

12.在原碼加減交替除法中，符號位單獨處理，參加操作的數(shù)是。

A.原碼；

B.絕對值；

C.絕對值的補碼；

D.補碼。

13.DMA方式?

A.既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；

B.不能取代中斷方式；

C.也能向CPU請求中斷處理數(shù)據(jù)傳送；

D.能取代中斷方式。

14.設(shè)機器字長為32位，存儲容量為16MB,若按雙字編址，其尋址范圍是。

A.8MB；

B.2M；

C.4M；

D.16M。

15.設(shè)變址寄存器為X,形式地址為D,某機具有先間址后變址的尋址方式，則這種尋址方式的有效

地址為。

A.EA=(X)+D；

B.EA=(X)+(D)；

C.EA=((X)+D)；

D.EA=X+Do

16.程序計數(shù)器PC屬于。

A.運算器；

B.控制器；

C.存儲器：

D.I/O設(shè)備。

17.計算機執(zhí)行乘法指令時，由于其操作較復雜，需要更多的時間，通常采用控制方式。

A.延長機器周期內(nèi)節(jié)拍數(shù)的；

B.異步；

C.中央與局部控制相結(jié)合的；

D.同步。

18.目前在小型和微型計算機里最普遍采用的字母與字符編碼是o

A.BCD碼；

B.十六進制代碼；

C.ASCII碼；

D.海明碼。

19.設(shè)寄存器內(nèi)容為10000000,若它等于-0,則為。

A.原碼；

B.補碼；

C.反碼；

D.移碼。

20.在下述有關(guān)不恢復余數(shù)法何時需恢復余數(shù)的說法中，____是正確的。

A.最后一次余數(shù)為正時，要恢復一次余數(shù)；

B.最后一次余數(shù)為負時，?；謴鸵淮斡鄶?shù)；

C.最后一次余數(shù)為0時，要恢復一次余數(shù)：

D.任何時候都不恢復余數(shù)。

二、填空題（共20分，每空1分）

1.I/O與主機交換信息的方式中，A和B都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送,其中

C體現(xiàn)CPU與設(shè)備是串行工作的。

2.設(shè)n=8（不包括符號位），機器完成一次加和移位各需100ns,則原碼一位乘最多需Ans.

補碼Booth算法最多需Bns。

3.對于一條隱含尋址的算術(shù)運算指令，其指令字中不明確給出A,其中一個操作數(shù)通常隱

含在_______B中。

4.設(shè)浮點數(shù)階碼為4位（含1位階符），用移碼表示，尾數(shù)為16位（含1位數(shù)符），用補碼規(guī)格化表

示，則對應其最大正數(shù)的機器數(shù)形式為A，真值為B（十進制表示）；對應其絕

對值最小負數(shù)的機器數(shù)形式為C,真值為D（十進制表示）。

5.在總線的異步通信方式中，通信的雙方可以通過A、B和C三種

類型聯(lián)絡(luò)。

6.磁表面存儲器的記錄方式總的可分為A和B兩大類,前者的特點是C,

后者的特點是D。

7.在微程序控制器中，一條機器指令對應一個A,若某機有38條機器指令，通?？蓪?/p>

應B。

三、解釋下列概念（共10分，每題2分）

1.CMDR

2.總線判優(yōu)

3.系統(tǒng)的并行性

4.進位鏈

5.間接尋址

四、計算題（6分）

設(shè)機器A的主頻為8MHz,機器周期含4個時鐘周期，且該機的平均指令執(zhí)行速度是0.4MIPS,試求

該機的平均指令周期和機器周期。每個指令周期包含幾個機器周期？如果機器B的主頻為12MHz，且機

器周期也含4個時鐘周期，試問B機的平均指令執(zhí)行速度為多少MIPS?

五、簡答題（共20分）

1.說明微程序控制器中微指令的地址有幾種形成方式。（6分）

2.什么是計算機的主頻，主頻和機器周期有什么關(guān)系？（4分）（CU4）

3.某機有五個中斷源，按中斷響應的優(yōu)先順序山高到低為LO,L1,L2,L3,L4,現(xiàn)要求優(yōu)先順序改為

L3,L2,LO,L4,L1,寫出各中斷源的屏蔽字。（5分）

屏蔽字

中斷源

01234

L0

L1

L2

L3

L4

4.某機主存容量為4Mxi6位，且存儲字長等于指令字長，若該機的指令系統(tǒng)具備65種操作。操作

碼位數(shù)固定，且具有直接、間接、立即、相對、變址五種尋址方式。（5分）

（1）畫出一地址指令格式并指出各字段的作用；

（2）該指令直接尋址的最大范圍（十進制表示）；

（3）一次間址的尋址范圍（十進制表示）；

（4）相對尋址的位移量（十進制表示）。

六、問答題（共15分）

1.按序?qū)懗鐾瓿?條加法指令SUBa（a為主存地址）兩種控制器所發(fā)出的微操作命令及節(jié)拍安排。

（8分）

2.假設(shè)磁盤采用DMA方式與主機交換信息，其傳輸速率為2MB/S,而且DMA的預處理需1000個

時鐘周期，DMA完成傳送后處理中斷需500個時鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長度為4KB,試問在硬盤

工作時，50MHz的處理器需用多少時間比率進行DMA輔助操作（預處理和后處理）。（7分）

七、設(shè)計題（10分）

設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用畸■作訪存控制信號（低電平有效），用加作讀寫控

制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列芯片及各種門電路（門電路自定），如圖所示。畫出CPU

與存儲器的連接圖，要求：

（1）存儲芯片地址空間分配為：0?8191為系統(tǒng)程序區(qū)：8192?32767為用戶程序區(qū)。

（2）指出選用的存儲芯片類型及數(shù)量；

（3）詳細畫出片選邏輯。

AoAo

-Ocs

ROM

-------PD/Progr

???

D,Do74138譯碼器

RAM:1K>4位

ROM:2Kx8位G”二，豆為控制端

2Kx8位

8Kx8位

8Kx8位C,B,A為變量控制端

32Kx8位

16Kxi位

\為輸出端

4Kx4位Y,.......

計算機組成原理試題6答案

-、選擇題（共20分，每題1分）

1.C2.C3.C4.A5.C6.A7.B

8.A9.A10.B11.C12.C13.B14.B

15.B16.B17.C18.C19.A20.B

二、填空題（共20分，每空1分）

1.A.程序查詢方式B.中斷方式C.程序查詢方式

2.A.1600B.1700

3.A.操作數(shù)的地址B.累加器

4.A.……1(15個1)

B.27X(1-2'15)

C.0,000;1.01……1(14個1)

D.-2'8x(2''+2'15)

5.A.不互鎖B.半互鎖C.全互鎖

6.A.歸零制B.不歸零制

C.不論記錄的代碼是0或1,在記錄下一個信息之前，記錄電流要恢復到零電流

D.磁頭線圈中始終有電流

7.A.微程序B.41個微程序。

三、名詞解釋（20分）

1.答：CMDR是控存數(shù)據(jù)寄存器，用來存放從控存讀出的微指令；順序邏輯是用來控制微指令序列

的，具體就是控制形成下一條微指令（即后繼微指令）的地址，其輸入與微地址形成部件（與指令寄存器

相連）、微指令的下地址字段以及外來的標志有關(guān)。

2.答：總線判優(yōu)就是當總線上各個主設(shè)備同時要求占用總線時，通過總線控制器，按一定的優(yōu)先等級順

序確定某個主設(shè)備可以占用總線。

3.答：所謂并行包含同時性和并發(fā)性兩個方面。前者是指兩個或多個事件在同一時刻發(fā)生，后者是指兩

個或多個事件在同一時間段發(fā)生。也就是說，在同一時刻或同一時間段內(nèi)完成兩種或兩種以上性質(zhì)相同或不

同的功能，只要在時間上互相重疊，就存在并行性。

4.答：進位鏈是傳遞進位的邏輯電路。

5.答：間址需通過訪存（若是多次間址還需多次訪存）得到有效地址。

四、計算題（共5分）

答：根據(jù)機器A的主頻為8MHz,得時鐘周期為一1—=0.125即

8MHz

（1）機器周期=0.125x4=0.5|is

（2）平均指令執(zhí)行時間是工=2.5.

0.4

（3）每個指令周期含至=5個機器周期

0.5

（4）在機器周期所含時鐘周期數(shù)相同的前提下，兩機平均指令執(zhí)行速度與它們的主頻有關(guān)，即

A機的平均指令速-A機主頻

B機的平均指令速.B機主頻

則B機的平均指令執(zhí)行速度=°,MIPS"12MHz=06MIPS

8MHz

五、簡答題（共20分）

1.（6分）答：

（1）直接由微指令的下地址字段指出。

（2）根據(jù)機器指令的操作碼形成。

（3）增量計數(shù)器法。

（4）根據(jù)各種標志決定微指令分支轉(zhuǎn)移的地址。

（5）通過測試網(wǎng)絡(luò)形成。

（6）由硬件產(chǎn)生微程序入口地址。

2.（4分）答：一臺機器時鐘信號的頻率即為主頻，主頻的倒數(shù)稱作時鐘周期，機器周期內(nèi)包含若干

個時鐘周期。

3.（5分）答：（每寫對一個屏蔽字1分）

設(shè)屏蔽位為“1”時表示對應的中斷源1陂屏蔽，屏蔽字排列如下：

屏蔽字

中斷源

01234

L011001

L101000

L211101

L311111

L401001

4.（5分）答:

（1）一地址指令格式為（1分）

OPMA

OP操作碼字段，共7位，可反映65種操作；

M尋址方式特征字段，共3位，可反映5種尋址方式；

A形式地址字段，共16-7-3=6位（1分）

（2）直接尋址的最大范圍為26=64（1分）

（3）山于存儲字長為16位，故一次間址的尋址范圍為外6=65536（1分）

（4）相對尋址的位移量為-32?+31（1分）

六、問答題（共15分）

1.（8分）組合邏輯控制器完成SUBa指令的微操作命令及節(jié)拍安排為：

取指周期(2分)

RPC-MAR,11R

T\M(MAR)-MDR,(PC)+1-PC

T2MDRTIR,OP(IR)-ID

執(zhí)行周期(2分)

ToAd(IR)-MAR,iTRCBg—MAR)

RM(MAR)-MDR

T2(ACQ-(MDR)TACC

微程序控制器完成ADDa指令的微操作命令及節(jié)拍安排為：

取指周期(2分)

ToPC—MAR,1-R

TiAd(CMDR)TCMAR

T2M(MAR)-MDR,(PC)+1-PC

八Ad(CMDR)TCMAR

T4MDR—IR

T5OP(IR)一微地址形成部件—CMAR

執(zhí)行周期(2分)

ToAd(IR)-?MAR,l—R^IJa—MAR)

T\Ad(CMDR)TCMAR

T2M(MAR)TMDR

T3Ad(CMDR)一CMAR

T4(ACC)+(MDR)