華中科技大學(xué)計(jì)算機(jī)學(xué)院數(shù)字電路與邏輯設(shè)計(jì)試卷A-(閉卷)

華中科技大學(xué)計(jì)算機(jī)學(xué)院《數(shù)字電路與邏輯設(shè)計(jì)》試卷A（閉卷）班級學(xué)號姓名成績一．單項(xiàng)選擇題（每題1分，共10分）1．表示任意兩位無符號十進(jìn)制數(shù)需要（）二進(jìn)制數(shù)。A．6B．7C．8D．92．余3碼10001000對應(yīng)的2421碼為（）。A．01010101B.10000101C.10111011D.111010113．補(bǔ)碼1．1000的真值是（）。A．+1.0111B.-1.0111C.-0.1001D.-0.10004．標(biāo)準(zhǔn)或-與式是由（）構(gòu)成的邏輯表達(dá)式。A．與項(xiàng)相或B.最小項(xiàng)相或C.最大項(xiàng)相與D.或項(xiàng)相與5.根據(jù)反演規(guī)則，的反函數(shù)為（）。A.B.C.D.6．下列四種類型的邏輯門中，可以用（）實(shí)現(xiàn)三種基本運(yùn)算。A.與門B.或門C.非門D.與非門7．將D觸發(fā)器改造成T觸發(fā)器，圖1所示電路中的虛線框內(nèi)應(yīng)是（）。圖1A.或非門B.與非門C.異或門D.同或門8．實(shí)現(xiàn)兩個四位二進(jìn)制數(shù)相乘的組合電路，應(yīng)有（）個輸出函數(shù)。A．8B.9C.10D.119．要使JK觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應(yīng)為（）。A．JK=00B.JK=01C.JK=10D.JK=1110．設(shè)計(jì)一個四位二進(jìn)制碼的奇偶位發(fā)生器（假定采用偶檢驗(yàn)碼），需要（）個異或門。A．2B.3C.4D.5二．判斷題（判斷各題正誤，正確的在括號內(nèi)記“∨”,錯誤的在括號內(nèi)記“×”,并在劃線處改正。每題2分，共10分）1．原碼和補(bǔ)碼均可實(shí)現(xiàn)將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。（）2．邏輯函數(shù)則。（）3．化簡完全確定狀態(tài)表時，最大等效類的數(shù)目即最簡狀態(tài)表中的狀態(tài)數(shù)目。（）4．并行加法器采用先行進(jìn)位（并行進(jìn)位）的目的是簡化電路結(jié)構(gòu)。（）5.圖2所示是一個具有兩條反饋回路的電平異步時序邏輯電路。()圖2三．多項(xiàng)選擇題(從各題的四個備選答案中選出兩個或兩個以上正確答案，并將其代號填寫在題后的括號內(nèi)，每題2分，共10分)1．小數(shù)“0”的反碼形式有（A．0．0……0；B．1．0……0；C．0．1……1；D．1．1……12．邏輯函數(shù)F=A⊕B和G=A⊙B滿足關(guān)系（）。A.B.C.D.3．若邏輯函數(shù)則F和G相“與”的結(jié)果是（）。A．B．1C．D．4．設(shè)兩輸入或非門的輸入為x和y，輸出為z，當(dāng)z為低電平時，有（）。A．x和y同為高電平；B．x為高電平，y為低電平；C．x為低電平，y為高電平；D．x和y同為低電平.5．組合邏輯電路的輸出與輸入的關(guān)系可用（）描述。A．真值表B.流程表C．邏輯表達(dá)式D.狀態(tài)圖四．函數(shù)化簡題（10分）1．用代數(shù)法求函數(shù)的最簡“與-或”表達(dá)式。（4分）2．用卡諾圖化簡邏輯函數(shù)F(A，B，C，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8，10，13)求出最簡“與-或”表達(dá)式和最簡“或-與”表達(dá)式。（6分）五．設(shè)計(jì)一個將一位十進(jìn)制數(shù)的余3碼轉(zhuǎn)換成二進(jìn)制數(shù)的組合電路，電路框圖如圖3所示。（15分）圖3要求：1．填寫表1所示真值表；表1ABCDWXYZABCDWXYZ00000001001000110100010101100111100010011010101111001101111011112．利用圖4所示卡諾圖，求出輸出函數(shù)最簡與-或表達(dá)式；圖43．畫出用PLA實(shí)現(xiàn)給定功能的陣列邏輯圖。4．若采用PROM實(shí)現(xiàn)給定功能,要求PROM的容量為多大？六、分析與設(shè)計(jì)（15分）某同步時序邏輯電路如圖5所示。圖5(1)寫出該電路激勵函數(shù)和輸出函數(shù)；(2)填寫表2所示次態(tài)真值表；表2輸入X現(xiàn)態(tài)Q2Q1激勵函數(shù)J2K2J1K1次態(tài)Q2(n+1)Q1(n+1)輸出Z(3)填寫表3所示電路狀態(tài)表；表3現(xiàn)態(tài)次態(tài)Q2(n+1)Q1(n+1)輸出Q2Q1X=0X=1Z00011011（4）設(shè)各觸發(fā)器的初態(tài)均為0，試畫出圖6中Q1、Q2和Z的輸出波形。圖6（5）改用T觸發(fā)器作為存儲元件，填寫圖7中激勵函數(shù)T2、T1卡諾圖，求出最簡表達(dá)式。圖7圖8圖8七．分析與設(shè)計(jì)（15分）某電平異步時序邏輯電路的結(jié)構(gòu)框圖如圖8所示。圖中：要求：1．根據(jù)給出的激勵函數(shù)和輸出函數(shù)表達(dá)式，填寫表4所示流程表；表4二次狀態(tài)y2y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=10000111102.判斷以下結(jié)論是否正確，并說明理由。①該電路中存在非臨界競爭；②該電路中存在臨界競爭；3．將所得流程表4中的00和01互換，填寫出新的流程表5，試問新流程表對應(yīng)的電路是否存在非臨界競爭或臨界競爭？表5二次狀態(tài)y2y1激勵狀態(tài)Y2Y1/輸出Zx2x1=00x2x1=01x2x1=11x2x1=1000011110八．分析與設(shè)計(jì)（15分）某組合邏輯電路的芯片引腳圖如