佳木斯大學(xué)《EDA技術(shù)及應(yīng)用實(shí)驗(yàn)》2021-2022學(xué)年期末試卷_第1頁(yè)
佳木斯大學(xué)《EDA技術(shù)及應(yīng)用實(shí)驗(yàn)》2021-2022學(xué)年期末試卷_第2頁(yè)
佳木斯大學(xué)《EDA技術(shù)及應(yīng)用實(shí)驗(yàn)》2021-2022學(xué)年期末試卷_第3頁(yè)
佳木斯大學(xué)《EDA技術(shù)及應(yīng)用實(shí)驗(yàn)》2021-2022學(xué)年期末試卷_第4頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

裝訂線裝訂線PAGE2第1頁(yè),共3頁(yè)佳木斯大學(xué)《EDA技術(shù)及應(yīng)用實(shí)驗(yàn)》2021-2022學(xué)年期末試卷院(系)_______班級(jí)_______學(xué)號(hào)_______姓名_______題號(hào)一二三總分得分一、單選題(本大題共20個(gè)小題,每小題2分,共40分.在每小題給出的四個(gè)選項(xiàng)中,只有一項(xiàng)是符合題目要求的.)1、EDA設(shè)計(jì)中,以下哪個(gè)是低功耗設(shè)計(jì)的方法?()A.電源門控B.動(dòng)態(tài)電壓頻率調(diào)整C.多閾值電壓D.以上都是2、在VHDL中,用于表示進(jìn)程啟動(dòng)的關(guān)鍵詞是()A.BEGINB.ENDC.WAITD.START3、在EDA工具中,用于查看設(shè)計(jì)層次結(jié)構(gòu)的視圖是?()A.SchematicViewB.RTLViewC.TechnologyMapViewD.FloorplanView4、在VHDL中,用于表示選擇信號(hào)賦值語(yǔ)句的關(guān)鍵字是()A.WITHB.CASEC.WHEND.IF5、在EDA工具中,用于版本控制的常見工具是()A.GitB.SVNC.MercurialD.以上都是6、以下哪種EDA工具常用于模擬集成電路設(shè)計(jì)?()A.TannerEDAB.CadenceVirtuosoC.SynopsysCustomCompilerD.以上都是7、以下哪種EDA技術(shù)常用于人工智能芯片設(shè)計(jì)?()A.TensorFlowB.PyTorchC.DeepLearningIPD.以上都是8、在EDA中,用于優(yōu)化設(shè)計(jì)的方法有()A.邏輯化簡(jiǎn)B.資源復(fù)用C.流水線插入D.以上都是9、以下哪種語(yǔ)言常用于EDA設(shè)計(jì)描述?()A.C語(yǔ)言B.Python語(yǔ)言C.VHDL語(yǔ)言D.Java語(yǔ)言10、在EDA設(shè)計(jì)中,以下哪個(gè)是同步電路的特點(diǎn)?()A.依賴于時(shí)鐘信號(hào)B.速度較快C.設(shè)計(jì)簡(jiǎn)單D.以上都是11、在EDA工具中,用于生成測(cè)試向量的是?()A.TestbenchB.SimulatorC.CompilerD.Synthesizer12、以下哪種編程語(yǔ)言可以與EDA工具結(jié)合進(jìn)行硬件設(shè)計(jì)?()A.CB.C++C.PythonD.Java13、VHDL中的記錄類型用于()A.組合不同類型的數(shù)據(jù)B.定義復(fù)雜的數(shù)據(jù)結(jié)構(gòu)C.提高代碼復(fù)用性D.優(yōu)化代碼性能14、以下哪種EDA工具用于模擬混合信號(hào)系統(tǒng)?()A.PSpiceB.HSPICEC.MultisimD.以上都是15、以下哪種EDA技術(shù)常用于數(shù)字信號(hào)處理?()A.DSPBuilderB.HLSC.IPIntegratorD.以上都是16、以下哪種EDA工具常用于數(shù)字電路設(shè)計(jì)?()A.QuartusB.CadenceC.MentorGraphicsD.AltiumDesigner17、以下哪個(gè)是EDA中用于優(yōu)化邏輯資源利用的方法?()A.資源共享B.增加邏輯門數(shù)量C.減少輸入端口D.降低時(shí)鐘頻率18、以下哪種EDA技術(shù)可以提高設(shè)計(jì)的保密性?()A.加密算法B.知識(shí)產(chǎn)權(quán)保護(hù)C.代碼混淆D.以上都是19、Verilog中的阻塞賦值符號(hào)是()A.=B.<=C.:=D.:>20、EDA流程中,哪個(gè)階段進(jìn)行設(shè)計(jì)規(guī)則檢查?()A.布局布線B.物理驗(yàn)證C.邏輯綜合D.功能仿真二、簡(jiǎn)答題(本大題共4個(gè)小題,共40分)1、(本題10分)解釋EDA中數(shù)字電路的低功耗編碼技術(shù)。2、(本題10分)簡(jiǎn)述EDA中如何處理芯片的面積優(yōu)化和布線擁塞解決。3、(本題10分)如何利用EDA進(jìn)行功率放大器設(shè)計(jì)?4、(本題10分)什么是EDA中的譯碼器設(shè)計(jì)?三、設(shè)計(jì)題(本大題共2個(gè)小題,共20分)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論