《電子電路設(shè)計(jì)與制作》 任務(wù)六 組合邏輯電路的設(shè)計(jì)與制作

任務(wù)六組合邏輯電路的設(shè)計(jì)與制作一、任務(wù)描述設(shè)計(jì)并制作一個(gè)四人表決器電路。要求能夠設(shè)計(jì)一個(gè)四人表決器，按少數(shù)服從多數(shù)規(guī)則，三人或三人以上同意，則通過。利用綠、紅兩種顏色燈代表是否通過，并用數(shù)碼管顯示同意人數(shù)；用門電路或中規(guī)模集成電路譯碼器、數(shù)選器、加法器等完成控制任務(wù)。二、任務(wù)分析（一）組合邏輯電路1.組合電路的特點(diǎn)在數(shù)字電路理論中，組合邏輯電路是一種邏輯電路，它的任一時(shí)刻的穩(wěn)態(tài)輸出，僅僅與該時(shí)刻的輸入變量的取值有關(guān)，而與該時(shí)刻以前的輸入變量取值無關(guān)。這種電路跟時(shí)序邏輯電路相反，時(shí)序邏輯電路的輸出結(jié)果是依照目前的輸入和先前的輸入有關(guān)系。從電路結(jié)構(gòu)分析，組合電路由各種邏輯門組成，網(wǎng)絡(luò)中無記憶元件，也無反饋線。組合邏輯電路的邏輯函數(shù)如下：Li=f（A1，A2，A3……An）（i=1，2，3…m）其中，A1~An為輸入變量，Li為輸出變量。2.組合邏輯電路設(shè)計(jì)步驟（1）根據(jù)實(shí)際問題的邏輯關(guān)建立真值表。（2）由真值表寫出邏輯函數(shù)表達(dá)式。（3）化簡邏輯函數(shù)式。（4）根據(jù)邏輯函數(shù)式畫出由門電路組成的邏輯電路圖。3.常用組合邏輯電路常用組合邏輯電路包括：算術(shù)運(yùn)算電路、編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、數(shù)值比較器等。（1）算術(shù)運(yùn)算電路a、半加器與全加器兩個(gè)數(shù)A、B相加，只求本位之和，暫不管低位送來的進(jìn)位數(shù)，稱之為“半加”，完成半加功能的邏輯電路叫半加器。兩數(shù)相加，不僅考慮本位之和，而且也考慮低位來的進(jìn)位數(shù)，稱為“全加”，實(shí)現(xiàn)這一功能的邏輯電路叫全加器。b、加法器實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。根據(jù)進(jìn)位方式不同，有串行進(jìn)位加法器和超前進(jìn)位加法器兩種。（2）編碼器用代碼表示特定信號(hào)的過程叫編碼；實(shí)現(xiàn)編碼功能的邏輯電路叫編碼器。編碼器的輸入是被編碼的信號(hào)，輸出是與輸入信號(hào)對(duì)應(yīng)的一組二進(jìn)制代碼。編碼器包括普通編碼器和優(yōu)先編碼器。（3）譯碼器把二進(jìn)制代碼按照愿意轉(zhuǎn)換相應(yīng)輸出信號(hào)的過程叫譯碼。完成譯碼功能的邏輯電路叫譯碼器。譯碼器的n個(gè)輸入，m個(gè)輸出應(yīng)滿足2n≥m。譯碼器有二進(jìn)制譯碼器、二—十進(jìn)制譯碼器、數(shù)字顯示譯碼器等類型。（4）數(shù)據(jù)選擇器數(shù)據(jù)選擇器（dataselector）根據(jù)給定的輸入地址代碼，從一組輸入信號(hào)中選出指定的一個(gè)送至輸出端的組合邏輯電路。有時(shí)也把它叫做多路選擇器或多路調(diào)制器（multiplexer）。（5）數(shù)據(jù)分配器能夠?qū)?個(gè)輸入數(shù)據(jù)，根據(jù)需要傳送到m個(gè)輸出端的任何一個(gè)輸出端的電路，叫做數(shù)據(jù)分配器，又稱為多路分配器，其邏輯功能正好與數(shù)據(jù)選擇器相反。（6）數(shù)值比較器在數(shù)字電路中，經(jīng)常需要對(duì)兩個(gè)位數(shù)相同的二進(jìn)制數(shù)進(jìn)行比較，以判斷它們的相對(duì)大小或者是否相等，用來實(shí)現(xiàn)這一功能的邏輯電路就成為數(shù)值比較器。（二）任務(wù)分析設(shè)計(jì)一個(gè)4裁判表決電路，其中A裁判為主裁判，B、C、D為副裁判；表決規(guī)則為：1）少數(shù)服從多數(shù)；2）當(dāng)同意和反對(duì)人數(shù)相同時(shí)，服從主裁判。電路設(shè)計(jì)規(guī)則為：同意用邏輯“1”表示，反對(duì)用邏輯“0”表示。電路輸出Y等于“0”表示決議不通過，等于“1”表示決議通過。（三）項(xiàng)目設(shè)計(jì)假設(shè)裁判四人分別為ABCD，表決結(jié)果為Y，裁判通過輸出為1，不通過輸出為0；最終表決結(jié)果通過輸出為1，不通過輸出為0。1.列寫真值表ABCDY000000001000100001100100001010011000111110000100111010110111110011101111101111112.列寫邏輯表達(dá)式由真值表得出邏輯表達(dá)式：Y=AB+AD+AC+BCD化簡邏輯表達(dá)式：Y=AB+AD+AC+BCD=AB+AD+AC+BCD=(AB)(AD)(AC)(BCD)3.畫出邏輯電路圖根據(jù)邏輯表達(dá)式，畫出邏輯電路如圖所示。（四）電路設(shè)計(jì)框圖三、相關(guān)知識(shí)（一）74LS13874LS138為3線－8線譯碼器。1.管腳2.引腳功能A0~A2：地址輸入端STA（E1）：選通端/STB（/E2）、/STC（/E3）：選通端（低電平有效）/Y0~/Y7：輸出端（低電平有效）VCC：電源GND：接地A0~A2對(duì)應(yīng)Y0——Y7；A0，A1，A2以二進(jìn)制形式輸入，然后轉(zhuǎn)換成十進(jìn)制，對(duì)應(yīng)相應(yīng)Y的序號(hào)輸出低電平，其他均為高電平。3.工作原理74LS138共有54/74S138和54/74LS138兩種線路結(jié)構(gòu)型式，其工作原理如下：①當(dāng)一個(gè)選通端（E1）為高電平，另兩個(gè)選通端（（/E2））和（/E3））為低電平時(shí)，可將地址端（A0、A1、A2）的二進(jìn)制編碼在Y0至Y7對(duì)應(yīng)的輸出端以低電平譯出。（即輸出為Y0至Y7的非）比如：A2A1A0=110時(shí)，則Y6輸出端輸出低電平信號(hào)。②利用E1、E2和E3可級(jí)聯(lián)擴(kuò)展成24線譯碼器；若外接一個(gè)反相器還可級(jí)聯(lián)擴(kuò)展成32線譯碼器。③若將選通端中的一個(gè)作為數(shù)據(jù)輸入端時(shí)，74LS138還可作數(shù)據(jù)分配器。④可用在8086的譯碼電路中，擴(kuò)展內(nèi)存。（二）74LS8474LS48芯片是一種常用的七段數(shù)碼管譯碼器驅(qū)動(dòng)器。1.管腳2.引腳功能74LS48是輸出高電平有效的譯碼器，74LS48除了有實(shí)現(xiàn)7段顯示譯碼器基本功能的輸入（DCBA）和輸出（Ya～Yg）端外，7448還引入了燈測試輸入端（LT）和動(dòng)態(tài)滅零輸入端（RBI），以及既有輸入功能又有輸出功能的消隱輸入/動(dòng)態(tài)滅零輸出（BI/RBO）端。3.工作原理（1）7段譯碼功能（LT=1，RBI=1）在燈測試輸入端（LT）和動(dòng)態(tài)滅零輸入端（RBI）都接無效電平時(shí)，輸入DCBA經(jīng)7448譯碼，輸出高電平有效的7段字符顯示器的驅(qū)動(dòng)信號(hào)，顯示相應(yīng)字符。除DCBA=0000外，RBI也可以接低電平，見表1中1～16行。（2）消隱功能（BI=0）此時(shí)BI/RBO端作為輸入端，該端輸入低電平信號(hào)時(shí)，表1倒數(shù)第3行，無論LT和RBI輸入什么電平信號(hào)，不管輸入DCBA為什么狀態(tài)，輸出全為“0”，7段顯示器熄滅。該功能主要用于多顯示器的動(dòng)態(tài)顯示。（3）燈測試功能（LT=0）此時(shí)BI/RBO端作為輸出端，端輸入低電平信號(hào)時(shí)，表1最后一行，與及DCBA輸入無關(guān)，輸出全為“1”，顯示器7個(gè)字段都點(diǎn)亮。該功能用于7段顯示器測試，判別是否有損壞的字段。（4）動(dòng)態(tài)滅零功能（LT=1，RBI=1）此時(shí)BI/RBO端也作為輸出端，LT端輸入高電平信號(hào)，RBI端輸入低電平信號(hào)，若此時(shí)DCBA=0000，表1倒數(shù)第2行，輸出全為“0”，顯示器熄滅，不顯示這個(gè)零。D