《16位微機原理及接口技術》課件第3章

第三章存儲器3.1存儲器概述3.2半導體隨機讀寫存儲器（RAM）3.3只讀存儲器（ROM）3.4高速緩沖存儲器3.5光盤存儲器3.6存儲器的層次結構3.78088CPU的存儲器組織3.1存儲器概述3.1.1存儲器的分類存儲器的種類很多，可以從不同角度對其進行分類，如按所使用的存儲介質分,按在計算機中的作用分,按存取方式分等。

1．按存儲介質分類凡是具有兩種不同物理狀態(tài)的物質和元件都可以用來作為存儲器的存儲介質，以記憶“0”和“1”。目前使用的存儲介質主要是半導體器件和磁性材料，用半導體器件做成的存儲器稱為半導體存儲器，用磁性材料做成的存儲器稱為磁表面存儲器，如磁盤存儲器和磁帶存儲器。本章主要討論半導體存儲器。

2．按在計算機系統(tǒng)中的作用分類按存儲器在計算機系統(tǒng)中所起的作用或用途，可將其分為內(nèi)存儲器、外存儲器、緩沖存儲器和控制存儲器。（1）內(nèi)存儲器。簡稱內(nèi)存，位于計算機主機內(nèi)部，是計算機的主要存儲器，所以，也稱主存儲器或主存。內(nèi)存用來存放CPU當前使用的或經(jīng)常使用的程序和數(shù)，CPU可以隨時直接對其進行訪問（讀/寫）。內(nèi)存通常由半導體存儲器組成。內(nèi)存的特點是速度快，但容量相對于外存要小。

（2）外存儲器。外存儲器也稱輔助存儲器，簡稱外存，由磁表面存儲器構成。目前主要使用的外存有軟盤、硬盤、光盤等。外存的特點是：存儲容量大，速度慢，CPU不能直接訪問，要由專用設備（如磁盤驅動器）來管理。外存儲器的容量可以很大，如CD-ROM光盤，其容量可達650MB，硬盤容量已達幾十GB，而且其容量還在增加，故也稱外存為海量存儲器。外存常用來存放系統(tǒng)軟件和大型數(shù)據(jù)文件及數(shù)據(jù)庫，或不經(jīng)常使用的數(shù)據(jù)和程序。通常將外存儲器歸入到計算機外部設備一類，外存所存放的信息只有調(diào)入內(nèi)存后CPU才能使用。

3．按存取方式分類按存儲器的存取方式（或讀寫方式）來分，存儲器可分為隨機存儲器（RAM）和只讀存儲器（ROM）兩大類。（1）隨機存儲器。RAM也稱讀/寫存儲器，即CPU在運行過程中能隨時進行數(shù)據(jù)的讀出和寫入。RAM中存放的信息當關閉電源時會全部丟失，所以，RAM是易失性存儲器，只能用來存放暫時性的輸入/輸出數(shù)據(jù)、中間運算結果、用戶程序，也常用它來與外存交換信息或用作堆棧。通常人們所說的微機內(nèi)存容量就是指RAM存儲器的容量。按照RAM存儲器存儲信息的電路原理的不同，RAM又分為靜態(tài)RAM和動態(tài)RAM兩種。①靜態(tài)RAM（StaticRAM）。靜態(tài)RAM簡稱SRAM，其特點是：基本存儲電路一般由MOS晶體管觸發(fā)器組成，每個觸發(fā)器可存放一位二進制的0或1，只要不斷電，所存信息就不會丟失。因此，SRAM工作速度快，穩(wěn)定可靠，不需要外加刷新電路，使用方便，但它的基本存儲電路所需晶體管多（最多的要6個），因而集成度不易做得很高，功耗也較大。一般，SRAM常用作微型計算機系統(tǒng)的高速緩沖存儲器（Cache）。②動態(tài)RAM（DynamicRAM）。動態(tài)RAM簡稱DRAM。DRAM的基本存儲電路是以MOS晶體管的柵極和襯底間的電容來存儲二進制信息的，由于電容總存在泄露現(xiàn)象，所以，時間長了DRAM內(nèi)所存的信息會自動消失。為維持DRAM所存信息不變，必須周期性地對DRAM進行刷新（Refresh），即對電容補充電荷。DRAM的基本存儲電路通常是由一個MOS晶體管和一個電容組成，所用元件少。因此，集成度可以做得很高，成本低，功耗少，但它需外加刷新電路。DRAM工作速度要比SRAM慢很多，一般微機系統(tǒng)中的內(nèi)存儲器多采用DRAM。

（2）只讀存儲器。ROM是一種一旦寫入信息后，就只能讀出而不能改寫的固定存儲器。斷電后，ROM中所存的信息仍保持不變，所以，ROM是非易失性存儲器。因此，微機系統(tǒng)中常用ROM來存放固定的程序和數(shù)據(jù)，如監(jiān)控程序、操作系統(tǒng)中的BIOS（基本輸入/輸出系統(tǒng)）、BASIC解釋程序或用戶需要固化的程序。按照構成ROM的集成電路內(nèi)部結構的不同，ROM又可分為以下幾種。①掩膜ROM。利用掩膜工藝制造，由存儲器生產(chǎn)廠家根據(jù)用戶要求進行編程，一經(jīng)制作完成就不能更改其內(nèi)容，因此，只適合于存儲成熟的固定程序和數(shù)據(jù)，大批量生產(chǎn)時成本很低。②PROM。可編程ROM(ProgramableROM)。該存儲器在出廠時器件中不存入任何信息，是空白存儲器，由用戶根據(jù)需要，利用特殊方法寫入程序和數(shù)據(jù)，但只能寫入一次，寫入后就不能更改，它類似于掩膜ROM，適合小批量生產(chǎn)。③EPROM?？刹脸删幊蘎OM（ErasablePROM），如2723（4K×8）、2764（8K×8），該存儲器允許用戶按規(guī)定的方法和設備進行多次編程，如編程之后想修改，可用紫外線燈制作的抹除器照射約20分鐘左右，使存儲器全部復原，用戶可再次寫入新的內(nèi)容。這對于工程研制和開發(fā)特別方便，應用較廣。④EEPROM/E2PROM。電可擦除可編程ROM(ElecbicallyErasablePROM)E2PROM的特點是：能以字節(jié)為單位進行擦除和改寫，而不是像EPROM那樣整體擦除，也不需要把芯片從用戶系統(tǒng)中拔下來用編程器編程，在用戶系統(tǒng)上即可進行。隨著技術的發(fā)展，E2PROM的擦寫速度將不斷加快，容量將不斷提高，可作為非易失性的RAM使用。無論是哪一種形式的ROM，在使用時只能讀出，不能寫入，斷電時，存放的ROM中的信息都不會丟失，所以，是一種非易失性的存儲器。圖3-1存儲器的分類3.1.2存儲器的一般結構圖3-2存儲器的基本組成

隨著大規(guī)模集成電路的發(fā)展，已將地址譯碼驅動電路，讀/寫電路和存儲體集成在一個芯片內(nèi)，稱為存儲器芯片。芯片通過地址總線、數(shù)據(jù)總線和控制總線與CPU相連接。存儲體——存儲單元的集合體。它由若干個存儲單元組成，每個存儲單元又由若干個基本存儲單元（或稱存儲元）組成，每個存儲元可存放1位二進制信息。通常，一個存儲元為一個字節(jié)，存放8位二進制信息，以字節(jié)來組織。為了區(qū)分不同的存儲單元和便于讀寫操作，每個存儲單元有一個地址（稱為存儲單元地址），CPU訪問時按地址訪問。為了減少存儲器芯片的封裝引線數(shù)和簡化譯碼器結構，存儲體總是按照二維矩陣的形式來排列存儲元電路。體內(nèi)基本存儲元的排列結構通常有兩種方式：一種是“多字一位”結構（簡稱位結構），即將多個存儲單元的同一位排在一起，即容量表示成N字×1位/字。例如1K×1，4K×1。另一種排列是“多字多位”結構（簡稱字結構），即將一個單元的若干位（如4位、8位）共若干個單元連在一起，其容量表示為N字×4位/字或N字×8位/字，如靜態(tài)RAM的6116為2K×8，6264為8K×8等。地址寄存器——用來存放CPU訪問存儲單元的地址，經(jīng)譯碼驅動后指向相應的存儲單元。通常在微型計算機中，訪問地址由地址鎖存器提供，如8086/8088CPU中的地址鎖存器8282，存儲單元地址由地址鎖存器輸出后，經(jīng)地址總線送到存儲器芯片內(nèi)直接譯碼。

譯碼驅動電路——包含譯碼器和驅動器兩部分。譯碼器將地址總線輸入的地址碼轉換成與它對應的譯碼輸出線上的高電平或低電平，以表示選中了某一單元，并由驅動器提供驅動電流去驅動相應的讀、寫電路，完成對被選中單元的讀/寫操作。讀/寫電路——包括讀出放大器、寫入電路和讀/寫控制電路，用以完成對被選中單元中各位的讀出和寫入操作。存儲器的讀/寫操作是在CPU的控制下進行的，只有當接收到來自CPU的讀寫命令RD和WR后，才能實現(xiàn)正確的讀/寫操作。

數(shù)據(jù)寄存器用來暫時存放從存儲單元讀出的數(shù)據(jù)或從CPU或I/O端口送出的要寫入存儲器的數(shù)據(jù)，暫存的目的是為了協(xié)調(diào)CPU和存儲器間在速度上的差異，故數(shù)據(jù)寄存器又稱為存儲器數(shù)據(jù)緩沖器?？刂七壿嫿邮諄碜訡PU的啟動、片選、讀/寫及清除命令，經(jīng)控制電路綜合和處理后，發(fā)出一組時序信號來控制存儲器的讀/寫操作。雖然現(xiàn)在微型機的存儲器多由芯片構成，但是任何存儲器結構都保留著這六部分的骨架，只是在組成各種結構時作一些相應的調(diào)整而已。3.1.3存儲器的主要技術指標

衡量半導體存儲器性能的指標很多，諸如功耗、可靠性、容量、價格、電源種類、存取速度等，但從功能和接口的角度來看，最重要的指標是存儲器芯片的容量和存取速度。（1）存儲容量。存儲容量是指存儲器（或存儲器芯片）存放二進制信息的總位數(shù)，即存儲器容量=存儲單元數(shù)×每個單元的位數(shù)（或數(shù)據(jù)線位數(shù)）存儲容量也常以字節(jié)或字為單位，微型機中均以字節(jié)(B)為單位，如存儲容量為64KB，512KB，1MB等。外存中為了表示更大的容量，用MB、GB、TB為單位，其中，1KB=210B，1MB=1000KB=220B，1GB=1000MB=230B，1TB=1000GB=240B。由于一個字節(jié)定義為8位二進制信息，所以，計算機中一個字的長度通常是8的倍數(shù)。存儲容量這一概念反映了存儲器存儲空間的大小。

（2）存取時間。存取時間是反映存儲器工作速度的一個重要指標，它是指從CPU給出有效的存儲器地址啟動一次存儲器讀/寫操作，到該操作完成所經(jīng)歷的時間。具體來說，對一次讀操作的存取時間就是讀出時間，即從地址有效到數(shù)據(jù)輸出有效之間的時間，通常在幾十到幾百納秒之間；對一次寫操作，存取時間就是寫入時間。

（3）存取周期。是指連續(xù)啟動兩次獨立的存儲器讀/寫操作所需要的最小間隔時間，對于讀操作，就是讀周期時間；對于寫操作，就是寫周期時間。通常，存儲周期要大于存取時間，因為存儲器在讀出數(shù)據(jù)之后還要用一定的時間來完成內(nèi)部操作，這一時間稱為恢復時間。讀出時間和恢復時間加起來才是讀周期。所以，存取時間和存取周期是兩個不同的概念。3.2半導體隨機讀寫存儲器（RAM）3.2.1靜態(tài)RAM1．靜態(tài)RAM的基本存儲電路

圖3-36管靜態(tài)RAM基本存儲電路

在這個電路中。T1、T2為工作管，構成一個雙穩(wěn)態(tài)觸發(fā)器，T3、T4分別為T1、T2的負載電阻。T1、T2、T3、T4構成的雙穩(wěn)態(tài)觸發(fā)器，可以存儲1位二進制信息0或1。當T1截止時，A點為高電平，即A=1，它使T2導通，于是B=0，而B=0又保證了T1可靠截止，這是一個穩(wěn)定狀態(tài);反之，當T1導通T2截止時，B點為高，即B=1，A=0，這也是一種穩(wěn)定狀態(tài)。也就是說，該電路具有兩個穩(wěn)定狀態(tài)，設T1截止T2導通的狀態(tài)為“1”狀態(tài)，T1導通T2截止的狀態(tài)為“0”狀態(tài)。T5、T6為兩個控制門，起兩個開關的作用。

該基本存儲電路的工作過程是：當該存儲元被選中時，字選擇線（也叫行線）為高電平，門控管T5、T6導通，觸發(fā)器與I/O線（位線）接通，即A點與I/O線接通，B點與I/O接通。寫入時：寫入數(shù)據(jù)信號從I/O線和I/O線進入。若要寫入“1”，則使I/O線為1（高電平），I/O線為0（低電平），它們通過T5、T6管與A、B點相連，即A=1，B=0，從而使T1截止，T2導通。而當寫入信號和地址譯碼信號消失后，T5、T6截止，該狀態(tài)仍能保持。若要寫入“0”，則使I/O線為0，I/O線為1，這使T1導通，T2截止，只要不斷電，這個狀態(tài)也會一直保持下去，除非再寫入一個新的數(shù)據(jù)。

讀出時：先通過地址譯碼使字選擇線（行線）為高，于是T5，T6導通，A點的狀態(tài)被送到I/O線上，B點的狀態(tài)被送到I/O線上，這樣，就讀取了原來存儲器的信息。讀出以后，原來存儲器的內(nèi)容不變，所以，這種讀出是一種非破壞性讀出。由于SRAM的基本存儲電路中所含晶體管較多，故集成度較低，另外，由T1、T2管組成的雙穩(wěn)態(tài)觸發(fā)器總有一個管子處于導通狀態(tài)，所以，會持續(xù)地消耗功耗，從而使SRAM的功耗較大，這是SRAM的兩個缺點。SRAM的主要優(yōu)點是工作穩(wěn)定，不需外加刷新電路，從而簡化了外電路設計。2．靜態(tài)RAM的結構圖3-4靜態(tài)RAM內(nèi)部結構示意圖

（1）存儲矩陣。存儲矩陣是由許多如圖3-3所示的基本存儲元電路組成的。通常排成二維矩陣形式，本例中采用位結構，即將所有單元（1024個）的同一位制作在同一塊芯片上，并排成32×32的方陣，1024個單元需要10根地址線，其中5根（A4～A0）用于行（X）譯碼，另外5根（A9～A5）用于列（Y）譯碼，行、列同時選中的單元為所要訪問的單元。這種結構的好處是芯片封裝時引線較少，例如，本例中1K×1的容量，若采用多字多位結構，如排成128×8的矩陣結構，即一個芯片上共128個單元，每單元8位，這樣每個芯片封裝時要7位地址線和8位數(shù)據(jù)線，而排成多字一位的結構時，每片只需10位地址線和1位數(shù)據(jù)線。芯片的封裝引線數(shù)少，可提高產(chǎn)品的合格率。如果要求每單元為8位，則只需用8片相同的芯片進行并聯(lián)即可滿足要求。

（2）地址譯碼器。前已指出，CPU在讀/寫一個存儲單元時，總是先將訪問地址送到地址總線上，然后將高位地址經(jīng)譯碼后產(chǎn)生片選信號（CS）,選中某一芯片，用低位地址送到存儲器，經(jīng)片內(nèi)地址譯碼器譯碼選中所需的存儲單元，最后在CPU的讀/寫命令控制下完成對該單元的讀出或寫入。可見，RAM中的地址譯碼完成存儲單元的選擇，通常的譯碼方式有兩種：線性譯碼和復合譯碼。不同的譯碼方式對譯碼器的結構和輸出線要求是不同的，線性譯碼是把所有地址都輸入到一個譯碼器分別進行譯碼的，這樣，若地址為n位，則要求譯碼器有2n個輸出，結構就復雜了。復合譯碼是將所有地址線分為行（X）、列（Y）兩個方向進行譯碼，如圖3-4所示。1024個單元共需10位地址線，分為行、列兩個方向，每邊5根，經(jīng)行、列譯碼，各輸出32根線到存儲矩陣中，只有行、列方向同時選中的單元才是所要訪問的單元，復合譯碼可簡化譯碼器結構。

（3）讀/寫控制邏輯與三態(tài)數(shù)據(jù)緩沖器。存儲器的讀/寫操作是由CPU控制的，CPU送出的訪問地址中，高位部分經(jīng)譯碼后送到讀/寫控制邏輯的CS輸入端，作為片選信號，表示該芯片被選中，允許對其進行讀/寫。當讀/寫命令RD/WR送入存儲器芯片的讀/寫控制電路的R/W端時，被選中存儲單元中的數(shù)據(jù)經(jīng)三態(tài)I/O數(shù)據(jù)緩沖器的D7～D0端送數(shù)據(jù)總線（讀操作時）或將數(shù)據(jù)總線上的數(shù)據(jù)經(jīng)三態(tài)I/O數(shù)據(jù)緩沖器寫入被選中的存儲單元（寫操作時）。

3．典型靜態(tài)RAM芯片不同的靜態(tài)RAM的內(nèi)部結構基本相同，只是不同容量的靜態(tài)RAM，其存儲體的矩陣排列結構不同而已，即有的采用多字一位結構，有的采用多字多位結構。典型的靜態(tài)RAM芯片有：6116（2K×8）；6264（8K×8）；62128（16K×8）；62256（32K×8）。圖3-5SRAM6264引腳功能

在電子盤和大容量存儲器中，需要容量更大的SRAM，例如，HN62812容量為128K×8，而HM628512的容量為512K×8,即4Mb。3.2.2動態(tài)RAM1．動態(tài)RAM的基本存儲電路為了減少基本存儲元電路中的MOS管數(shù)目，提高存儲器芯片的集成度和降低功耗，就出現(xiàn)了動態(tài)RAM器件。最簡單的動態(tài)RAM基本存儲元電路是由一個MOS晶體管T-1和一個電容CS組成的，如圖3-6所示。在這個電路中，存儲信息是靠電容CS，電容CS上有電荷時，表示為邏輯“1”，沒有電荷時為邏輯“0”。由于MOS器件的柵源極間電阻很大，所以，存儲在CS上的電荷（信息）是能得到維持的。該電路的工作過程如下。圖3-6單管DRAM基本存儲元電路

寫入時：行、列選擇信號線為“1”，行選管T1導通，該存儲元被選中，若寫入“1”，則經(jīng)數(shù)據(jù)I/O線送來的寫入信號為高電平，經(jīng)刷新放大器和T2管（列選管）向CS充電，CS上有電荷，表示寫入了“1”；若寫入“0”，則數(shù)據(jù)I/O線上為“0”，CS經(jīng)T1管放電，CS上便無電荷，表示寫入了“0”。讀出時：先對行地址譯碼，產(chǎn)生行選擇信號（為高電平），該行選擇信號使本行上所有基本存儲元電路中的T1管均導通，于是連接在列線上的刷新放大器讀取對應電容CS上的電壓值，由于刷新放大器具有很高的靈敏度和放大倍數(shù)，并且能把從電容上讀取的電壓值（此值與CS上所存“0”或“1”有關）折合為邏輯“0”或邏輯“1”。若此時列地址（較高位地址）產(chǎn)生列選擇信號，則行和列均被選通的基本存儲元電路得以驅動，從而讀出數(shù)據(jù)送入數(shù)據(jù)I/O線。

當讀出操作完畢，電容CS上的電荷被釋放完，而且選中行上所有基本存儲電路中的電容CＳ都受到打擾，故是破壞性讀出。為使CＳ在讀出后仍能保持原存儲信息（電荷），刷新放大器又對這些電容進行重寫操作，以補充電荷使之保持原信息不變。所以，讀出過程實際上是讀、回寫過程?；貙懸卜Q為刷新。這種單管動態(tài)存儲電路的優(yōu)點是結構簡單、集成度高、功耗?。蝗秉c是列線與地間的寄生電容大，噪聲干擾也大，因此，要求CS值做得較大，刷新放大器應有較高的靈敏度和放大倍數(shù)。

2．動態(tài)RAM的結構（1）DRAM芯片的結構特點。動態(tài)RAM和靜態(tài)RAM一樣，也是由許多基本存儲元電路按行、列排列組成二維存儲矩陣。為了降低芯片的功耗，保證足夠高的集成度，減少芯片對外封裝引腳數(shù)目和便于刷新控制，DRAM芯片都設計成位結構形式，即每個存儲單元都只有一位數(shù)據(jù)位，一個芯片上含有若干字，如4K×1、8K×1、16K×1、64K×1或256K×1等。存儲體的這一結構形式是DRAM芯片的結構特點之一。DRAM存儲體的二維矩陣結構也使得DRAM的地址總線總是分成行地址線和列地址線兩部分，芯片內(nèi)部設置有行、列地址鎖存器，在對DRAM進行訪問時，總是先由行地址選通信號RAS（CPU產(chǎn)生）把行地址打入內(nèi)置的行地址鎖存器，隨后再由列地址選通信號CAS把列地址打入內(nèi)置的列地址鎖存器。而由讀/寫控制信號控制數(shù)據(jù)的讀/寫。所以，訪問DRAM時，訪問地址要分兩次打入，這也是DRAM芯片的特點之一。行、列地址線的分時工作，可使DRAM芯片的對外地址線引腳大大減少，僅需與行地址線相同即可。

（2）DRAM芯片舉例。一種典型的動態(tài)RAM是Intel2164，2164是64K×1的DRAM芯片。片內(nèi)含有64K個存儲單元，所以，需要16位地址線尋址。為減少地址引腳數(shù)目，采用行和列兩部分地址各8條，內(nèi)部設有行、列地址鎖存器，利用外接多路開關，先由行選通信號RAS選通8位行地址并鎖存。隨后再由列選通信號CAS選通8位列地址并鎖存，16位地址選中64K存儲單元中的任何一個單元。2164芯片的讀/寫周期為300ns，存取時間為150ns，從RAS到CAS的延時范圍為35～65ns。2164芯片的引腳和內(nèi)部結構示意如圖3-7所示。圖3-7Intel2164DRAM芯片引腳及內(nèi)部結構圖圖3-7Intel2164DRAM芯片引腳及內(nèi)部結構圖

圖中64K的存儲體由4個128×128的存儲矩陣組成，每個128×128的存儲矩陣由7條行地址線和7條列地址線進行選擇，在芯片內(nèi)部經(jīng)地址譯碼后，可分別選擇128行和128列。鎖存在行地址鎖存器中的7位行地址線RA6～RA0同時加到4個存儲矩陣上，在每個矩陣中選中一行，則共有4×128=512個基本存儲元電路被選中，存放的信息被選通到512個讀出放大器，經(jīng)過鑒別后鎖存或重寫。鎖存在列地址鎖存器中的7位列地址線CA6～CA0在每個存儲矩陣中選中一列，然后再由4選1的I/O門控電路（由RA7、CA7控制）選中一個單元，可對該單元進行讀寫。2164數(shù)據(jù)的讀出和寫入是分開的，由WE控制讀寫，當WE為高時讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩沖器在Dout引腳讀出。當WE為低電平時，實現(xiàn)寫入，Din引腳上的信號經(jīng)輸入三態(tài)緩沖器對選中單元進行寫入。2164沒有片選信號，實際上用行選通信號RAS作片選信號。刷新時由一個行地址同時對4個128行×128列存儲矩陣的同一行，即對4×128=512個單元同時進行刷新，于是在2ms的刷新周期內(nèi)需要刷新的行數(shù)仍為128，刷新地址仍為7位（A6～A0）。刷新期間，A7的狀態(tài)對此不產(chǎn)生任何影響，刷新時，地址計數(shù)逐行刷新。在2ms時間內(nèi)對128行全部刷新一次。

（3）高集成度DRAM和SIMM內(nèi)存條。隨著微機性能的迅速提高，微機內(nèi)存的實際配置也不斷提高。因此，要求配套的DRAM集成度也越來越高。由于DRAM具有集成度高、功耗低、價格便宜的特點，所以，設計存儲器時，主要還是用DRAM。由于386以上的微機不能通過ISA總線插槽來擴充32位數(shù)據(jù)寬度的內(nèi)存，所以，只能采用SIMM內(nèi)存條的方式來擴充內(nèi)存。所謂內(nèi)存條，就是在長條形印刷電路板上焊接有多片規(guī)格相同的DRAM芯片。這樣的長條形電路板稱為內(nèi)存條。系統(tǒng)主板上設有專為安裝內(nèi)存條的單列直插式插座，用戶只要把購買的內(nèi)存條直接插到系統(tǒng)主板的內(nèi)存條插座上，即可實現(xiàn)對內(nèi)存的擴充。當然，還要通過設置CONFIG·SYN才能訪問內(nèi)存空間。

內(nèi)存條上有統(tǒng)一的引線標準。分為30線、72線和168線三種。30線內(nèi)存條提供8位有效數(shù)據(jù)，72線的內(nèi)存條體積較大，可提供32位有效數(shù)據(jù)。隨著80486和Pentium微處理器的普及，為了便于存儲32位和64位數(shù)據(jù)，現(xiàn)在大量使用的是72線內(nèi)存條和168線內(nèi)存條，30線的已經(jīng)被淘汰。

72線內(nèi)存條可以提供32位數(shù)據(jù)，因此，對于32位微處理器僅安裝一條也能工作。對于Pentium微處理器，其數(shù)據(jù)線為64位，若要一次能存取64位數(shù)據(jù)，72線內(nèi)存條應按偶數(shù)安裝。

順便指出，用戶在擴充內(nèi)存容量時，選擇內(nèi)存條應注意引腳數(shù)、容量、速度和奇/偶校驗四項指標，并要考慮與已有內(nèi)存條的匹配及將來再擴充的余地等因素。引腳數(shù)：內(nèi)存條的引腳數(shù)必須與主板上的SIMM槽口數(shù)一致，如對于72線內(nèi)存條，帶奇/偶校驗的用36位內(nèi)存條，不帶奇/偶校驗的用32位內(nèi)存條。容量：72線的內(nèi)存條容量有4MB、8MB、16MB，選用32位或36位（帶奇/偶校驗）的內(nèi)存條，其數(shù)據(jù)寬度為32位，對32位的微處理器可以單條使用；168線的容量有64MB，適合于Pentium機上使用。

速度：一般內(nèi)存條的速度有40ns、60ns、70ns、80ns和120ns等幾種，在內(nèi)存條的芯片上有相應的標記，如標有“-4”，“-6”，“-7”，“-8”等字樣，數(shù)值越小，速度越快，當內(nèi)存條速度和主板速度匹配時，效率最高，否則會影響系統(tǒng)性能。奇/偶校驗：微機一般都要求內(nèi)存有奇/偶校驗，但沒有奇/偶校驗也能工作，一般內(nèi)存條上的芯片為2或8片，一般不帶奇/偶校驗，而有3片或9片的內(nèi)存條應是帶校驗位的。是否帶校驗位也可以通過BIOSSETUP程序來檢查，開機后執(zhí)行BIOSSETUP程序，選擇允許奇/偶校驗，若機器可以引導，則證明內(nèi)存帶校驗，若屏幕上有奇/偶校驗錯的提示后死機，則說明內(nèi)存不帶校驗。

3．動態(tài)RAM的刷新所有的DRAM都是利用電容存儲電荷的原理來保存信息，雖然利用MOS管柵源極間的高阻抗可以使電容上的電荷得以維持，但由于電容總存在泄露現(xiàn)象，時間長了其存儲的電荷會消失，從而使其所存信息自動丟失。所以，必須定時對DRAM的所有基本存儲元電路補充電荷，即進行刷新操作，以保證存儲的信息不變。所謂刷新，就是不斷地每隔一段時間（一般每隔2ms）對DRAM的所有單元進行讀出，經(jīng)讀出放大器放大后，再重新寫入原電路中，以維持電容上的電荷，進而使所存信息保持不變。雖然每次進行的正常讀/寫存儲器的操作也相當于進行了刷新操作，但由于CPU對存儲器的讀/寫是隨機的，并不能保證2ms時間內(nèi)能對存儲器中的所有單元都進行一次讀/寫操作，以達到刷新效果。所以，對DRAM必須設置專門的外部控制電路和安排專門的刷新周期來系統(tǒng)地對DRAM進行刷新。

刷新類似于讀操作，但刷新時不發(fā)送片選信號或不發(fā)送列地址。對DRAM的刷新是按行進行的，每刷新一次的時間稱為刷新周期。從上一次對整個存儲器刷新結束到下一次對整個存儲器全部刷新一遍的時間間隔稱為最大刷新時間間隔，一般為2ms。設相繼刷新兩行之間的時間間隔為Tn，單片存儲器的行數(shù)為Lr，則整個存儲器刷新一遍的時間為T=Tn×Lr。不論行數(shù)多少，均應保證T<2ms。按照刷新操作的時間位置關系，可將其分為集中刷新、分散刷新和透明刷新三種。

（1）集中刷新。集中刷新就是將2ms的刷新間隔時間分為兩部分，前一部分時間由CPU對存儲器進行正常的讀/寫操作;后一部分時間暫停CPU對存儲器的讀/寫，集中完成對所有行的刷新操作。假設刷新一行的時間為0.3μs,則完成128行刷新的時間為T=Tn×Lr=0.3μs×128=38.4μs，根據(jù)集中刷新規(guī)則，這段時間（T）CPU是不能對存儲器進行讀/寫操作的，稱為“死區(qū)”時間（或等待時間）。盡管死區(qū)時間占的比例較少（本例中占38.4/2000=1.9%），但在有些情況下仍是不允許的，特別是高速大容量存儲器，隨容量的增加（行數(shù)增加），死區(qū)時間占用率會成倍增加，因此，對大容量MOS存儲器芯片，可在一個刷新周期內(nèi)同時刷新多行以減少刷新周期數(shù)。

（2）分散刷新。分散刷新是在2ms內(nèi)分散地對全部行輪流刷新一遍，每行的刷新間隔時間為2ms/總行數(shù)，對于前述的2164DRAM芯片，是每隔2ms/128=15.7μs刷新一行。在刷新一行時，CPU只停止一個讀/寫操作周期（若為0.5μs）,這樣，對每行來說，死區(qū)時間縮短為0.5μs，這種方式被廣泛采用。IBM-PC機就用這種刷新方式，它每隔15μs刷新一行，因此，刷新一遍的周期小于2ms。顯然，對于分散刷新方式，仍不能消除死區(qū)時間，在刷新期間，CPU仍不能訪問存儲器。為了消除“死區(qū)時間”，可采用不定時刷新，即透明刷新。

（3）透明刷新。透明刷新也稱不定期刷新，即把刷新操作安排在CPU不訪問主存時。例如，將刷新操作安排在CPU取出指令后進行譯碼的這段時間，這時，刷新操作對CPU是透明的，故稱為透明刷新。透明刷新也是一種分散刷新，但刷新操作不影響CPU對存儲器的訪問，不單獨占用CPU的時間，即沒有“死區(qū)時間”，效率高，但刷新控制電路較復雜。刷新和CPU訪問存儲器有時會產(chǎn)生沖突，一般的裁判原則是讀/寫請求優(yōu)先于刷新請求，解決沖突的方法通常有三種：異步控制、同步控制和非同步控制，具體由刷新控制器來完成。

4．DRAM刷新控制器

DRAM工作時，除了正常的讀/寫操作之外，還要定時刷新，這就需要設置專門的控制電路來管理DRAM芯片的工作，許多半導體生產(chǎn)廠家推出了專用的DRAM控制器。DRAM控制器有多種，隨所支持的DRAM芯片型號的不同而不同，如Intel8203是專門用于支持DRAM2118（16K×1）、2164（64K×1）芯片的DRAM控制器。但不論是哪一種DRAM控制器，它都是CPU與DRAM存儲器之間的接口電路，由它把CPU的信號轉換成適合DRAM芯片的信號，解決DRAM芯片地址的兩次打入（行地址打入和列地址打入）及刷新操作中的刷新定時、刷新計數(shù)、沖突裁決等問題。DRAM控制器的基本組成如下。

（1）地址多路轉換器。地址多路轉換器（簡稱地址開關），用來把CPU輸出的訪問地址轉換成行地址和列地址，分兩次送入DRAM芯片，實現(xiàn)行、列地址的分時打入。（2）刷新定時器?？刂艱RAM芯片的刷新定時時間，例如，1Mb的DRAM芯片要求8ms刷新512次的定時控制。（3）刷新地址計數(shù)器。當使用“只用RAS信號刷新”的方式進行刷新操作時，要求外部設置刷新地址計數(shù)器，對于1Mb的DRAM，行、列地址為9位，有512行，刷新時需要512個刷新地址，故刷新地址計數(shù)器設為9位，初態(tài)為0，提供第0行地址，以后每刷新一行，自動加1，即提供下一個刷新地址。目前256Kb以上的DRAM芯片內(nèi)部都已設置刷新地址計數(shù)器，故可以采用“CAS在RAS之前”的刷新方式。

（4）仲裁電路。當來自CPU的訪問DRAM請求與來自刷新定時電路的刷新請求同時產(chǎn)生時，須由仲裁電路對二者的優(yōu)先權進行裁決，以確定首先進行哪種操作。裁決的原則是：讀/寫優(yōu)于刷新，但也分具體情況，因為這兩種請求相對于DRAM控制器內(nèi)部時鐘來說是異步的，所以，當發(fā)生沖突時，若當前是空閑狀態(tài)，則讀/寫優(yōu)先于刷新請求，若不是空閑狀態(tài)（即意味著在讀/寫過程中出現(xiàn)了刷新請求），則刷新請求優(yōu)先。（5）時序發(fā)生器。時序發(fā)生器產(chǎn)生DRAM所需的行、列地址選通信號RAS、CAS及寫信號WE以及系統(tǒng)響應信號（SACK）、傳送響應信號（XACK）等。

典型的DRAM控制器有：

Intel8203，可支持DRAM2118（16K×1）、2124（64K×1）芯片和8086/8088CPU工作；

MB1430、MB1431，可支持1Mb的DRAM芯片及8086、80286CPU工作；

W4006AF可支持256K～16Mb的DRAM芯片及80386CPU工作。3.3只讀存儲器（ROM）

前已述及，只讀存儲器（ROM）的特點是：其內(nèi)容是預先寫入的，而且一旦寫入，使用時就只能讀出不能改變，掉電時也不會丟失；ROM器件還具有結構簡單、信息集成度高、價格低、非易失性和可靠性高等特點。對ROM內(nèi)容的設定（寫入）稱為編程，根據(jù)編程方式的不同，ROM可分為四類：掩膜ROM（MaskROM）、可編程ROM（PROM）、可擦除可編程ROM（EPROM）和電可擦除可編程ROM（EEPROM）。幾種常見的可編程ROM芯片及其性能如表3-2所示。表3-2幾種常見的可編程ROM芯片3.3.1掩膜型ROM

掩膜型ROM中的信息是由生產(chǎn)廠家根據(jù)用戶要求（給定的程序和數(shù)據(jù)）對芯片圖形掩膜后進行兩次光刻而制成的，所以，生產(chǎn)第一片這樣的ROM是很昂貴的，但復制同樣內(nèi)容的ROM就很便宜，因而掩膜式ROM用于成批生產(chǎn)的定型產(chǎn)品，如用于存放PCDOS的BIOS和BASIC語言解釋程序或系統(tǒng)監(jiān)控程序等。掩膜ROM中的每個存儲元電路只須用一個耦合元件，一般可用二極管、MOS晶體管、雙極型晶體管等。一般MOS型的集成度高、功耗小，但速度慢；雙極型的速度快，但功耗大，所以只適用于速度要求較高的系統(tǒng)中。3.3.2可編程ROM（PROM）為了方便用戶根據(jù)自己的需要確定ROM的內(nèi)容，生產(chǎn)廠家提供了一種可編程ROM（即PROM），它允許用戶對其編程一次。

PROM中，通常用二極管或雙極型三極管作存儲單元。例如用雙極型三極管作存儲元電路時，在這種存儲單元中，每一個三極管的發(fā)射極上串接一個可熔金屬絲，出廠時所有管子發(fā)射極上的熔絲是完整的，管子可將位線和字線連通，表示存有信息“0”（即整個芯片未使用前全為“0”）。用戶編程時，根據(jù)程序要求，對需要寫入“1”的位，通以足夠大的脈沖電流，使相應位的熔絲燒斷，該位便存入信息“1”。未被熔斷的位仍為“0”，從而實現(xiàn)了信息的一次性寫入。雖然PROM可由用戶自由編程寫入信息，但由于熔絲一旦編程燒斷就無法恢復，所以，PROM只允許用戶對其編程一次，這對需要經(jīng)常修改程序內(nèi)容的場合是很不方便的。3.3.3可擦除可編程ROM（EPROM）

1．工作原理

實現(xiàn)EPROM的技術是浮柵雪崩注入式工藝技術，信息的存儲是由電荷的分布決定的。EPROM的基本存儲元電路是用浮柵雪崩注入MOS晶體管（FAMOS管）構成的。該電路與普通P溝道增加型MOS管相似，在N型基片（襯底）上生長兩個高濃度的P型區(qū)，通過歐姆接觸引出源極（S）和漏極（D），在S與D之間有一個多晶硅的柵極，柵極沒有引出，它周圍被絕緣層SiO2所包圍，因此是浮空的，故稱為“浮柵”。在器件制造好時(原始狀態(tài))，柵極上沒有電荷，于是管內(nèi)沒有導電溝道，D和S間是不導電的。

如果將S和襯底接地，在襯底和D間形成的PN結上加一個約25V的高壓和編程脈沖電流（脈寬為50ms），使漏源極間瞬時產(chǎn)生雪崩擊穿，大量電子穿過絕緣層（SiO2）而注入浮柵上（在浮柵上聚積電荷的多少與所加電壓的高低和脈沖電源的幅度寬度有關，可以外部控制）。只要注入的電子足夠多，這些電子在浮柵表面會感應一個連接D、S極的反型層，而使S、D間呈低阻態(tài)。當外加電壓取消后，聚積在浮柵上的電荷因被絕緣層包圍而無處泄露，因而在常溫和無光照的條件下可長期地保存在浮柵中（在125℃條件下經(jīng)過10年仍可保持70%的電荷）。

將一個浮柵管和一個MOS管串接起來組成EPROM的一個基本存儲元電路。由上述浮柵管工作原理可知，在器件制造出來時（原始狀態(tài)），由于浮柵上無電荷，D、S間不導通，所以，當讀出時，字線選中該單元因浮柵管的D、S間不導通而使位線輸出為“1”，所以，在原始狀態(tài)下整個EPROM讀出全為“1”。如果要寫入“0”，只要設法使被寫的存儲元電路的浮柵上帶電荷，這可以通過在相應D、S間加上25V高壓和編程脈沖電流來實現(xiàn)，一旦在浮柵上注入電荷，則其D、S間導通，當讀出時，字線選中，對應的位線上輸出低電平即“0”信號。

一塊EPROM芯片在初始狀態(tài)下，要消除浮柵電荷，即擦除0信息（也即寫入“1”信號），只能利用紫外線照射，即用高能光子將浮柵上電子驅趕，使之獲得能量形成光電源從浮柵流入基片，從而使浮柵恢復初態(tài)。EPROM芯片上方有一個石英窗口，只要將EPROM芯片放入一個靠近紫外線燈管的小盒（叫抹除器）中，一般照射20分鐘，這時再讀出的芯片的內(nèi)容就全為“1”，說明EPROM已被擦除。由于每一次紫外線照射時是通過石英窗口對整個芯片照射，所以，想部分擦除是不行的，一次擦除便將整個芯片擦除干凈，這是EPROM的不足之處。

2．典型EPROM芯片實例

EPROM芯片有多種型號，常用的有：2716(2K×8)、2732（4K×8）、2764（8K×8）、27128（16K×8）、27256（32K×8）等。下面以2764（8K×8）芯片為例說明EPROM的性能和工作方式。

Intel2764是8K×8的EPROM。圖3-8所示是2764的引腳圖。

管腳定義如下：

A12～A0：地址線，13位（對應8K存儲單元），輸入，連系統(tǒng)地址總線；

D7～D0：數(shù)據(jù)線，8位，雙向，編程時作數(shù)據(jù)輸入線，讀出時作數(shù)據(jù)輸出線，連數(shù)據(jù)總線；

CE：片選允許之前（功能同CS），輸入低電平有效，連地址譯碼器輸出；

OE：輸出允許，輸入，低電平有效，連讀信號RD；

PGM：編程脈沖控制端，輸入，連編程控制信號；

VPP：編程電壓輸入端；

VCC：電源電壓，＋5V。①讀方式。這是2764最常用的方式，在讀方式下，VCC和VPP均接＋5V電壓，PGM接低電平，從地址線A12～A0接收CPU送來的所選單元地址，然后使CE、OE均為有效（為低電平），于是經(jīng)過一個時間間隔，所選單元的內(nèi)容即可讀到數(shù)據(jù)總線上。圖3-9為2764讀方式時的時序圖，由圖可知，芯片允許信號CE必須在地址穩(wěn)定后才有效，以保證正確讀出所選單元數(shù)據(jù)。圖3-92764讀方式的時序②備用方式。即2764工作于低功耗方式，該方式與芯片未選中時類似，這時芯片從電源所獲取的電流從100mA下降到40mA，功耗降為讀方式下的25%。只要使PGM端輸入一個TTL高電平信號，即可使2764工作于備用方式，該方式使數(shù)據(jù)輸出呈高阻態(tài)。由于讀方式時CE和PGM是連在一起的，所以，當某芯片未被選中時，則CE和PGM處于高電平狀態(tài)，此芯片就相當于處于備用方式，可大大降低功耗。③編程方式。在編程方式下，只要將VPP接25V電壓（不同型號芯片所加電壓不同，有的芯片僅須加12.5V電壓，加得不正確會燒壞芯片，應注意器件說明），VCC加＋5V電壓，CE端和OE端為高電平，從地址線A12～A1端輸入需要編程的單元地址，從數(shù)據(jù)線D7～D0上輸入編程數(shù)據(jù)，在PGM端加入編程脈沖，寬度為50ms，幅度為TTL高電平，便可實現(xiàn)編程（寫入）功能。應注意，必須在地址和數(shù)據(jù)穩(wěn)定之后，才能加入編程脈沖。

3．EPROM編程器

由于對EPROM編程時，每寫入一個字節(jié)都需要加50ms寬的PGM脈沖電流，編程速度太慢，而且容量越大，編程速度越慢。為此，Intel公司開發(fā)了一種新的編程方法，比標準方法快5～6倍，按照這一新的編程思路，人們開發(fā)了多種型號的EPROM編程器，所以，目前對EPROM編程都使用專門的編程器。

編程器通常要依靠一臺微機才能工作，編程器通過一個接口卡與微機擴展槽相連，并配有一套編程軟件，控制編程器工作方式和微機與編程器之間的數(shù)據(jù)傳送。編程器上有EPROM芯片插座，一般可對多種型號的EPROM芯片進行編程。

EPROM除了一些常用的芯片如2764、27218、27256、27512等外，還有一些大容量的EPROM，如27C010（128K×8）、27C020（256K×8）和27C040（512K×8）等芯片，適用于工業(yè)控制中固化監(jiān)控程序、用戶應用程序等內(nèi)容。3.3.4電可擦除可編程ROM（EEPROM）

EPROM的優(yōu)點是一塊芯片可以多次反復使用，但是它有兩個明顯的缺點,一是每次編程要從電路中拔下來，先用紫外線抹除器擦除原內(nèi)容，然后進行編程，這很麻煩;二是它的擦除是對芯片整體擦除，哪怕只需要改一個字節(jié)，甚至一位，也必須把整個芯片內(nèi)容都擦除，然后再重新寫入，這是很不方便的。為了克服EPROM的這兩個缺點，就產(chǎn)生了電可擦除可編程ROM——EEPROM。EEPROM是一種在線（或叫在系統(tǒng)，即不用拔下來）可編程只讀存儲器。它能像RAM那樣隨機地進行改寫，又能像ROM那樣在掉電的情況下所存信息不丟失，即EEPROM兼有RAM和ROM的雙重功能，因此使用起來很方便。Intel2864A容量為8K×8，28個引腳,雙列直插式封裝，其引腳與EPROM2764兼容。

A12～A0：地址線，輸入，其中A7～A6為行地址，A12～A8為列地址，8K容量的2864A內(nèi)部結構為256行×32列的矩陣。

I/O7～I/O0：數(shù)據(jù)輸入/輸出線，雙向，讀出時為輸出，寫入/擦除時為輸入。

2864A內(nèi)部設有地址和數(shù)據(jù)輸入鎖存器，所以，在進行較長時間的寫入/擦除操作時，可釋放這些總線。CE：片選和電源控制端，輸入。

WE：寫入允許控制端，輸入。當對2864A進行擦/寫、功率下降操作時，控制邏輯可以根據(jù)CE和WE線的電平狀態(tài)和時序狀態(tài)來控制2864A的操作。

OE：數(shù)據(jù)輸出允許端。

2864A使用單一的＋5V電源，因為已將編程時所需的21V編程升壓電路集成在芯片內(nèi)。

R/B：R/B是RDY/BUSY的縮寫，用來向CPU提供狀態(tài)信號，即指示2864A的準備就緒/忙狀態(tài)。其擦/寫過程是：當擦除時，將R/B置為低電平，然后將新的數(shù)據(jù)寫入，寫入完成后，再將R/B置為高電平，因此，CPU可以通過檢測此引腳的狀態(tài)來控制芯片的擦/寫操作。

此外，2864A芯片內(nèi)的寫周期定時器還可通過R/B引腳向CPU表示它所處的工作狀態(tài)。在寫一個字節(jié)的過程中，此引腳為低電平，寫完后該引腳變?yōu)楦唠娖?。利用R/B的這一功能，可在每寫完一個字節(jié)后向CPU請求外部中斷，以繼續(xù)寫入下一個字節(jié)。

2864A有4種工作方式：讀方式、字節(jié)寫入/擦除、整片擦除和維持方式，如表3-4所示。表3-42864AEEPROM的工作方式

（1）讀方式。在讀方式時，WE=1，OE=CE=0，允許CPU讀取2864A的數(shù)據(jù)。當CPU發(fā)出地址信號和相應控制信號后，經(jīng)一定延時（讀取時間約250ns），2864A即可將數(shù)據(jù)送入數(shù)據(jù)總線。（2）字節(jié)寫入/擦除。擦除和寫入是同一種操作，即都是寫入，只不過擦除是固定寫“1”，即數(shù)據(jù)寫入恒為TTL高電平；寫入時，數(shù)據(jù)線上是0或1，所以，2864A具有以字節(jié)為單位的擦/寫功能。以字節(jié)為單位進行擦除/寫入時，CE為低電平，OE為高電平，WE的脈沖寬度最小為2ms（低電平），最大一般不超過70ms。(3）整片擦除方式。整片擦除時，所寫8KB單元全置“1”。整片擦除時，不考慮地址信號，數(shù)據(jù)線置為TTL高電平（即寫1），WE=CE=“0”（低電平），OE為低（字節(jié)擦/寫時為高），WE寫脈沖寬度的典型值為10ms，其他信號同字節(jié)擦/寫方式。（4）維持方式。維持方式也就是低功耗方式，通常2864A在進行擦/寫或讀操作時，最大的電源消耗為100mA。當器件不操作時，只需將CE端加一個TTL高電平，2864A便進入維持狀態(tài)，此時最大電流消耗為40mA，可見，維持狀態(tài)可將功耗降低60%，維持狀態(tài)時，輸出端為浮空狀態(tài)。3.4高速緩沖存儲器32位以上的微處理器和微型計算機可以有很高的工作頻率，如果訪問存儲器插入等待周期，這等于是降低CPU的工作速度。系統(tǒng)設計者所追求的是在不插入等待周期（即在零等待狀態(tài)）條件下高速運行。為了加快處理器運行速度，普遍在CPU和常規(guī)主存儲器之間增設了一級或兩級高速小容量存儲器，稱之為高速緩沖存儲器(Cache)。高速緩沖存儲器的存取速度要比主存快一個數(shù)量級，大體與CPU的處理速度相當。Cache中存放著主存的一部分副本，可被CPU直接訪問，是解決計算機系統(tǒng)速度瓶頸的切實可行的辦法。Cache處于CPU和主存之間，和主存組成“Cache—主存”層次的存儲器系統(tǒng)，在該存儲器系統(tǒng)中，運行程序存放在主存中，而在Cache中存放著最近訪問和將要訪問的指令和數(shù)據(jù)，它們是主存中相應內(nèi)容的副本。當CPU訪問存儲器時，Cache首先驗證被訪問存儲單元的內(nèi)容是否已在其中，若已在其中，則立即訪問Cache進行存取，稱此次訪問Cache命中（hit）;若要訪問的存儲單元內(nèi)容不在Cache中，則就要作一次常規(guī)的存儲器訪問，同時，將所訪問的內(nèi)容及相關數(shù)據(jù)塊復制到Cache中，這時稱為訪問Cache未命中（miss）。當Cache已爆滿時，則應按某種調(diào)度算法更新Cache中的內(nèi)容；如果重新被分配的Cache單元已被修改過，則還需將其寫入主存中。

命中率是命中Cache的訪問次數(shù)與CPU訪問次數(shù)的百分比。它與Cache的容量和物理結構、緩存淘汰算法以及運行程序等有關。通常當Cache容量為32KB時，其命中率達86%，而當容量為64KB時，命中率接近92%。一般來說，CPU對Cache訪問的命中率在90%以上，甚至高達99%。為了提高命中率，Cache將主存劃分成塊（頁），與主存間交換信息總是以字塊（或頁）為單位，Cache中可容納一定數(shù)量的字塊（或頁）。

高速緩存及其控制邏輯都是由硬件實現(xiàn)的，例如，在80386微機中配有32KB或64KB的SRAM作為Cache，并配有高速緩存控制器82385；80486則將82385控制器和8KB高速緩存與80486微處理器一起集成于同一個處理器芯片內(nèi)；Pentium微處理器內(nèi)含有兩個8KB的高速緩存,用作指令Cache和數(shù)據(jù)Cache。因此，Cache對用戶來說是透明的，不必用戶自己去控制和操作。3.5光盤存儲器3.5.1概述光盤存儲器是一種利用激光的單色性和相干性，把數(shù)據(jù)信息通過聚焦激光束在盤式介質上非接觸地記錄高密度信息的新型存儲器。和磁盤相比，光盤存儲器具有記錄密度高、存儲容量大、數(shù)據(jù)傳輸速度快、信息保存時間長、制造成本低、易于大量復制、工作穩(wěn)定可靠、使用環(huán)境要求低等特點，已廣泛應用于存儲和管理各種數(shù)字化信息，用作計算機外存、磁盤機的后援設備、工作站、大型數(shù)據(jù)系統(tǒng)、辦公自動化系統(tǒng)中的文件和圖像的存檔與檢索、影視信息的存儲等領域。而且，光盤不用固定在光盤驅動器中，更換容易。

目前，按光盤的讀/寫類型來分，可分為①只讀型光盤（ROM）；②一次寫入型光盤（WORM）；③可擦除重寫光盤（REWRITE）。只讀型光盤是由光盤生產(chǎn)廠家將視頻、音頻、數(shù)字信息預先用激光束蝕刻在盤片上，用戶使用時只能讀出不能再改寫。如激光視盤（LV）、數(shù)碼唱盤（CD）、計算機系統(tǒng)中使用的CD-ROM等均屬于這一類，目前這類光盤的應用已相當普及。

一次寫入型光盤WORM是指允許用戶寫入數(shù)據(jù)，但只能寫一次，可多次反復讀出但不能擦除的光盤。要修改的數(shù)據(jù)只能追記在盤片的空白處，故也可稱為追記型光盤。它適用于不需要修改的大型數(shù)據(jù)庫系統(tǒng)存儲圖像、文件、資料或開發(fā)的應用軟件。人們平常用來復制軟件的光盤屬于此類。

可擦除重寫光盤是屬于可讀/寫光盤，早期的是改寫型，后來發(fā)展為重寫型，利用激光照射引起介質的可逆性物理變化來記錄信息，因此，可寫可擦。這種光盤按照存儲介質工作機理的不同，又可分為相變光盤和磁化光盤。其中磁化光盤是用稀土和過渡金屬合金制成的存儲介質。這種合金具有垂直于薄膜表面的易磁化軸，可利用光致退磁效應和偏置磁場磁化“正”和“負”的方向來區(qū)分二進制數(shù)0和1。這種存儲介質屬磁性相變介質，故用這種介質制成的光盤稱為磁化光盤，簡稱磁光盤。磁光盤既具有光記錄信息的高密度，又具有磁記錄介質的可擦除重寫特點，故在可擦除型光盤中占有重要地位。相變光盤是用多元半導體元件配置成存儲介質，再利用激光照射的熱和光效應導致介質在晶態(tài)和玻璃態(tài)之間的可逆相變來實現(xiàn)反復寫/擦工作。這種介質屬于結構相變介質，它可有兩個穩(wěn)定狀態(tài)，分別表示二進制的0和1。因此，用這種介質制成的光盤稱為相變光盤。3.5.2光盤存儲器的基本工作原理及組成

1．光盤的基本構造單面只讀光盤是由三種物質重疊在一起組成的。從底層向上依次是：基片（襯底）、存儲介質（光敏膜層）和保護層?；且粋€關鍵的光學器件，存儲材料就附在基片上，所以，基片實際起保護信息層的作用。保護層常用聚合物材料做成，用來防止信息層被劃傷、灰塵和指紋等的影響。保護層和介質層之間常涂有一個鋁的反射層，以便讀出時的激光束能有良好的反射層和良好的反射特性。存儲介質的選擇對于光盤質量起決定作用，聚焦在介質上的激光束點只有約1μm的直徑，而且記錄密度非常高，故要求介質材料的顆粒非常細，分辨率要達到1000線/mm。

2．光盤的讀/寫原理

光盤的讀/寫原理很簡單，讀/寫工作由計算機控制。寫入時，CPU發(fā)出啟動激光器的命令，讀/寫控制電路進入寫狀態(tài)，要寫入的數(shù)據(jù)經(jīng)校驗后送記錄格式器和編碼器，經(jīng)編碼輸出去控制調(diào)制激光器，發(fā)出高強度調(diào)制激光束，激光束經(jīng)聚光透鏡照射到光盤表面（即存儲介質）的相應部分，使存儲介質發(fā)生物理、化學變化，在介質上燒出相應的凹坑（或者顯著改變被照射部分的反射率）實現(xiàn)信息的寫入。光盤由直流電機驅動，讀/寫頭安裝在小車上，可沿光盤徑向移動定位。隨著光盤的移動，光盤上的信息便以坑點形式分布，一系列的坑點（信息元）形成的紋跡即為信息記錄道。對激光視盤（LV）和數(shù)碼唱盤（CD）來說，這種坑點分布用于存儲包含著編碼的視頻和音頻信息。對數(shù)據(jù)存儲用的CD-ROM盤來說，這種坑點分布用于讀出或寫入光點的導引。

讀出時，讀/寫控制電路進入讀狀態(tài)，向激光器加一較低的直流電壓，使之輸出功率較少的連續(xù)激光束，經(jīng)讀/寫頭照射到光盤表面，形成微小光點。聚焦透鏡收集反射光，并由一個偏振分束器把讀出光束分離出來，送探測器（檢測反射光強度，有信息與無信息部分的光強相差可達10倍），經(jīng)讀出格式器和解碼器（或譯碼器）并經(jīng)校驗后，輸出讀出數(shù)據(jù)。

3．光盤存儲器的組成光盤存儲器（或光盤的讀/寫系統(tǒng)）是一個比較復雜的系統(tǒng)，主要由光盤控制器、光盤驅動器及接口電路組成。在光盤控制器中，包括數(shù)據(jù)輸入緩沖器、記錄格式器、編碼器、讀出格式器和數(shù)據(jù)輸出緩沖器等。光盤驅動器包括主軸電機驅動機構、定位機構、激光槍裝置以及控制電路等。

4．只讀光盤的數(shù)據(jù)記錄格式

單面只讀光盤盤片表面分為若干光道，即信息道，每道分為若干段，同一區(qū)域的所有段構成扇區(qū)。扇區(qū)中存儲數(shù)據(jù)的區(qū)域稱為數(shù)據(jù)區(qū)。數(shù)據(jù)區(qū)的兩旁有兩個測試區(qū)（測試區(qū)1、2），供測試使用。信息道、扇區(qū)、數(shù)據(jù)區(qū)字節(jié)等數(shù)目隨不同光盤系統(tǒng)而異。目前，光盤按容量大小可分為大容量（10GB）、中容量（700～1000MB）和小容量（幾十～幾百MB之間）三種。目前，微機中用得最廣泛的是5.25英寸的存儲容量為650MB的只讀光盤。光盤存儲器主要通過存儲密度、存儲容量、數(shù)據(jù)傳輸率、取數(shù)時間、信噪比等技術指標來衡量其質量和性能。3.6存儲器的層次結構3.6.1主存—輔存層次在主存—輔存層次中，根據(jù)主存、輔存的特點，可以把CPU所需的現(xiàn)行程序和數(shù)據(jù)存放在存取速度快、容量有限的主存中，供CPU直接使用，主存必須具有與CPU相匹配的工作速度才能保證整個計算機運算速度的提高。一般的MOS存儲器（特別是DRAM）無論是從速度、容量，還是從每位價格上均可滿足要求。

從整體上看，主存—輔存構成的存儲層次既有接近主存的存取速度，又有輔存的容量和接近于輔存的每位平均價格，較好地解決了大容量和低成本的矛盾。輔存只與主存交換信息，CPU不直接訪問輔存，因此，允許輔存的速度慢一些。當采用可卸式的磁盤磁帶作輔存時，則這一層次的容量可看成是無限的。3.6.2Cache—主存層次上述的主存—輔存層次較好地解決了存儲器的大容量和低成本之間的矛盾，而Cache—主存層次主要是用以彌合CPU與主存間在速度上的差異，通常主存的速度要比CPU的工作速度差一個數(shù)量級，如果在CPU與主存間增設一級存儲容量不大，但速度很高的高速緩沖存儲器（Cache），借助于輔助硬件把Cache和主存構成一個整體,就能彌補主存速度的不足。從CPU的角度看，Cache—主存層次具有接近Cache的速度、主存的容量和接近主存的每位平均價格，因此，較好地解決了速度和成本之間的矛盾。

根據(jù)Cache、主存、CPU三者之間的關系，在這個層次中，不僅具有CPUCache主存的數(shù)據(jù)通路，還有CPU主存的直接通路。具有這個存儲層次的計算機，必須事先把CPU在某一小段時間所要執(zhí)行的程序從主存調(diào)入Cache中，當CPU要執(zhí)行這些程序時，就直接在Cache中取存，因此，大大提高了CPU的執(zhí)行速度。

Cache—主存間的地址映像和調(diào)度同主存—輔存層次所采用的技術相仿，所不同的是其速度要求高，完全是由硬件實現(xiàn)的，而不需要輔助軟件干預，因此，它是透明的。在現(xiàn)代計算機中，大多數(shù)系統(tǒng)都同時采用上述兩級存儲層次，從而構成了高速緩存—主存—輔存三級存儲層次的典型結構，實質上是主存—輔存和Cache—主存兩個兩級結構。3.78088CPU的存儲器組織3.7.1存儲器的分段和物理地址的形成

1