《電工電子技術(shù)基礎(chǔ)及應(yīng)用實(shí)踐》課件 第10章 組合邏輯電路

《電工電子技術(shù)及應(yīng)用實(shí)踐》

第十章

組合邏輯電路本章內(nèi)容§1邏輯電路概述§2組合邏輯電路的分析§3組合邏輯電路的設(shè)計(jì)

§4加法器§5編碼器§6譯碼器§7數(shù)據(jù)比較器§8數(shù)據(jù)選擇器§9數(shù)據(jù)分配器§1邏輯電路概述一、邏輯電路的分類

根據(jù)邏輯功能的不同，可把邏輯電路分為組合邏輯電路（CombinationalLogicCircuit，CLC）和時(shí)序邏輯電路（SequentialLogicCircuit，SLC）兩大類。

組合邏輯電路:是由邏輯門電路組成，并且輸出與輸入之間不存在反饋電路和記憶延遲單元的邏輯電路。組合邏輯電路的一般框架時(shí)序邏輯電路的一般框架組合邏輯電路邏輯函數(shù)如下:

在某一時(shí)刻，組合邏輯電路的輸入狀態(tài)共同決定了最終的輸出狀態(tài)，而與電路其他時(shí)刻狀態(tài)無關(guān)。結(jié)構(gòu)特征無反饋電路和記憶單元。工作特征輸出狀態(tài)只與該時(shí)刻的輸入有關(guān)?！?邏輯電路概述§2組合邏輯電路的分析例題1分析目的：已知電路，找出輸入、輸出的邏輯關(guān)系，即電路實(shí)現(xiàn)的邏輯功能。分析如下電路圖的邏輯功能?！?組合邏輯電路的分析例題1分析目的：已知電路，找出輸入、輸出的邏輯關(guān)系，即電路實(shí)現(xiàn)的邏輯功能。分析如下電路圖的邏輯功能?！?組合邏輯電路的分析第一步（1）輸入變量A、B、C：表示三個(gè)制約條件?！?”代表滿足條件;“0”代表不滿足條件。輸出變量Y：表示結(jié)果。“1”代表結(jié)果發(fā)生;

“0”代表結(jié)果不發(fā)生。問題：該電路中的輸入、輸出是什么？分別代表的含義呢？該電路有哪些邏輯門構(gòu)成呢？第一步：讀電路圖及輸入、輸出變量的含義。

（2）輸入與輸出由2級電路組成，共4個(gè)“與非門”?！?組合邏輯電路的分析第二步：根據(jù)電路圖寫邏輯表達(dá)式?！?組合邏輯電路的分析第三步根據(jù)摩根定理：第三步：化簡邏輯表達(dá)式。§2組合邏輯電路的分析第四步表達(dá)式：Y=AB+BC+ACABC000001010011100101110111Y00010111第四步：列真值表?！?組合邏輯電路的分析第五步ABCY00000010010001111000101111011111第五步：分析邏輯功能。131223123123由真值表可看到：當(dāng)輸入A、B、C三個(gè)變量中為1（高電平）的個(gè)數(shù)大于等于2時(shí)，則輸出為1（高電平）。事件發(fā)生事件不發(fā)生§3組合邏輯電路的設(shè)計(jì)已知功能需求，如何設(shè)計(jì)電路呢？“何為設(shè)計(jì)”？所謂“設(shè)計(jì)”:根據(jù)實(shí)際邏輯問題，得出實(shí)現(xiàn)該邏輯功能的

最簡

邏輯電路。

準(zhǔn)則：“最簡”所謂“最簡”:指所用器件最少，器件種類最少，而且器件之間的連接也最少?！?組合邏輯電路的設(shè)計(jì)已知功能需求，如何設(shè)計(jì)電路呢？

分析

設(shè)計(jì)互逆過程4析根據(jù)需求列真值表依據(jù)真值表寫表達(dá)式+化簡設(shè)計(jì)需求分析畫邏輯電路圖列寫畫§3組合邏輯電路的設(shè)計(jì)例題1：試設(shè)計(jì)一個(gè)產(chǎn)生報(bào)警控制信號的“火災(zāi)報(bào)警電路”，該電路有煙霧、溫度、紫外光三種不同類型的火災(zāi)探測器，為了防止誤報(bào)警，需滿足如下條件，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警控制信號。131223123123（1）報(bào)警：大于等于2個(gè)探測器檢測到信號，并發(fā)出信號。（2）不報(bào)警：小于2個(gè)探測器檢測到信號，并發(fā)出信號?！?組合邏輯電路的設(shè)計(jì)第一步第一步：設(shè)計(jì)需求分析。（1）輸入變量A、B、C：表示煙霧、溫度、紫外光探測器是否發(fā)出了探測信號?！?”代表探測器檢測并發(fā)出了探測信號;“0”代表探測器未檢測到信號。（2）輸出變量Y：表示是否發(fā)出報(bào)警信號?！?”代表發(fā)出報(bào)警信號;

“0”代表無報(bào)警信號。（確定電路的輸入、輸出變量）§3組合邏輯電路的設(shè)計(jì)ABCY00000101001110010111011100010111第二步：根據(jù)需求分析，列真值表。131223123123（1）報(bào)警：大于等于2個(gè)探測器檢測到信號，并發(fā)出信號。（2）不報(bào)警：小于2個(gè)探測器檢測到信號，并發(fā)出信號?！?組合邏輯電路的設(shè)計(jì)第三步第1種方法：首先，選定輸出為“1”的所有行；再次，將每行的輸入變量寫成乘積的形式。（遇到“0”的輸入變量加非號）最后，將各乘積項(xiàng)相加。第2種方法：首先，選定輸出為“0”的所有行；再次，將每行的輸入變量寫成和的形式。（遇到“1”的輸入變量加非號)最后，將各和項(xiàng)相乘即可。第三步：根據(jù)真值表，寫表達(dá)式，并化簡?！?組合邏輯電路的設(shè)計(jì)第三步ABCY00000010010001111000101111011111第1種方法：首先，選定輸出為“1”的所有行；再次，將每行的輸入變量寫成乘積的形式。（遇到“0”的輸入變量加非號。）最后，將各乘積項(xiàng)相加。

§3組合邏輯電路的設(shè)計(jì)第四步

哪些邏輯門？“與門”、“或門”第四步：根據(jù)表達(dá)式，畫邏輯電路圖。Y=AB+BC+AC§4加法器

“加法器”:是為了實(shí)現(xiàn)加法運(yùn)算的，即計(jì)算數(shù)的和的電路。作為計(jì)算機(jī)中算術(shù)運(yùn)算器的基本單元，加法器主要是以二進(jìn)制運(yùn)算的，執(zhí)行邏輯操作、移位與指令調(diào)用。12+、921十進(jìn)制：計(jì)算機(jī)中的二進(jìn)制運(yùn)算:1100+、1001

10101加法器的概念及分類§4加法器加法器的概念及分類

加法器分為:一位加法器（包括：半加器、全加器）和多位加法器（包括：串行進(jìn)位加法器、超前進(jìn)位加法器）。1100+、1001

10101CO:本位向高位的進(jìn)位0+000+111+011+、1

10—A—BA+、B

COS§4加法器需設(shè)計(jì)一位半加器：

（1）輸入變量A、B：表示一位二進(jìn)制的加數(shù)和被加數(shù)；

（2）輸出變量S：表示相加后的和數(shù)；

（3）輸出變量CO：表示本位向高位的進(jìn)位數(shù)；

其中，A、B的取值可以為“0”和“1”；只有當(dāng)A、B都取“1”時(shí)，和為“0”，本位向高位進(jìn)“1”，其余情況無進(jìn)位。第一步：設(shè)計(jì)需求分析。（分析電路的輸入、輸出變量）0+000+111+011+、1

10§4加法器——“半加器的設(shè)計(jì)”§4加法器——“半加器的設(shè)計(jì)”00011011ABSCO01100001第二步：根據(jù)需求分析，列真值表?！?加法器——“半加器的設(shè)計(jì)”第三步（1）選定輸出為“1”的所有行；

（2）將每行的輸入變量寫成乘積的形式。（遇到“0”的輸入變量加非號）（3）將各乘積項(xiàng)相加。第三步：根據(jù)真值表，寫表達(dá)式，并化簡。00011011ABSCO01100001“異或門”、“與門”第四步：根據(jù)表達(dá)式，畫邏輯電路圖。思考：如何用“與非門”來完成半加器的設(shè)計(jì)？邏輯符號邏輯電路§4加法器——“半加器的設(shè)計(jì)”§4加法器——“全加器的設(shè)計(jì)”S：本位和CO:本位向高位的進(jìn)位半加器：全加器：Ai+Bi

+Ci-1(低位進(jìn)位)=Si

(和)

Ci

(向高位進(jìn)位)全加器：Si：本位和Ci-1：低位向本位的進(jìn)位Ci:本位向高位的進(jìn)位1100+、1001

10101—A—B1100+、1101

1

1001—A—Biii§4加法器——“全加器的設(shè)計(jì)”第一步

第一步：設(shè)計(jì)需求分析。iii§4加法器——“全加器的設(shè)計(jì)”第二步輸入輸出0000000110010100110110010101011100111111第二步：根據(jù)需求分析，列真值表。iii§4加法器——“全加器的設(shè)計(jì)”輸入輸出0000000110010100110110010101011100111111第三步第三步：根據(jù)真值表，寫表達(dá)式，并化簡。（1）選定輸出為“1”的所有行；

（2）將每行的輸入變量寫成乘積的形式。（遇到“0”的輸入變量加非號）（3）將各乘積項(xiàng)相加?！?加法器——“全加器的設(shè)計(jì)”第四步“異或門”“異或門”“與門”、“或門”第四步：根據(jù)表達(dá)式，畫邏輯電路圖。邏輯符號§4加法器——“多位加法器”第一種：n位串行進(jìn)位加法器多位加法器：實(shí)現(xiàn)兩個(gè)多位二進(jìn)制數(shù)相加的電路。根據(jù)電路結(jié)構(gòu)的不同，常見的多位加法器分為：串行進(jìn)位加法器和超前進(jìn)位加法器。以4位串行進(jìn)位加法器為例，如下圖所示：1011101111如：進(jìn)行14+7的運(yùn)算：=（10101）2=16+4+1=（21）1001110(1110)2+(0111)20CO∑CIABSCO∑CIABSCO∑CIABSCO∑CIABS特點(diǎn)：進(jìn)位信號是由低位向高位逐級傳遞的，速度慢。0§4加法器——“多位加法器”第二種：超前進(jìn)位加法器（并行進(jìn)位加法器）令：

4位超前進(jìn)位加法器遞推公式§4加法器——“多位加法器”超前進(jìn)位加法器§4加法器——“多位加法器”常用4位超前進(jìn)位加法器有74LS283。B3B2B1B0A3A2A1A0S3S2S1S0CICO第二種：超前進(jìn)位加法器（并行進(jìn)位加法器）74LS283加數(shù)本位和低位進(jìn)位進(jìn)位被加數(shù)拓展應(yīng)用一：8421BCD碼轉(zhuǎn)換為余3碼BCD碼+0011=余3碼加法器的應(yīng)用：代碼轉(zhuǎn)換、N位加法運(yùn)算、

減法器、十進(jìn)制加法。§4加法器——“多位加法器”拓展應(yīng)用二：N位加法運(yùn)算拓展應(yīng)用三：加法器/減法器當(dāng)C0-1＝0時(shí)，B0=B，電路執(zhí)行A+B運(yùn)算；當(dāng)C0-1＝1時(shí)，B1=B，電路執(zhí)行A－B運(yùn)算?！?加法器——“多位加法器”常用4位超前進(jìn)位加法器還有74LS381。本位和加數(shù)/減數(shù)被加數(shù)/被減數(shù)控制端功能信號輸出第二種：超前進(jìn)位加法器（并行進(jìn)位加法器）§5編碼器編碼：賦予二進(jìn)制代碼特定含義的過程。

如：8421BCD碼是用一定位數(shù)的二進(jìn)制數(shù)來表示十進(jìn)制數(shù)碼。編碼器：能夠?qū)崿F(xiàn)編碼功能的邏輯電路。譯碼：把代碼狀態(tài)的特定含義翻譯出來的過程。譯碼器：能夠?qū)崿F(xiàn)譯碼操作的電路。編碼§5編碼器按編碼方式不同，分為普通編碼器和優(yōu)先編碼器。優(yōu)先編碼器：允許多個(gè)輸入信號，僅對優(yōu)先級高的信號進(jìn)行編碼。普通編碼器：只允許輸入一個(gè)有效的編碼信號。按輸入代碼的不同，分為二進(jìn)制編碼器、二-十進(jìn)制編碼器。二-十進(jìn)制編碼器：用4位二進(jìn)制代碼對0~9十個(gè)十進(jìn)制數(shù)進(jìn)行編碼的電路。二進(jìn)制編碼器：用n位二進(jìn)制代碼對2n個(gè)互斥信號進(jìn)行編碼的電路。

9個(gè)輸入

4位二進(jìn)制碼輸出

n位二進(jìn)制碼輸出

§5編碼器CompanyLogo二進(jìn)制普通編碼器——“三位（又稱8線-3線）二進(jìn)制普通編碼器”輸入8個(gè)互斥的信號輸出3位二進(jìn)制代碼

3位二進(jìn)制碼輸出結(jié)構(gòu)框圖真值表§5編碼器二進(jìn)制普通編碼器——“三位（又稱8線-3線）二進(jìn)制普通編碼器”邏輯表達(dá)式邏輯圖§5編碼器二進(jìn)制優(yōu)先編碼器——“三位（又稱8線-3線）二進(jìn)制優(yōu)先編碼器”編碼原則：當(dāng)多個(gè)輸入端同時(shí)有信號時(shí)，電路只對其中優(yōu)先級別最高的信號進(jìn)行編碼。在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。真值表§5編碼器二進(jìn)制優(yōu)先編碼器——“三位（又稱8線-3線）二進(jìn)制優(yōu)先編碼器”編碼原則：當(dāng)多個(gè)輸入端同時(shí)有信號時(shí)，電路只對其中優(yōu)先級別最高的信號進(jìn)行編碼。在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先級別最高，I6次之，依此類推，I0最低。真值表邏輯表達(dá)式§5編碼器二進(jìn)制優(yōu)先編碼器——“三位（又稱8線-3線）二進(jìn)制優(yōu)先編碼器”邏輯表達(dá)式邏輯圖§5編碼器集成三位（8線-3線）二進(jìn)制編碼器——“74LS148”I7I6I5I4I3I2I1I0YEXY2Y1Y0YSST74LS148使能輸入端使能輸出端擴(kuò)展輸出端輸入與輸出為低電平有效。§5編碼器集成三位（8線-3線）二進(jìn)制編碼器——“74LS148”

YSI7I6I5I4I3I2I1I0YEXY2Y1Y0YSST74LS148使能輸入端使能輸出端擴(kuò)展輸出端§5編碼器二-十進(jìn)制普通編碼器二-十進(jìn)制優(yōu)先編碼器（10線-4線優(yōu)先編碼器）輸入：10個(gè)互斥數(shù)碼輸出：4位二進(jìn)制代碼§5編碼器二-十進(jìn)制普通編碼器二-十進(jìn)制優(yōu)先編碼器（10線-4線優(yōu)先編碼器）集成10線-4線優(yōu)先編碼器把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。即：譯碼器是把一種代碼轉(zhuǎn)換為另一種代碼的電路。一、二進(jìn)制譯碼器—“三位二進(jìn)制譯碼器”一、二進(jìn)制譯碼器——“集成3線-8線譯碼器”二、8421BCD譯碼器——“二-十進(jìn)制譯碼器”二、8421BCD譯碼器——“集成4線-10線譯碼器”§6譯碼器假設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）?！?譯碼器——二進(jìn)制譯碼器3位二進(jìn)制譯碼器真值表輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥的信號3位二進(jìn)制譯碼器真值表邏輯表達(dá)式集成二進(jìn)制譯碼器74LS138A2、A1、A0為二進(jìn)制譯碼輸入端，為譯碼輸出端（低電平有效），G1、、為選通控制端。當(dāng)G1＝1、時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G1＝0、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。輸入：自然二進(jìn)制碼輸出：低電平有效二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對應(yīng)的10個(gè)信號，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。8421BCD譯碼器把二進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號的電路，稱為二-十進(jìn)制譯碼器?！?譯碼器——8421BCD譯碼器真值表輸入輸出邏輯表達(dá)式邏輯圖集成8421BCD碼譯碼器74LS42輸出為反變量，即為低電平有效。數(shù)碼顯示器

用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器?！?顯示譯碼器b=c=f=g=1，a=d=e=0時(shí)c=d=e=f=g=1，a=b=0時(shí)共陰極顯示譯碼器真值表僅適用于共陰極LEDa的卡諾圖b的卡諾圖c的卡諾圖d的卡諾圖e的卡諾圖f的卡諾圖g的卡諾圖邏輯表達(dá)式邏輯圖集成顯示譯碼器74LS48引腳排列圖功能表應(yīng)用1：用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)②將譯碼器的地址輸入端接輸入邏輯變量。?將邏輯式中出現(xiàn)的最小項(xiàng)所對應(yīng)的譯碼器輸出端連接。①寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，并變換為與非-與非形式。譯碼器的應(yīng)用若譯碼器輸出端高電平有效，就將選中的輸出端用或門連接；若譯碼器輸出端低電平有效，就將選中的輸出端用與非門連接。例子：用二進(jìn)制譯碼器實(shí)現(xiàn)全加器。?畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。①寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式。譯碼器的應(yīng)用若譯碼器輸出端高電平有效，就將選中的輸出端用或門連接；若譯碼器輸出端低電平有效，就將選中的輸出端用與非門連接。應(yīng)用2：用二進(jìn)制譯碼器實(shí)現(xiàn)碼制變換十進(jìn)制碼8421碼用來完成兩個(gè)1位二進(jìn)制數(shù)A、B的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。結(jié)果有三種：A＞B、A＜B和A＝B。100100100100ABY(A<B)Y(A=B)Y(A>B)00011011真值表YA<B=AB=L2YA>B=AB=L1YA=B=AB+AB=YA<B

+YA>B=AB+AB=L3一位比較器§7數(shù)據(jù)比較器以4位比較器為例：A=A3A2A1A0B=B3B2B1B0比較原則：從高位往低位逐位進(jìn)行比較，當(dāng)高位相等時(shí)才繼續(xù)比較下一低位。Y(A<B)Y(A=B)Y(A>B)I(A’<B’)I(A’=B’)I(A’>B’)B3B2B1B0A3A2A1A0邏輯符號A

B輸出級聯(lián)輸入§7數(shù)據(jù)比較器輸入變量：

A3與B3、A2與B2、A1與B1

、A0與B0、A’與B’輸出變量：L1(A＞B)、L2(A＜B)、和L3(A＝B)

輸入A（a3a2a1a0）>B(b3b2b1b0);輸出（A>B）=1A：四位二進(jìn)制數(shù)輸入（A3為高位）A>B、A<B、A=B：輸出A’>B’、A’<B’、A’=B’：低位控制輸入端B：四位二進(jìn)制數(shù)輸入（B3為高位）輸入A（a3a2a1a0）<B(b3b2b1b0);輸出（A<B）=1輸入A（a3a2a1a0）=B(b3b2b1b0);輸出由低位控制輸入決定多位比較器74LS85§7數(shù)據(jù)比較器TTL電路：級聯(lián)輸入端A’>B’、

A’<B’和A’=B’須預(yù)先分別預(yù)置為0、0、1。比較兩個(gè)12位二進(jìn)制數(shù)。設(shè)：A=A0~A11,B=B0~B11§7數(shù)據(jù)比較器比較兩個(gè)12位二進(jìn)制數(shù)。設(shè)：A=A0~A11,B=B0~B11

并聯(lián)擴(kuò)展§7數(shù)據(jù)比較器課堂思考：用比較器構(gòu)成用8421BCD碼進(jìn)行判定一位十進(jìn)制數(shù)的四舍五入電路。設(shè)計(jì)思想：A3～A0：8421BCD碼，B3～B0：0100（十進(jìn)制數(shù)4），A＞B輸出端用于判別級聯(lián)輸入端a>b、

a<b和a=b須預(yù)先分別預(yù)置為0、0、1?！?數(shù)據(jù)比較器數(shù)據(jù)選擇器：從多個(gè)數(shù)據(jù)輸入中選擇出其中一個(gè)進(jìn)行傳輸?shù)碾娐?。根?jù)輸入端的個(gè)數(shù)，數(shù)據(jù)選擇器分為四選一、八選一、十六選一等。其功能類似單刀多擲開關(guān)，如下所示：數(shù)據(jù)選擇器示意圖一、概念§8數(shù)據(jù)選擇器

數(shù)據(jù)選擇器由地址端、控制端、數(shù)據(jù)輸入端和使能信號端組成。A1A