【MOOC】數(shù)字電路分析與設(shè)計實驗-浙江大學(xué) 中國大學(xué)慕課MOOC答案

【MOOC】數(shù)字電路分析與設(shè)計實驗-浙江大學(xué)中國大學(xué)慕課MOOC答案第一講單元測驗1、【單選題】用帶寬100MHZ的示波器，將垂直偏轉(zhuǎn)因素置于100Mv/div,測量輸出為1V峰峰的100MHZ穩(wěn)幅正玄信號源的波形，其熒光屏上的垂直高度應(yīng)顯示為（????）V;如果信號源的波形輸出幅度為0.1V有效值，則示波器屏幕垂直高度顯示（???）div。（注：示波器與信號源均為匹配狀態(tài)）某帶寬為100MHz的示波器，垂直通道靈敏度為100mv/div，當測量1V峰峰值的100MHz標準正弦波時，示波器上的垂直高度應(yīng)顯示為？本題答案：【0.7V】2、【單選題】示波器使用時，如果被觀察信號為含有直流分量的正弦波，應(yīng)當選擇什么耦合方式？本題答案：【直流】3、【單選題】TTL系列數(shù)字集成電路的供電電源可選擇本題答案：【+5V】4、【單選題】波形的上升時間定義為本題答案：【從穩(wěn)態(tài)值的10%上升到穩(wěn)態(tài)值90%所需的時間】5、【單選題】雙通道示波器在同時觀察兩路信號時，下列說法正確的是：本題答案：【由于兩個探頭的接地端都和示波器內(nèi)部的參考電位相連，故只需將其中一個探頭的參考端與被測信號的參考電位相連接即可。】6、【單選題】集成電路型號“SN74LS00N”與“DM74LS00N”的區(qū)別在于本題答案：【生產(chǎn)廠家不同】7、【單選題】若“非”門由74LS00與非門改接而成，則多余輸入端接法錯誤的是本題答案：【接地】第二講單元作業(yè)第二講單元測驗1、【單選題】用Quartus軟件進行設(shè)計時，新建項目的后綴名是本題答案：【.qpf】2、【單選題】用Quartus軟件進行設(shè)計時，波形分析文件的后綴名是本題答案：【.vwf】3、【單選題】用Quartus軟件進行設(shè)計時，新建原理圖文件的后綴名是本題答案：【.bdf】4、【單選題】用Quartus軟件進行設(shè)計時，新建VHDL文件的后綴名是本題答案：【.vhd】5、【單選題】關(guān)于VHDL標識符的表述正確的是本題答案：【v_wf】第三講單元作業(yè)第三講單元測驗1、【單選題】測試全加器電路功能時，輸入端信號應(yīng)使用實驗箱上的本題答案：【數(shù)據(jù)開關(guān)】2、【單選題】當電路調(diào)試出現(xiàn)故障時，常使用（）逐級查找故障點本題答案：【三態(tài)邏輯指示】3、【單選題】用Quartus軟件進行設(shè)計時，可下載到FPGA器件的后綴名是本題答案：【.sof】4、【單選題】已知下述語句在完整的程序中，語法上正確的是本題答案：【LIBRARYieee；】5、【單選題】用Quartus軟件進行設(shè)計時，用原理圖文件設(shè)計下述描述正確的是本題答案：【原理圖修改保存后必須重新編譯】6、【單選題】對于DE10-Lite開發(fā)板上FPGA芯片的描述正確的是本題答案：【Unusedpins最好選擇Asinputtri_stated】7、【單選題】對于完整的一位全加器VHDL程序，描述正確的是本題答案：【實體名和結(jié)構(gòu)體名都必須是標識符】8、【多選題】在74LS55中，當某組“與”內(nèi)有部分管腳多余時，應(yīng)如何處理本題答案：【接高電平#與有用端子并聯(lián)使用#接電源】第四講單元作業(yè)第四講單元測驗1、【單選題】用Quartus軟件進行設(shè)計4位串行進位二進制全加器時，下述描述正確的是本題答案：【若“a:INSTD_LOGIC_VECTOR(3Downto0);”，在轉(zhuǎn)換為symbol時，必須用OrthogonalBusTool連接】2、【單選題】已知下述語句在完整的程序中，語法上正確的是本題答案：【c='0'WHENA='1'ANDB='1'ELSE'1';】3、【單選題】對于DE10-Lite開發(fā)板上數(shù)碼管的描述正確的是本題答案：【上述都不準確】4、【單選題】同學(xué)設(shè)計的VHDL部分源碼如下，為了實現(xiàn)8位數(shù)奇偶判斷電路，試下述功能描述正確的是：Architectureaofxor8aaisSignalz1,z2:std_logic;Componentxor4cPort(a:INSTD_LOGIC_VECTOR(3Downto0);z:outstd_logic);endcomponent;Begin本題答案：【U1:xor4cPortmap(a,b,c,d,z1);U2:xor4cPortmap(e,f,g,h,z2);z=z1xorz2;】第五講單元作業(yè)第五講單元測驗1、【單選題】某同學(xué)設(shè)計的VHDL部分源碼如下，試問下述描述正確的是PROCESS(clk,clr,tmp)BEGINIFclr='1'THENtmp=0000;ELSIF(clk'EVENTANDclk='1')THENIFena='1'THENIF(tmp=1000)THENtmp=0000;ELSEtmp=tmp+'1';ENDIF;ENDIF;ENDIF;q=tmp;ENDPROCESS;本題答案：【tmp需定義為signaltmp:STD_LOGIC_VECTOR(3downto0);】2、【單選題】某同學(xué)設(shè)計的VHDL部分源碼如下，試問下述描述正確的是【b】P1:process(clk_in)variablecnt:naturalrange0to19;beginifrising_edge(clk_in)thenifcnt=div_numthencnt:=0;elsifcnt=div_num/2thenclk_out='0';cnt:=cnt+1;elseclk_out='1';cnt:=cnt+1;endif;endif;endprocessP1;本題答案：【div_num在port內(nèi)定義為in】3、【單選題】下述描述不正確的是本題答案：【變量是一個實際信號】4、【單選題】針對該程序下述描述正確的是PROCESS(clk,rst)BEGINIF(rst='0')THENq=0000;ELSIF(clk'eventANDclk='1')THENq=q-1;ENDIF;ENDPROCESS;本題答案：【rst為0時實現(xiàn)異步清零】第六講單元作業(yè)第六講單元測驗1、【單選題】針對該程序段下述描述正確的是ARCHITECTUREBehavioralOFD_VHDLISsignalTMP:STD_LOGIC;BEGINPROCESS(clr,ena,clk,d_in)BEGINIFclr='0'THENTMP='0';ELSIFena='0'THENTMP='1';ELSIF(clk'EVENTANDclk='1')THENTMP=d_in;ENDIF;ENDPROCESS;q=TMP;nq=notTMP;ENDBehavioral;本題答案：【用進程描述具有清零功能、上升沿觸發(fā)的D觸發(fā)器】2、【單選題】下列哪條語句必須在process內(nèi)部本題答案：【CASEdinISWHEN00=dout=00;WHEN01=dout=01;WHEN10=dout=01;WHEN11=dout=10;ENDCASE;】3、【單選題】針對該程序段下述描述正確的是architectureBehavioralofclk1hzisconstantm:integer:=3;signaltmp:std_logic;beginprocess(clk,tmp)variablecout:integer:=0;beginifrising_edge(clk)thencout:=cout+1;ifcout=mthentmp='0';elsifcoutm*2thentmp='1';elsecout:=0;endif;endif;endprocess;clock1hz=tmp;endBehavioral;本題答案：【變量值可以傳遞給信號，而信號值不能傳遞給變量】4、【單選題】74107JK型觸發(fā)器的觸發(fā)方式是本題答案：【下降沿觸發(fā)】5、【單選題】7474D型觸發(fā)器的清零方式是本題答案：【低電平清零】6、【單選題】74LS107在實驗中未用到K端和端時本題答案：【K端可以懸空，端最好接電源】7、【單選題】圖中所示的波形，是電路圖（）的工作波形本題答案：【圖中】8、【單選題】圖中所示的波形，是電路圖（）的工作波形本題答案：【圖中】第七講單元測驗1、【單選題】三相脈沖實驗中當出現(xiàn)000和111狀態(tài)時，為了將置成100有效狀態(tài)，則下列哪個描述是正確的本題答案：【,】2、【單選題】設(shè)計一個6進制計數(shù)器，需要幾片74LS74？本題答案：【2】3、【單選題】設(shè)計一個12進制計數(shù)器，需要幾片74LS107？本題答案：【2】4、【單選題】三相脈沖實驗中，每相的導(dǎo)通角是本題答案：【】第八講單元作業(yè)第八講單元測驗1、【單選題】用74LS161連接10進制計數(shù)器時，多余輸入端本題答案：【可以懸空】2、【單選題】74161計數(shù)器的清零方式是本題答案：【異步】3、【單選題】74161計數(shù)器的置數(shù)方式是本題答案：【同步】4、【單選題】74161計數(shù)器的控制(CTT、CTP)端的描述正確的是本題答案：【低電平時計數(shù)保持】第九講單元作業(yè)選擇題1、【單選題】示波器使用時，為了觀察直流電壓上的紋波，應(yīng)當選擇什么耦合方式？本題答案：【AC】2、【單選題】若“非”門由74LS00與非門改接而成，則多余輸入端接法錯誤的是本題答案：【接地】3、【單選題】用Quartus軟件進行設(shè)計時，新建VHDL文件的后綴名是本題答案：【.vhd】4、【單選題】關(guān)于VHDL標識符的表述正確的是本題答案：【a_b_c】5、【單選題】在74LS55中，當某組“與”不用時，多余管腳應(yīng)如何處理本題答案：【接高電平】6、【單選題】測試全加器電路功能時，輸出端應(yīng)接至實驗箱上的本題答案：【發(fā)光二極管】7、【單選題】對于DE10-Lite開發(fā)板上FPGA芯片的描述正確的是本題答案：【Unusedpins最好選擇Asinputtri_stated】8、【單選題】下述描述正確的是本題答案：【有時鐘信號clk，則clk’eventANDclk=’1’表示時鐘的上升沿】9、【單選題】若K=0時Z=A,K=1時Z=B，下列哪個語法描述有誤本題答案：【processbeginifK='0'thenZ=A;elseZ=B;endif;endprocess;】10、【單選題】74107JK型觸發(fā)器的清零方式是本題答案：【低電平清零】11、【單選題】7474D型觸發(fā)器的置數(shù)方式是本題答案：【低電平置數(shù)】12、【單選題】7474D型觸發(fā)器的觸發(fā)方式是本題答案：【上升沿觸發(fā)】13、【單選題】下述描述正確的是本題答案：【rising_edge(clock1hz)表示上升沿】14、【單選題】某同學(xué)設(shè)計的VHDL部分源碼如下，試問下述描述正確的是----------------------------------------------------------------------------signaliCNT:STD_LOGIC_VECTOR(2downto0):=000;------------------------------------------------------------------------process(CLK)beginif(CLK'eventandCLK='1')theniCNT=iCNT+1;endif;endprocess;-----------------------------------------------------------------本題答案：【實現(xiàn)iCNT三位二進制加計數(shù)】15、【單選題】僅由一片74LS55與或非門實現(xiàn)邏輯函數(shù)的是本題答案：【