《 FPGA應(yīng)用技術(shù)及實踐 》 學(xué)習(xí)情境4++測試題_第1頁
《 FPGA應(yīng)用技術(shù)及實踐 》 學(xué)習(xí)情境4++測試題_第2頁
《 FPGA應(yīng)用技術(shù)及實踐 》 學(xué)習(xí)情境4++測試題_第3頁
《 FPGA應(yīng)用技術(shù)及實踐 》 學(xué)習(xí)情境4++測試題_第4頁
《 FPGA應(yīng)用技術(shù)及實踐 》 學(xué)習(xí)情境4++測試題_第5頁
已閱讀5頁,還剩2頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1學(xué)習(xí)情境四測試題(4)A.在QuartusⅡ平臺上,使用圖形編輯輸入法25.子系統(tǒng)設(shè)計優(yōu)化,主要考慮提高資源利用率減少功耗(即面積優(yōu)化以及提①流水線設(shè)計②資源共享③邏輯優(yōu)化④串行化⑤寄存器配平⑥關(guān)鍵A.①③⑤B.②③④C.②⑤⑥D(zhuǎn).①A.State0B.9moonC.Not_Ack_0D.signaA.采用自頂向下技術(shù)進行設(shè)計可分為三個主要的階段:系統(tǒng)設(shè)計、系統(tǒng)綜合優(yōu)3D.在VHDL語言中,由于結(jié)構(gòu)體是對設(shè)計B.VHDL的順序語句有賦值語句、流程控制1.圖形輸入通常包括原理圖輸入、狀態(tài)圖輸入和波形圖輸入三種常用的方法。49.對于采用FPGA/CPLD器件進行設(shè)計的系統(tǒng),通常采用自頂向下的設(shè)計方法。

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論