《電子技術(shù)基礎(chǔ)-數(shù)字電子技術(shù)》課件第2章

第2章邏輯門電路2.1邏輯約定與邏輯電平2.2基本邏輯門電路2.3TTL集成邏輯門電路2.4COMS集成邏輯門電路小結(jié)技能實(shí)訓(xùn)

2.1邏輯約定與邏輯電平

1.邏輯約定

邏輯關(guān)系中的邏輯變量和函數(shù)的取值有0和1兩種狀態(tài),這在邏輯電路中通常是用帶有高、低電平的電壓信號(hào)來表示的。根據(jù)情況,有如下兩種表示形式：

(1)正邏輯：用高電平表示邏輯1,低電平表示邏輯0。

(2)負(fù)邏輯：用高電平表示邏輯0,低電平表示邏輯1。

采用哪一種表示形式,我們稱為邏輯約定。這在研究具體邏輯電路之前首先要確定。通常在沒有特殊注明時(shí)均采用正邏輯約定。

2.邏輯電平

在研究邏輯電路時(shí),只要能確定高、低電平就可以確定邏輯狀態(tài)了,所以高、低電平可以不再是精確的某一個(gè)數(shù)值,而是可在一定范圍內(nèi)取值的邏輯電平,如圖2-1所示。由于邏輯電平允許有一定的變化范圍(不同類型的器件不太相同),所以數(shù)字電路在元件的精度,電路的穩(wěn)定性及可靠性等方面均比模擬電路要求低,這也是數(shù)字電路的特點(diǎn)。圖2-1邏輯電平(a)正邏輯;(b)負(fù)邏輯

2.2基本邏輯門電路

2.2.1二極管門電路

1. 二極管與門

二極管與門電路及邏輯符號(hào)如圖2-2所示。其中A、B代表與門輸入,Y代表輸出。

若假定二極管的正向壓降UD=0V,輸入端對(duì)地的高電平UiH=+3V、低電平UiL=0V,電源電壓UCC=5V。

將以上分析列表得到二極管與門電路的輸入和輸出電平關(guān)系如表2-1所示。圖2-2二極管與門(a)二極管與門電路;(b)邏輯符號(hào)若按正邏輯進(jìn)行賦值,則可將表2-1變?yōu)楸?-2的與邏輯真值表。

由真值表可看出,這是一個(gè)與門電路。它完成的邏輯關(guān)系為

Y=AB

(2-1)

2.二極管或門

二極管或門電路及邏輯符號(hào)如圖2-3所示。其中A、B代表或門輸入,Y代表輸出。圖2-3二極管或門(a)二極管或門電路;(b)邏輯符號(hào)同樣假定二極管的正向壓降UD=0V,輸入端對(duì)地的高電平UiH=+3V、低電平UiL=0V。據(jù)圖2-3電路分析得電平關(guān)系如表2-3所示,真值表見表2-4所示。由真值表可看出,這是一個(gè)或門電路。它完成的邏輯關(guān)系為

Y=A+B(2-2)

2.2.2三極管非門電路

實(shí)現(xiàn)邏輯非運(yùn)算的電路稱為非門。圖2-4給出了三極管非門電路及邏輯符號(hào)。圖2-4三極管非門(a)三極管非門電路;(b)邏輯符號(hào)完成非邏輯的三極管電路為一反相器,即三極管工作在開關(guān)狀態(tài),其工作原理如下：

當(dāng)輸入U(xiǎn)A=0V時(shí),三極管基極電位UB＜0,V截止,IC=0,UY=UCC。

當(dāng)輸入U(xiǎn)A=3V時(shí),三極管的基極電流IB由UA、UBB、R1、R2共同決定,只要合理選擇R1、R2,就可使三極管工作在飽和狀態(tài),則UY=UCES≈0V。表2-5為非門電路電位關(guān)系表,表2-6是其真值表。2.2.3組合邏輯門

將與、或、非三種基本邏輯門進(jìn)行適當(dāng)?shù)慕M合,就可以構(gòu)成組合邏輯門,完成組合邏輯運(yùn)算,常用的組合邏輯門有與非門、或非門、與或非門,異或門等。

1.與非門

把一個(gè)與門和一個(gè)非門組合在一起,就構(gòu)成了與非門,從而完成與非邏輯運(yùn)算,二輸入與非門的邏輯符號(hào)如圖2-5所示,表2-7是與非門真值表。與非門邏輯表達(dá)式為

Y=AB

(2-4)

2.或非門

把一個(gè)或門和一個(gè)非門組合在一起,就構(gòu)成了或非門?？梢詫?shí)現(xiàn)或非邏輯運(yùn)算。二輸入或非門的邏輯符號(hào)如圖2-6所示,表2-8是或非門真值表。

或非門邏輯表達(dá)式為(2-5)

3.與或非門

把兩個(gè)與門、一個(gè)或門和一個(gè)非門組合在一起就構(gòu)成了一個(gè)基本的與或非門,可實(shí)現(xiàn)簡(jiǎn)單的與或非邏輯運(yùn)算,其邏輯符號(hào)如圖2-7所示,邏輯表達(dá)式為(2-6)圖2-7與或非門邏輯符號(hào)

4.異或門

異或門也是一種常用的組合邏輯門,其邏輯關(guān)系如表2-9所示。

異或運(yùn)算的邏輯關(guān)系為(2-7)

圖2-8是異或門邏輯符號(hào)。

2.3TTL集成邏輯門電路

2.3.1TTL與非門

數(shù)字集成電路是以雙極型晶體管、單極型MOS管為基本器件分別或混合集成在一小片半導(dǎo)體芯片上的。TTL(Transistor-Transistor-Logic)是雙極型集成電路的一種,經(jīng)過近半個(gè)世紀(jì)的發(fā)展,生產(chǎn)工藝不斷完善成熟,它具有體積小、重量輕、功耗低、負(fù)載能力強(qiáng)、抗干擾能力好等優(yōu)點(diǎn)。同時(shí)產(chǎn)品性能穩(wěn)定,工作可靠,開關(guān)速度高,因此得到了廣泛的應(yīng)用。

1.電路結(jié)構(gòu)

圖2-9為標(biāo)準(zhǔn)系列與非門7400的電路圖。圖2-9標(biāo)準(zhǔn)系列與非門

2.工作原理

(1)當(dāng)輸入端全部接高電平(3.6V),即A,B全為1時(shí),此時(shí)

UCC通過R1對(duì)V1的集電結(jié)、V2的發(fā)射結(jié)和V4的發(fā)射結(jié)提供足夠大的電流,使V2和V4處于飽和狀態(tài),輸出為低電平。

UY=UoL=UCES4=0.3V

由于UB3=UC2=UCE2+UBE4=0.3+0.7=1V,故V3、VD3處于截止?fàn)顟B(tài)。對(duì)于V1管來說,其基極電位

UB1=UBC1+UBE2+UBE4=2.1V

低于輸入高電平,故V1管各發(fā)射結(jié)均處于反偏截止?fàn)顟B(tài)。

(2)當(dāng)輸入端有低電平(0.3V)時(shí),此時(shí)V1管發(fā)射結(jié)導(dǎo)通,將UB1鉗位于1V。此電壓不足以使V1的集電結(jié)、V2的發(fā)射結(jié)及V4的發(fā)射結(jié)導(dǎo)通,所以V2、V4截止,輸出高電平為

UY=UoH=UC2－UBE3－UVD3=5－0.7－0.7=3.6V

由以上分析可知,可列出電平關(guān)系如表2-10所示,真值表如表2-11所示。表2-10TTL與非門電路的電平關(guān)系表表2-11與非門真值表2.3.2集電極開路門和三態(tài)門

1.集電極開路與非門(OC門)

上面討論的TTL與非門因其輸出端推拉式的結(jié)構(gòu)而不能同時(shí)將幾個(gè)與非門輸出連接在一起工作,否則將導(dǎo)致邏輯功能混亂并可能燒壞器件。

集電極開路與非門是由傳統(tǒng)的與非門演變而來的,圖2-10給出了電路結(jié)構(gòu)及邏輯符號(hào)。圖2-10集電極開路與非門(a)電路結(jié)構(gòu);(b)邏輯符號(hào)由電路可以看出,它是將具有推拉式輸出的TTL與非門電路中的有源負(fù)載管V3、VD3去掉,使輸出管V4的集電極開路而得到。在使用時(shí)需外接一個(gè)集電極負(fù)載電阻(又稱上拉電阻)Rc才能完成與非的邏輯功能。

OC門使用比較靈活,將幾個(gè)OC門的輸出端連接在一條輸出總線上,外接一個(gè)公共電阻Rc,如圖2-11所示,此時(shí)只要有一個(gè)OC門輸出為低電平,總線輸出就是低電平,即在總線上完成與的功能,這種靠線的連接形成“與功能”的方式稱為“線與”。其邏輯功能為(2-8)圖2-11OC門線與

2.三態(tài)與非門(TSL門)

三態(tài)邏輯門除了有邏輯0和邏輯1兩種輸出狀態(tài)外,還有一個(gè)受使能端信號(hào)控制的高阻狀態(tài),稱為Z狀態(tài)。當(dāng)三態(tài)門處于高阻狀態(tài)時(shí),相當(dāng)于它和系統(tǒng)中其他電路完全脫開,所以三態(tài)門輸出結(jié)構(gòu)兼有圖騰柱推拉輸出和集電極開路輸出結(jié)構(gòu)的優(yōu)點(diǎn)。具有三態(tài)門輸出結(jié)構(gòu)的門電路、數(shù)據(jù)選擇器、存儲(chǔ)器等集成器件在總線系統(tǒng)、外圍接口、儀器儀表的控制電路中應(yīng)用較廣。三態(tài)與非門的電路及邏輯符號(hào)如圖2-12所示。圖2-12三態(tài)與非門(a)電路;(b)邏輯符號(hào)三態(tài)輸出門中,除正常的輸入端外,還加了一個(gè)控制端

ＥＮ(亦稱使能端),當(dāng)ＥＮ＝１時(shí),二極管VＤ1截止,電路的工作狀態(tài)與普通與非門相同;當(dāng)ＥＮ＝０時(shí),VＤ1導(dǎo)通,V3管基極電位被鉗位在1.0V左右,使V3截止,同時(shí)V２、V4截止,由于V3、V4同時(shí)截止,輸出端呈現(xiàn)高阻狀態(tài),三態(tài)輸出門由此而來(輸出端出現(xiàn)高電平、低電平及高阻三種狀態(tài))。2.3.3TTL門電路的特性與參數(shù)

TTL門是數(shù)字集成電路的基礎(chǔ),討論它的特性和參數(shù)有助于人們從抗干擾能力,負(fù)載能力,工作速度和功耗等幾個(gè)方面對(duì)它進(jìn)行了解并能選擇使用。

1.TTL門的電壓傳輸特性

電壓傳輸特性是描述門電路輸出電壓uo隨輸入電壓ui變化規(guī)律的曲線。以前面討論的標(biāo)準(zhǔn)TTL與非門為例,其電壓傳輸特性如圖2-13所示。圖2-13TTL與非門電壓傳輸特性

2.TTL門的主要參數(shù)

1)電源電壓UCC

UCC為保證電路正常工作時(shí)的電源電壓。額定值為5V,允許波動(dòng)±5%。

2)輸出高電平UoH

UoH為與非門處于截止?fàn)顟B(tài)(AB段)時(shí)的輸出電平。UoH的典型值是3.6V,產(chǎn)品規(guī)定UoHmin為2.7V。

3)輸出低電平UoL

UoL為與非門處于導(dǎo)通狀態(tài)(CD段)時(shí)的輸出電平。UoL的典型值是0.3V,產(chǎn)品規(guī)定UoLmax為0.5V。

4)輸入高電平UiH

UiH為使與非門輸出為低電平(導(dǎo)通)時(shí)的輸入電平。它與邏輯1相對(duì)應(yīng)。UiH的典型值是3.6V,產(chǎn)品規(guī)定UiHmin為2V,通常也把這個(gè)值稱為開門電平,意為能保證與非門處于導(dǎo)通(開門)狀態(tài)的最小輸入電平。

5)輸入低電平UiL

UiL為使與非門輸出為高電平(截止)時(shí)的輸入電平,它與邏輯0相對(duì)應(yīng)。UiL的典型值是0.3V,產(chǎn)品規(guī)定UiLmax為0.8V,通常這個(gè)值也稱為關(guān)門電平,意為能保證與非門處于截止(關(guān)門)狀態(tài)的最大輸入電平。

6)輸入高電平噪聲容限UNH

UNH為在保證輸出為低電平時(shí),允許疊加于輸入高電平上的噪聲電壓即為UNH。在實(shí)際定義時(shí),用同類與非門的輸出高電平作為輸入,則

UNH=UoHmin－UiHmin=2.7－2=0.7V

(2-9)

7)輸入低電平噪聲容限UNL

UNL為在保證輸出為高電平時(shí),允許疊加于輸入低電平上的噪聲電平即為UNL。在實(shí)際定義時(shí),用同類與非門的輸出低電平作為輸入,則

UNL=UiLmax－UoLmax=0.8－0.5=0.3V

(2-10)

8)輸入高電平電流IiH

IiH為與非門輸入高電平時(shí)流入輸入端的電流,產(chǎn)品規(guī)定當(dāng)UiH=UoHmin=2.7V時(shí),IiHmax為20μA。其物理意義為作為負(fù)載的與非門在輸入高電平時(shí),可“拉出”前級(jí)門的輸出端電流。

9)輸入低電平電流IiL

IiL為與非門輸入低電平時(shí)流出輸入端的電流,產(chǎn)品規(guī)定當(dāng)UiL=UoLmax=0.5V時(shí),IiLmax=0.4mA。其物理意義為作為負(fù)載的與非門在輸入低電平時(shí),可“灌入”前級(jí)門的輸出端電流。

10)輸出高電平電流IoH

IoH為與非門輸出高電平時(shí)流出輸出端的電流。產(chǎn)品規(guī)定IoHmax為0.4mA,它是被負(fù)載“拉出”的電流。

11)輸出低電平電流IoL

IoL為與非門輸出低電平時(shí)流入輸出端的電流。產(chǎn)品規(guī)定IoLmax為8mA,它是被負(fù)載“灌入”的電流。

12)扇出系數(shù)N

N為與非門可帶同類門的個(gè)數(shù)。

當(dāng)輸出低電平時(shí)：當(dāng)輸出高電平時(shí),

13)輸出高電平電源電流ICCH

ICCH為與非門輸出高電平時(shí)的電源電流。產(chǎn)品規(guī)定ICCHmax為1.6mA。

14)輸出低電平電源電流ICCL

ICCL為與非門輸出低電平時(shí)的電源電流。產(chǎn)品規(guī)定ICCLmax為4.4mA。

以上兩個(gè)電源電流參數(shù)均為空載下測(cè)試,并是靜態(tài)工作參數(shù),在動(dòng)態(tài)工作時(shí),實(shí)際值要增大。另外,根據(jù)ICC可得到與非門的功耗

PCC=ICC·UCC

15)平均延遲時(shí)間tpd

當(dāng)與非門輸入方波電壓時(shí),其輸出波形對(duì)輸入波形有一定的時(shí)間延遲。如圖2-14所示,從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)之間的延遲稱為截止時(shí)間tPLH;從輸入波形上升沿中點(diǎn)到輸出波形下降沿中點(diǎn)間的時(shí)間延遲稱為導(dǎo)通延遲時(shí)間tPHL。兩者的平均值稱為平均延遲時(shí)間,即(2-11)平均延遲時(shí)間反映了與非門的開關(guān)速度。產(chǎn)品規(guī)定tpdmax為15ns。圖2-14平均延遲時(shí)間

16)功耗-延遲積

對(duì)于一個(gè)理想的門電路來說,應(yīng)該具有速度快的特點(diǎn),功耗低。但實(shí)際上這是個(gè)矛盾的問題,往往是速度快就會(huì)增加功耗,而功耗小則速度就低。所以在實(shí)際應(yīng)用中,力求它們的綜合性能高即可。功耗-延遲積即為衡量這一綜合性能的指標(biāo)：

PD=PCCtpd(2-12)2.3.4TTL電路使用常識(shí)

TTL電路即三極管—三極管邏輯電路,由于其高速,帶載能力強(qiáng)等優(yōu)良性能。在目前的中小規(guī)模數(shù)字集成電路中廣泛應(yīng)用。

1.TTL門電路系列

為滿足提高工作速度及降低功耗等需要,現(xiàn)TTL電路也有多種標(biāo)準(zhǔn)化產(chǎn)品。尤其以54/74系列應(yīng)用最為廣泛,其中54系列為軍品,工作溫度為－55～+125℃,工作電壓為5V±10％;74系列為民品,工作溫度為0～70℃,工作電壓為5V±5％,它們同一型號(hào)的邏輯功能、外引線排列均相同,本書將以74系列為討論對(duì)象。

1)74標(biāo)準(zhǔn)系列

前面討論的與非門即為74標(biāo)準(zhǔn)系列,它是74系列的早期產(chǎn)品,電路簡(jiǎn)單,每門功耗約為10mW,平均傳輸延遲時(shí)間(描述工作速度的參數(shù))約為9ns。屬中速器件。

2)74L系列

74L系列是低功耗系列,其電路形式與74系列完全相同,只是借助增大電阻元件阻值將每門功耗降低到1mW,但平均傳輸延遲時(shí)間卻增大為33ns。

3)74H系列

74H系列是高速系列,它一方面減小電路中的電阻值,另一方面將V3變成了復(fù)合管結(jié)構(gòu),這樣,使平均傳輸延遲時(shí)間減小到6ns,提高了工作速度,但每門功耗約為22mW。

4)74S系列

74S系列是肖特基系列,為了進(jìn)一步提高速度,一方面在電路輸出級(jí)加了有源泄放網(wǎng)絡(luò),另外,將電路中除V3管外都變成了肖特基管,以達(dá)到提高速度的目的。此系列每門平均傳輸延遲時(shí)間為3ns,功耗約為19mW。

5)74LS系列

74LS系列是低功耗肖特基系列,它是目前應(yīng)用最廣泛的TTL系列。它除了采用肖特基管外,又增加了電路中的電阻值,這樣不僅提高了工作速度,而且降低了功耗,此系列的每門功耗約為2mW,每門平均傳輸延遲時(shí)間為9ns。

6)74AS系列

74AS系列是先進(jìn)肖特基系列,是74S系列的后續(xù)產(chǎn)品,它降低了電路中的電阻值,提高了工作速度。此系列每門平均傳輸延遲時(shí)間為3ns,每門功耗約為8mW。

7)74ALS系列

74ALS系列是先進(jìn)低功耗肖特基系列,是74LS系列的后續(xù)產(chǎn)品,電路中不但采用了較高的電阻值,而且還改進(jìn)了生產(chǎn)工藝,縮小了內(nèi)部器件的尺寸,使得工作速度和功耗都進(jìn)一步得到了改善。此系列每門平均傳輸延遲時(shí)間為3.5ns,每門功耗約為1.2mW。以上改進(jìn)系列的TTL與非門均是根據(jù)實(shí)際需要,在原標(biāo)準(zhǔn)型基礎(chǔ)上進(jìn)行改進(jìn)而獲得,它們除個(gè)別參數(shù)不同外,其使用方法、邏輯功能及外引線圖均相同。

不同的使用場(chǎng)合,對(duì)集成電路的工作速度和功耗等性能有不同的要求,可選用不同系列的產(chǎn)品。首先來比較一下TTL系列產(chǎn)品性能,表2-12列出了幾種主要TTL系列產(chǎn)品的重要參數(shù)。

2.TTL門電路無(wú)用輸入端的處理

1)與非門

與非門的無(wú)用輸入端可采用如圖2-15所示三種方式處理。圖2-15TTL與非門無(wú)用輸入端的處理(a)接1;(b)并聯(lián);(c)懸空

2)或非門

或非門的無(wú)用輸入端可接0(地)或與有用端并聯(lián),如圖2-16所示。圖2-16或非門無(wú)用輸入端的處理(a)接0(地);(b)并聯(lián)

3.TTL門電路的開門電阻和關(guān)門電阻

圖2-17所示為TTL非門電路,其輸入端經(jīng)電阻R接地,當(dāng)R趨于∞時(shí),相當(dāng)于輸入端懸空為1,則門電路處于導(dǎo)通狀態(tài)。當(dāng)R為0時(shí),相當(dāng)于輸入端為0,此時(shí)門電路處于截止?fàn)顟B(tài)。實(shí)際上,只要R＞Ron,則與非門就開通。Ron=UiH/IiL,是能維持輸出為低電平時(shí)的輸入端對(duì)地最小電阻,Ron稱為開門電阻。只要R＜Roff,與非門關(guān)斷。Roff=UiL/IiH是能維持輸出為高電平時(shí)的輸入端對(duì)地最大電阻,Roff稱為關(guān)門電阻。產(chǎn)品系列不同,

Ron、Roff也不同,詳細(xì)數(shù)值請(qǐng)查閱手冊(cè),對(duì)于54/74系列產(chǎn)品可估算：Roff=0.9kΩ,Ron=1.9kΩ,在計(jì)算Ron、Roff時(shí)要留一定的裕量。圖2-17TTL門電路開門電阻和關(guān)門電阻

4.TTL電路帶負(fù)載能力

除了我們前面討論的用扇出系數(shù)來衡量門電路帶同類門電路能力外,我們還應(yīng)牢記,TTL電路的帶灌電流負(fù)載能力遠(yuǎn)遠(yuǎn)大于帶拉電流負(fù)載能力。例如要用一個(gè)門電路去推動(dòng)發(fā)光二極管,如發(fā)光管工作電流為10mA,則正確的使用方法是組成灌電流負(fù)載,而不能用拉電流負(fù)載。因?yàn)門TL門輸出低電平(灌電流)時(shí),IoL(max)=16mA,可使發(fā)光二極管發(fā)光,而輸出高電平(拉電流)時(shí),IoH(max)=0.4mA不能使發(fā)光二極管導(dǎo)通。從這個(gè)例子我們體會(huì)到,當(dāng)用TTL帶動(dòng)非TTL負(fù)載時(shí),應(yīng)充分考慮TTL電路的帶載能力,即善于吸流而不善于放流的特性。

5.電源電壓及輸出端的連接

TＴＬ電路正常工作時(shí)的電源電壓為5V,允許波動(dòng)±5%。使用時(shí)不能將電源與“地”線顛倒接錯(cuò),否則會(huì)因電流過大損壞器件。為避免從饋線引入的電源干擾,應(yīng)在印刷電路板的電源輸入端并入幾十微法的低頻去耦電容和0.01~0.1μF的高頻濾波電容。

除三態(tài)門和集電極開路門外,其他TTL門電路的輸出端不允許直接并聯(lián)使用;輸出端不允許直接與電源或地相連。集電極開路門輸出端在并聯(lián)使用時(shí),在其輸出端與電源UCC之間應(yīng)外接上拉電阻;三態(tài)門輸出端在并聯(lián)使用時(shí),同一時(shí)刻只能有一個(gè)門工作,而其他門輸出處于高阻狀態(tài)。

2.4COMS集成邏輯門電路

2.4.1CMOS反相器

1.電路結(jié)構(gòu)

圖2-18是CMOS反相器的電路圖,其中VN是N溝道增強(qiáng)型MOS管,VP是P溝道增強(qiáng)型MOS管,兩管的參數(shù)對(duì)稱相同,其開啟電壓UTN=|UTP|,電源電壓是UDD,要求UDD>|UTP|＋UTN,VN作驅(qū)動(dòng)管,VP作負(fù)載管。圖2-18CMOS反相器

2.工作原理

當(dāng)輸入信號(hào)ui=UiL=0V時(shí),uGSN=0<UTN,VN管截止;uGSP=0－UDD=－UDD,|uGSP|>|UTP|,VP導(dǎo)通。輸出電壓uo=UoH≈UDD。

當(dāng)輸入信號(hào)ui=UiH=UDD時(shí),uGSN=UDD>UTN,VN管導(dǎo)通;

uGSP=UDD－UDD=0,|uGSP|<|UTP|,VP截止。輸出電壓uo=UoL≈0V。2.4.2CMOS與非門和或非門

1.CMOS與非門

圖2-19為兩輸入端CMOS與非門電路圖。其中NMOS管

VN1、VN2串聯(lián)作驅(qū)動(dòng)管,PMOS管VP1、VP2并聯(lián)作負(fù)載管。

當(dāng)輸入端A與B同時(shí)為高電平時(shí),VN1、VN2導(dǎo)通,VP1、VP2截止,此時(shí)輸出Y為低電平。

當(dāng)輸入端A與B中任一個(gè)為低電平時(shí),則接低電平的驅(qū)動(dòng)管截止,負(fù)載管導(dǎo)通,輸出Y為高電平。如A為低電平時(shí),VN1截止、VP2導(dǎo)通。由此可見,此電路具有與非的邏輯功能。圖2-19CMOS與非門

2.CMOS或非門

兩輸入端CMOS或非門電路如圖2-20所示,其中NMOS管VN1、VN2并聯(lián)作驅(qū)動(dòng)管,VP1、VP2作負(fù)載管。

當(dāng)輸入端A,B任一個(gè)為高電平時(shí),則接高電平的驅(qū)動(dòng)管導(dǎo)通,負(fù)載管截止,如A為高電平時(shí),VN1導(dǎo)通、VP2截止,此時(shí)輸出Y為低電平。

當(dāng)輸入端A,B均為低電平時(shí),兩驅(qū)動(dòng)管都截止,而負(fù)載管都導(dǎo)通,此時(shí)輸出Y為高電平?？梢娫撾娐肪哂谢蚍堑倪壿嫻δ?。圖2-20CMOS或非門2.4.3CMOS傳輸門和模擬開關(guān)

1.CMOS傳輸門

傳輸門(TG)是一種用來傳輸信號(hào)的可控開關(guān),圖2-21(a)、(b)分別給出了CMOS傳輸門的原理電路圖和邏輯符號(hào)。

CMOS傳輸門是由兩個(gè)參數(shù)對(duì)稱的NMOS管和PMOS管并聯(lián)組成的,VN和VP的柵極分別接入控制信號(hào)C

和C

。由于MOS管的漏極和源極在結(jié)構(gòu)上是對(duì)稱的,因此CMOS傳輸門中柵極引出線畫在中間位置,CMOS傳輸門也成為雙向器件,其輸入和輸出端可以互換使用。圖2-21CMOS傳輸門(a)電路圖;(b)邏輯符號(hào)

2.CMOS傳輸門工作原理

因VN和VP參數(shù)對(duì)稱,所以令UT=UTN=|UTP|,兩管柵極上接一對(duì)互補(bǔ)控制電壓,其低電平為０Ｖ,高電平為UDD,輸入電壓ui的變化范圍為0~UDD。

當(dāng)控制端C加低電平,

加高電平時(shí),VN和VP都截止,輸入和輸出之間呈高阻狀態(tài),相當(dāng)于開關(guān)斷開,輸入信號(hào)不能傳輸?shù)捷敵龆?傳輸門關(guān)閉。

當(dāng)控制端Ｃ加高電平,

加低電平時(shí),若0<ui<(UDD－UT),VN導(dǎo)通(VP在ui的低段截止,高段導(dǎo)通),uo=ui;若|UTP|≤ui≤UDD時(shí),VP導(dǎo)通(VN在ui的低段導(dǎo)通,高段截止),uo=ui。因此,當(dāng)輸入信號(hào)ui在0~UDD之間變化時(shí),VN和VP至少有一管導(dǎo)通,輸出和輸入之間呈現(xiàn)低阻,且該導(dǎo)通電阻近似為一常數(shù),此時(shí)相當(dāng)于開關(guān)閉合,傳輸門開通。

3.CMOS模擬開關(guān)

如將CMOS傳輸門和一個(gè)非門組合起來,如圖2-22所示,就構(gòu)成CMOS模擬開關(guān)。此時(shí),只需一個(gè)控制信號(hào)就可以控制模擬開關(guān)的開關(guān)狀態(tài)了。需要說明的是,以上討論的模擬開關(guān),雖然其中的MOS管工作在開關(guān)狀態(tài),但是卻能傳輸模擬信號(hào),使用非常方便、廣泛。圖2-22模擬開關(guān)(a)電路圖;(b)邏輯符號(hào)2.4.4CMOS電路特性及使用常識(shí)

1.CMOS電路特性

CMOS電路產(chǎn)生半個(gè)世紀(jì)以來,由于制造工藝的不斷完善,其總體技術(shù)參數(shù)已接近或超過TTL電路。CMOS4000系列和74HC高速系列是CMOS數(shù)字集成電路目前的主要產(chǎn)品。CMOS4000系列的工作電壓為3~18V,它具有功耗低、噪聲容限大、驅(qū)動(dòng)能力強(qiáng)等優(yōu)點(diǎn),并且該系列產(chǎn)品帶有反相器作緩沖級(jí),具有對(duì)稱的驅(qū)動(dòng)能力,使用已相當(dāng)普遍。而高速CMOS電路集中了CMOS和TTL電路的優(yōu)點(diǎn),同時(shí)又克服了它們各自的缺點(diǎn),具有更快的速度、更高的工作頻率和更強(qiáng)的負(fù)載能力等。高速CMOS電路主要有74HC、74HCT、74BCT(BiCMOS)等系列,它們的邏輯功能、外引線排列與同型號(hào)的TTL電路74系列相同。74HC系列的工作電壓為2