項(xiàng)目7-數(shù)字信號(hào)與邏輯電路的認(rèn)識(shí)

《電子技術(shù)基礎(chǔ)與技能》（陳振源主編）

電子演示文稿

在電子技術(shù)中，被傳遞和處理的信號(hào)可分為模擬信號(hào)和數(shù)字信號(hào)兩大類(lèi)。本章之前所學(xué)的電路處理的是時(shí)間上和數(shù)值上均是連續(xù)變化的模擬信號(hào)，屬于模擬電路的范疇。從第7章開(kāi)始，所介紹的電路處理的是時(shí)間上和數(shù)值上均是離散的、不連續(xù)變化的脈沖數(shù)字信號(hào)，屬于數(shù)字電路的范疇。本章主要介紹數(shù)字電路的基礎(chǔ)知識(shí)。

7.1

脈沖與數(shù)字信號(hào)

7.2數(shù)制與碼制

7.3邏輯門(mén)電路

7.4

邏輯代數(shù)

項(xiàng)目小結(jié)

7.1.1脈沖的基本概念脈沖信號(hào)是指持續(xù)時(shí)間極短的電壓或電流信號(hào)，常見(jiàn)的脈沖波形有：矩形波、鋸齒波、尖脈沖、階梯波等。

(a)矩形波(b)鋸齒波

(c)尖脈沖(d)階梯波

7.1脈沖與數(shù)字信號(hào)

脈沖幅值Vm

表示脈沖電壓的最大值，其值等于脈沖底部至脈沖頂部之間的電位差)。

脈沖上升時(shí)間tr

表示脈沖前沿從0.1Vm上升到0.9Vm所需的時(shí)間。

脈沖下降時(shí)間tf

表示脈沖后沿從0.9Vm下降到0.1Vm所需的時(shí)間。

脈沖寬度tw

由脈沖前沿0.5Vm到脈沖后沿0.5Vm之間的時(shí)間。

脈沖周期T

對(duì)于周期性脈沖，脈沖周期指相鄰兩脈沖波對(duì)應(yīng)點(diǎn)之間的間隔時(shí)間，其倒數(shù)為脈沖的頻率f,即

占空比D

脈沖寬度tw與脈沖周期T之比，成為占空比，即

矩形脈沖主要參數(shù)

7.1.2數(shù)字信號(hào)

通常把脈沖的出現(xiàn)或消失用1和0來(lái)表示，這樣一串脈沖就變成由一串1和0組成的代碼，這種信號(hào)稱(chēng)為數(shù)字信號(hào)。

數(shù)字信號(hào)需注意的是數(shù)字信號(hào)的0和1并不表示數(shù)量的大小，而是代表電路的工作狀態(tài)，如開(kāi)關(guān)、二極管、三極管導(dǎo)通用1狀態(tài)表示；反之，器件截止時(shí)就用0狀態(tài)表示。若規(guī)定高電平(3~5V)為邏輯1，低電平(0~0.4V)為邏輯0，稱(chēng)為正邏輯；反之，若規(guī)定高電平為邏輯0，低電平為邏輯1，則稱(chēng)為負(fù)邏輯。

7.2.1數(shù)制

選取一定的進(jìn)位規(guī)則，用多位數(shù)碼來(lái)表示某個(gè)數(shù)的值，這就是所謂的數(shù)制。1．十進(jìn)制數(shù)十進(jìn)制數(shù)有0，1，2，3，4，5，6，7，8，9共十個(gè)符號(hào)，我們稱(chēng)這些符號(hào)為數(shù)碼。十進(jìn)制數(shù)運(yùn)算加法時(shí)遵循“逢十進(jìn)一”，減法時(shí)遵循“借一當(dāng)十”。十進(jìn)制數(shù)中，數(shù)碼的位置不同，所表示的值就不相同，分個(gè)位、十位、百位…，如：（198.56）10=1×102+9×101+8×100+5×10-1+6×10-2

十進(jìn)制數(shù)用數(shù)學(xué)式表示的通式為：

7.2數(shù)制與碼制（N）10=kn-1×10n-1＋kn-2×10n-2＋…＋k1×101＋k0×100＋k-1×10-1＋k-2×10-2＋…2.二進(jìn)制數(shù)二進(jìn)制數(shù)僅有0和1兩個(gè)不同的數(shù)碼。進(jìn)位規(guī)則為“逢二進(jìn)一”；借位規(guī)則為“借一當(dāng)二”。對(duì)于任意一個(gè)二進(jìn)制數(shù)可表示為：

例如，二進(jìn)制數(shù)（10110.1）2=1×24+0×23+1×22+1×21+0×20+1×2-13．十六進(jìn)制十六進(jìn)制是“逢十六進(jìn)一”，十六進(jìn)制有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F共16個(gè)不同的數(shù)碼。例如，十六進(jìn)制數(shù)(3AE)16=3×162+A×161+E×160=3×162+10×161+14×160與十進(jìn)制對(duì)應(yīng)的二進(jìn)制、十六進(jìn)制（N）2=kn-1×2n-1＋kn-2×2n-2＋…＋k1×21＋k0×20＋k-1×2-1＋k-2×2-2＋…

十進(jìn)制數(shù)0123456789101112131415二進(jìn)制數(shù)0000000100100011010001010110011110001001101010111100110111101111十六進(jìn)制數(shù)0123456789ABCDEF4．二—十進(jìn)制的轉(zhuǎn)換（1）二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)

轉(zhuǎn)換方法是：把二進(jìn)制數(shù)按權(quán)展開(kāi)，再把每一位的位值相加，即可得到相應(yīng)的十進(jìn)制數(shù)。例題將二進(jìn)制(101)2轉(zhuǎn)化為十進(jìn)制數(shù)。解：(101)2=1×22+0×21+1×20=(5)10（2）十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)

轉(zhuǎn)換方法是：把十進(jìn)制數(shù)逐次地用2除取余數(shù)，一直除到商數(shù)為零。然后將先取出的余數(shù)作為二進(jìn)數(shù)的最低位數(shù)碼。例題將十進(jìn)制數(shù)19轉(zhuǎn)化為二進(jìn)制數(shù)解：

所以(19)10=(k4k3k2k1

k0)2=(10011)2

7.2.2碼制用于表示十進(jìn)制數(shù)的二進(jìn)制代碼稱(chēng)為二一十進(jìn)制代碼(BinaryCodedDecimal)

簡(jiǎn)稱(chēng)為BCD碼。常用的BCD碼有：8421碼、5421碼、余3碼等。能實(shí)現(xiàn)一定邏輯功能的電路稱(chēng)為邏輯門(mén)電路。

7.3.1基本邏輯門(mén)

1．與邏輯門(mén)

（1）與邏輯關(guān)系

Y=A·B

與邏輯實(shí)例（2）二極管與門(mén)電路“全1出1，有0出0”

與門(mén)電路

與門(mén)圖形符號(hào)

7.3邏輯門(mén)電路基礎(chǔ)

2．或邏輯門(mén)

（1）或邏輯關(guān)系

Y=A+B

或邏輯實(shí)例

（2）二極管或門(mén)電路

“有1出l，全0出0”

或門(mén)電路

或門(mén)圖形符號(hào)

3．非邏輯門(mén)（1）非邏輯關(guān)系

非邏輯實(shí)例

（2）三極管非門(mén)電路

“入0出1，入l出0”

非門(mén)原理電路

非門(mén)圖形符號(hào)

7.3.2復(fù)合邏輯門(mén)1．與非門(mén)

與非門(mén)電路

與非門(mén)邏輯結(jié)構(gòu)與電路符號(hào)

與非門(mén)的邏輯函數(shù)式為，其邏輯功能可歸納為“有0出1，全1出0”

。

2．或非門(mén)在或門(mén)后串聯(lián)非門(mén)就構(gòu)成或非門(mén)，如圖所示。

或非門(mén)邏輯結(jié)構(gòu)及電路符號(hào)或非門(mén)的邏輯函數(shù)式為，其邏輯功能可歸納為“有1出0，全0出1”。3．與或非門(mén)與或非的邏輯結(jié)構(gòu)圖及電路符號(hào)如下圖所示。

與或非門(mén)邏輯結(jié)構(gòu)及電路符號(hào)與或非門(mén)的邏輯函數(shù)式為，其邏輯功能為：當(dāng)輸入端的任何一組全l時(shí)，輸出為0；任何一組輸入都至少有一個(gè)為0時(shí)，輸出端才能為l。

*4．異或門(mén)異或門(mén)的邏輯結(jié)構(gòu)與電路符號(hào)如下圖所示。異或門(mén)邏輯結(jié)構(gòu)及電路符號(hào)其邏輯函數(shù)表達(dá)式為，其邏輯功能為：當(dāng)兩個(gè)輸入端的一端為0，另一個(gè)為1時(shí)，輸出為1；而兩個(gè)輸入端均為0或均為1時(shí)，輸出為0。

7.3.3集成邏輯門(mén)電路集成邏輯門(mén)電路是將邏輯電路的元件和連線都制作在一塊半導(dǎo)體基片上。

1．TTL門(mén)電路

集成門(mén)電路若是由三極管為主要元件，輸入端和輸出端都是三極管結(jié)構(gòu)，這種電路稱(chēng)為三極管—三極管邏輯電路，簡(jiǎn)稱(chēng)TTL電路。（1）型號(hào)的規(guī)定

按現(xiàn)行國(guó)家標(biāo)準(zhǔn)規(guī)定，TTL集成電路的型號(hào)由五部分構(gòu)成，現(xiàn)以CT74LS04CP為例說(shuō)明型號(hào)意義。

CT74LS04CP

第五部分用字母表示器件封裝

第四部分用字母表示器件工作溫度

第三部分是器件系列和品種代號(hào)

第二部分表示器件的類(lèi)型，T代表TTL電路

第一部分是字母C，表示符合中國(guó)國(guó)家標(biāo)準(zhǔn)（2）引腳讀識(shí)

TTL集成電路通常是雙列直插式外形。根據(jù)功能不同，有8~24個(gè)引腳，引腳編號(hào)判讀方法是把凹槽標(biāo)志置于左方，引腳向下，逆時(shí)針自下而上順序排列。

TTL引腳編號(hào)排列74LS00為2輸入四與非門(mén)，其引腳排列見(jiàn)圖（a）；74LS86為2輸入四異或門(mén)集成電路，其引腳排列見(jiàn)圖（b）。

圖（a）74LS00引腳排列圖

圖（b）74LS86引腳排列圖

●TTL集成電路的功耗較大，且電源電壓必須保證在4.75~5.25V的范圍內(nèi)才能正常工作，為避免電池電壓下降影響電路正常工作，建議使用穩(wěn)壓電源供電?！馮TL電路的電源的正負(fù)極性不允許接錯(cuò)，否則可能造成器件的損壞?！駷榉乐垢蓴_，增加工作的穩(wěn)定性，TTL電路若有不使用的多余輸入端一般不能懸空。與非門(mén)多余端應(yīng)將其接至固定的高電平，或門(mén)和或非門(mén)多余端應(yīng)將其接地，●在電源接通的情況下，不可插拔集成電路，以避免電流沖擊造成永久損壞?！馮TL電路的輸入端不能直接與高于+5.5V或低于-0.5V的低內(nèi)阻電源連接，否則可能會(huì)損壞器件?！馮TL電路的輸出端不允許與正電源或地端短路，必須通過(guò)電阻與正電源或地端連接。

2．CMOS門(mén)電路（1）種類(lèi)

CMOS電路主要有以下三個(gè)子系列的產(chǎn)品：①4000系列②40H××系列③74HC××系列（2）型號(hào)的規(guī)定

CMOS集成電路的型號(hào)由五部分構(gòu)成，

CC4066EJ

第五部分用字母表示器件封裝

第四部分用字母表示器件工作溫度

第三部分是器件系列和品種代號(hào)

第二部分表示器件的類(lèi)型，C代表CMOS電路

第一部分是字母C，表示符合中國(guó)國(guó)家標(biāo)準(zhǔn)

（3）引腳讀識(shí)

CMOS集成電路通常是雙列直插式外形，引腳編號(hào)判讀方法與TTL電路相同。

●以電池為供電電源的數(shù)字電路，建議選用CMOS集成電路較為合適?！馛MOS集成電路的電源電壓一般為10V，電源電壓的極性不能接錯(cuò)。●平時(shí)要用防靜電材料存放CMOS集成電路，切不可放在易產(chǎn)生靜電的泡沫塑料、塑料袋中。組裝及調(diào)試時(shí)應(yīng)注意電烙鐵、儀表、工作臺(tái)等良好接地，操作人員的服裝和手套應(yīng)選用防靜電的材料制成?！馛MOS集成電路不使用的多余輸入端不能懸空。CMOS集成電路的與門(mén)和與非門(mén)多余端應(yīng)接至固定的高電平，或門(mén)和或非門(mén)多余端應(yīng)接地?！裨陔娫唇油ǖ那闆r下，不可插拔集成電路，以避免造成器件的永久損壞?！馛MOS集成電路的輸出端不允許與正電源或地端短路，必須通過(guò)電阻與正電源或地端連接?！癞?dāng)電路的工作頻率較低時(shí)，可選用COMS集成電路；當(dāng)電路的工作頻率較高時(shí)（例如1MHz以上），建議選用TTL電路。

1．TTL與非門(mén)功能的簡(jiǎn)單測(cè)試方法，用萬(wàn)用表直流電壓擋測(cè)出相應(yīng)的輸出邏輯電平，并將結(jié)果記錄于表中。（1）74LS00接通+5V電源(14腳接電源正極，7腳接電源負(fù)極)。（2）用萬(wàn)用表直流電壓擋測(cè)與非門(mén)輸出端電壓(3、6、8、11腳對(duì)地的電壓)。輸出低電平為0狀態(tài)，輸出高電平為1狀態(tài)。（3）按表7-12要求輸入信號(hào)，并將結(jié)果記錄在下表中。表7-1274LS00與非門(mén)邏輯功能測(cè)試G1門(mén)G2門(mén)G3門(mén)G4門(mén)A1B1Y1A2B2Y2A3B3Y3A4B4Y4010101011010101011111111000000002．CMOS或非門(mén)功能測(cè)試（1）CC4001接通+10V電源(14腳接電源正極，7腳接電源負(fù)極)。（2）用萬(wàn)用表直流電壓擋測(cè)或非門(mén)輸出端電壓(3、4、10、11腳對(duì)地電壓)。（3）輸入端通過(guò)1kΩ電阻接正電源+VDD為l狀態(tài)，輸入端接地為0狀態(tài)。按表7-13輸入信號(hào)，測(cè)出相應(yīng)的輸出邏輯電平，并將結(jié)果記錄于表7-13中。表7-13CC4001或非門(mén)邏輯功能測(cè)試G1門(mén)G2門(mén)G3門(mén)G4門(mén)A1B1Y1A2B2Y2A3B3Y3A4B4Y401010101101010101111111100000000在數(shù)字電路中，是由邏輯門(mén)電路來(lái)實(shí)現(xiàn)一定的邏輯功能，邏輯函數(shù)的簡(jiǎn)化就意味著實(shí)現(xiàn)該功能的電路簡(jiǎn)化，能用比較少的門(mén)電路實(shí)現(xiàn)相同的邏輯功能，不僅有利于節(jié)省器件，而且還可提高工作的可靠性。7.4.1

邏輯代數(shù)運(yùn)算法則1．邏輯代數(shù)的基本公式

7.4邏輯代數(shù)運(yùn)算法則及邏輯函數(shù)化簡(jiǎn)7.4.2

邏輯函數(shù)的公式化簡(jiǎn)法

1．并項(xiàng)法利用公式，把兩項(xiàng)合并為一項(xiàng)，并消去一個(gè)變量。例題