電子技術基礎課件：觸發(fā)器及其應用

觸發(fā)器及其應用下頁總目錄1）掌握基本RS、JK、D觸發(fā)器的邏輯功能；2）了解基本RS觸發(fā)器輸入信號RD和SD控制作用。3）學會基本RS觸發(fā)器的邏輯功能測試。8.3.1任務一觸發(fā)器及其應用下頁上頁首頁1．實驗目的2．實驗原理

觸發(fā)器是具有記憶功能的二進制信息存儲器件，是時序電路中的核心器件之一。

觸發(fā)器具有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯“1”和“0”。在不同的輸入信號作用下其輸出可以置成1態(tài)和0態(tài)，且當輸入信號消失后，觸發(fā)器獲得的新狀態(tài)能保持下來。

根據觸發(fā)器的邏輯功能的不同，又可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T′觸發(fā)器等。下頁上頁首頁

1）基本RS觸發(fā)器

圖8-56是由兩個與非門互為交叉反饋構成的基本RS觸發(fā)器，它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器。具有置0、置1和保持的功能?；綬S觸發(fā)器也可以用兩個或非門組成，此時為高電平觸發(fā)有效。下頁上頁首頁圖8-56基本RS觸發(fā)器

2）JK觸發(fā)器

JK觸發(fā)器是一種邏輯功能完善、使用靈活、通用性強的集成觸發(fā)器，它可以完成觸發(fā)器所具有的送數、記憶和計數等全部功能，J、K輸入端是觸發(fā)器的數據輸入端，根據這兩個輸入端的四種不同二進制組合，在同步時鐘控制下，觸發(fā)器可以完成置0、置1、保持和計數四種邏輯功能。下頁上頁首頁

本實驗采用74LS112雙下降沿觸發(fā)的JK觸發(fā)器，具有各自獨立的直接清零、置1、計數、保持的功能。引腳功能如圖8-57所示。JK觸發(fā)器廣泛用于計數、分頻、時鐘脈沖發(fā)生等電路中，它的特征方程是：下頁上頁首頁圖8-5774LS112引腳排列圖

3）D觸發(fā)器

D觸發(fā)器是一種使用廣泛的集成觸發(fā)器，其狀態(tài)變更的時刻由同步時鐘CP控制，狀態(tài)變更的去向由輸入D端的輸入信號決定，它在采用單線輸入信號的同時，解決了基本RS觸發(fā)器的輸入約束問題，消除了輸出狀態(tài)的不定現(xiàn)象。在輸入信號為單端的情況下，D觸發(fā)器用起來最為方便，廣泛應用于數據鎖存，移位寄存，分頻和波形發(fā)生等。下頁上頁首頁

本實驗使用的74LS74，見圖8-58所示為雙上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時鐘到來前輸入端的狀態(tài)。它的狀態(tài)方程為：下頁上頁首頁圖8-5574LS74引腳排列圖

4）不同類型時鐘觸發(fā)器間的轉換

在實驗過程中，大多使用的為JK觸發(fā)器和D觸發(fā)器，往往各種的觸發(fā)器都會有需求，可以利用轉換的方法獲得具有其他功能的觸發(fā)器。圖8-59為JK觸發(fā)器轉換為D、T、T′觸發(fā)器的轉換電路。下頁上頁首頁圖8-59JK觸發(fā)器分別轉換為D、T、T′

觸發(fā)器的轉換電路圖8-60為D觸發(fā)器轉換為JK、T、T′觸發(fā)器的轉換電路。下頁上頁首頁圖8-60D觸發(fā)器分別轉換為JK、T、T′

觸發(fā)器的轉換電路3.實驗儀器設備1）直流穩(wěn)壓電源2）邏輯電平開關與顯示3）單次脈沖源4.實驗器材

集成塊：74LS11274LS7474LS00下頁上頁首頁5.實驗內容與步驟

（1）基本RS觸發(fā)器邏輯功能的測試

按圖8-56用兩個與非門組成基本RS觸發(fā)器，異步輸入端接邏輯電平開關，輸出端Ｑ接邏輯電平顯示，改變輸入端的狀態(tài)組合，觀察輸出端記錄實驗結果。下頁上頁首頁

（2）JK觸發(fā)器邏輯功能測試

1）異步輸入端功能測試

從集成塊74LS112中任選一個JK觸發(fā)器,將端分別接邏輯電平開關，CP端接單次脈沖源(下降沿)，Ｑ端接邏輯電平顯示。按表8-23的要求改變（JKCP處于任意狀態(tài)）的狀態(tài)組合，觀察輸出端Ｑ并記錄實驗結果。下頁上頁首頁表8-23

2）JK觸發(fā)器邏輯功能測試

按表8-24的要求改變J、K、CP端狀態(tài)，并用端對觸發(fā)器進行異步置位或復位，觀察Ｑ端狀態(tài)變化，將實驗結果記錄表中。下頁上頁首頁表8-24

（3）D觸發(fā)器邏輯功能測試

1）異步輸入端功能測試

測試方法同上，將實驗結果記入表8-25中。下頁上頁首頁表8-2