計算機組成原理復習資料

計算機五大部件：運算器、存儲器、掌握器、輸入設施、輸出設施

運算器：完成算數和規(guī)律運算，并將運算的中間結果暫存在運算器

存儲器：存放數據和程序

掌握器：掌握、指揮程序和數據的輸入、運行及處理運算結果

輸入設施：將人們熟識的信息形式轉換為機器能識別的信息形式

輸出設施：將機器運算結果轉換為人們熟識的信息形式

硬件名詞解釋：

寄存器：暫存指令、數據、地址的存儲設施

算數規(guī)律單元（ALU）:完成算數規(guī)律運算

存儲器：存放數據和程序

字：一個存儲單元中存放的一串二進制代碼

字節(jié)：8位二進制代碼

字長：字的長度

容量：存儲單元個數*存儲字長

地址：存儲單元的編號

CPU:中心處理器,包含掌握器和運算器

主機：CPU與主存儲器

主存：存放數據與程序，可直接與CPU交換信息

輔存：

總線：連接多個部件的信息傳輸線，各部件共享的傳輸介質

數據：

兼容：

指令流：

地址流

如何區(qū)分存儲器中的指令和數據：執(zhí)行階段取出的是數據，取址階段取的是指令

總線分類:

1.片內總線

芯片內部的總線

2.系統(tǒng)總線

CPU、IO設施、主存之間的信息傳輸線

2.1數據總線傳輸各部件的數據信息，雙向傳遞

2.2地址總線指出數據總線上的數據在主存單元的地址或10設施的地址，單向

2.3掌握總線發(fā)出各種掌握信號的傳輸線，雙向

3.通信總線

計算機系統(tǒng)之間或與其他系統(tǒng)間的通信

2.1串行通信數據在單條1位寬的傳輸線上，一位T立按挨次分時傳送

2.2并行通信數據在多條并行1位寬的傳輸線上同事傳送

總線掌握

包括判優(yōu)掌握和通信掌握，總線掌握器統(tǒng)一管理總線的一系列問題

1.判優(yōu)掌握由總線掌握器按肯定的優(yōu)先等級挨次確定哪個設施能使用總線

1.1鏈式查詢總線同意信號BG串行地從一個10接口送到下一個10接口,若BG

到達的10接口有總線懇求就不再往下傳，該借口獲得總線使用權并建立總線忙BS信號。

離總線掌握器近的設施有最高優(yōu)先級，只需很少幾根線就能實現總線掌握，但對電路故障

很敏感，且優(yōu)先級低的設施很難獲得懇求。

1.2計數器定時查詢總線掌握器接到BR送來的總線懇求信號后，在總線未被使用的

狀況下（BS=0）內部的計數器開頭計數，并通過設施地址線向各設施發(fā)出一組地址信號。

當某個懇求占用總線的設施地址與計數值全都時，便獲得總線使用權。優(yōu)先次序可以轉變，

但增加了掌握線，掌握較為簡單。

13獨立懇求方式每臺設施均有一對總線懇求線?口總線同意線，設施需要使用總線

時便發(fā)出該設施懇求信號，總線掌握器內部有一排隊電路，依據優(yōu)先次序確定響應哪一臺

設施懇求。響應速度快，優(yōu)先次序掌握敏捷，但掌握線數量多，總線掌握更簡單。

選擇題

移碼主要用于浮點數中的階碼

運算器負責算數運算和規(guī)律運算

EPROM指光擦除可編程的只讀存儲器

變址尋址中操作數有效地址等于變址寄存器內容加上形式地址

若浮點數用補碼表示，則推斷運算結果是否為規(guī)格化數的方法是數符與尾數小數點后

第一位數字相異為規(guī)格化數

外圍設施指除了CPU和內存以外的其他設施

中斷向量地址是中斷服務例行程序入口地址的指示器

某計算機字長16位,存儲容量是64KB,若按字編址，則尋址范圍是32K

發(fā)生中斷懇求的條件之一是一條指令執(zhí)行結束

機器周期通常采納主存中存取一個指令字的最短時間來規(guī)定

系統(tǒng)總線中掌握線的功能是：供應主存、I。接口設施的掌握信號和響應信號

-RAM芯片，容量為512*8位,包括電源和接地端，該芯片引出線最小數目是19

在微型機系統(tǒng)中，外圍設施通過設施掌握器與主板的系統(tǒng)總線相連接

CPU中跟蹤J旨令后繼地址的寄存器是程序計數器

某寄存器中的值有時是地址，因此只有計算機的指令才能識別它

指令采納目勵尋址方式可以實現程序的條件轉移或無條件轉移

單地址指令中為了完成兩個數的算數運算，除地址碼指明的一個操作書外，另一個數

常采納隱含尋址方式

在集中式總線仲裁中，獨立懇求方式響應時間最快

硬布線掌握器是一種由門電路和觸發(fā)器構成的簡單樹形網絡所形成的規(guī)律電路

主機中能對指令進行譯碼的是：掌握器

馮諾依曼機工作方式基本特點是：按地址訪問并挨次執(zhí)行指令

下面對總線的描述準確完備的概念是：兩種信息源的代碼不能在總線中同時傳送

同步信號之所以比異步信號具有較高的傳輸頻率是由于：同步通信用一個公共的時鐘

信號進行同步

有關Cache的說法正通的是：CPU內外都可設置cache

在下面描述PQ總線基本概念中，不正確的表述是：系統(tǒng)中允許只有一條PQ總線

總線中地址線的作用是：制定主存單元和10設施接口電路的選擇地址

存儲周期是指：存儲器進行連續(xù)寫操作所允許的最短時間間隔

機器字長32位,其存儲容量為4MB,若按字編址，其尋址范圍是：0-1MW

在關中斷狀態(tài)下，不行響應的中斷是：可屏蔽中斷

在中斷響應過程中，爰護PC的作用是：使中斷返回時能回到斷點處連續(xù)原程序的執(zhí)

在獨立懇求方式下，若有幾個設施，則：有幾個總線懇求信號和幾個總線響應信號

填空題

CPU與主存，輸入輸出接口和系統(tǒng)總線合稱為主機

在浮點補碼加減運算中，當運算結果的尾數不是左規(guī)和右規(guī)形式時，需要進行規(guī)格化

操作

由若干一位加法器構成多位加法器時，進位可采納串行進位法和并行進位法

計算機系統(tǒng)中的存儲器分為內存和外存。在CPU執(zhí)行程序時，將指令存放在：R中

指令的編碼將指令分成操作碼、地址碼等字段

在微程序掌握中，計算機執(zhí)行一條指令的過程就是依次執(zhí)行一個確定的微指令序列的

過程

微指令執(zhí)行時，產生后續(xù)微地址的方法主要有計數器方式、斷定方式

一條機器指令的執(zhí)行可以與一段微指令構成的微程序相對應。微指令可由一系列微命

令組成

操作數的存儲位置隱含在指令的操作碼中,這種尋址方式是隱含尋址

存儲器間接尋址方式指令給出的是操作數的有效地址所在的存儲器地址，CPU需要訪

問內存單元才能獲得操作數

微命令的編碼表示法是把一組相斥性的微指令信號編碼在一起

在寄存器之間建立數據通道的任務是由操作掌握器來完成的

DMA操作方式主要通過單字節(jié)方式、連續(xù)方式、懇求方式三種方式。操作類型：數

據傳送、數據校驗、數據檢索。

Cache是高速緩沖存儲器（簡稱快存），是為了解決CPU和主存之間速度不匹配問題

而設置的。

建立高速緩沖存儲器理論依據是程序訪問的局部性。

常用的地址映射方式有直接映射、全相聯映射、組相聯映射三種。

地址映射是用來確定虛和實之間的規(guī)律關系。

信息在總線上有三種傳送方式有三種分別為：串行傳送；并行傳送；并串行傳送。

對存儲器的要求是容量大，速度快,成本低為了解決這三方面的沖突，計算機采納多

級存儲和體系結構。

存儲器的技術指標主要有存儲容量、存取時間、存儲周期和存儲器帶寬。

CPU能直接訪問Cache和內存，但不能直接訪問外存。

計算機存儲系統(tǒng)一般指CPU內的寄存器、Cache,主存、外存、后備存儲器等五個層

次。

主存儲器和CPU之間增加Cache的目的是解決CPU和主存之間的速度匹配問題。

存儲周期是指為存儲器進行連續(xù)讀和寫操作所允許的最短時間間隔。

DRAM存儲器的刷新一般有集中式、分散式和異步式三種方式，之所以刷新是由于有

電荷泄露、需要定期補充。

虛擬存儲器指的是主存-外存層次，它給用戶供應了一個比實際空間大得多的虛擬地

址空間。

存儲程序并按地址挨次執(zhí)行，這是馮諾依曼型計算機的工作原理。

層次化存儲體系涉及到主存、輔存、Cache和寄存器，按存取時間由短至長的挨次是

寄存器,Cache,主存,皆存。

靜態(tài)存儲單元是由晶體管構成的雙穩(wěn)態(tài)電路，保證記憶單元始終處于穩(wěn)定狀態(tài)，存儲

的信息不需要刷新（或恢復）。

三級存儲器系統(tǒng)是指高緩、內存、外存。

在計算機系統(tǒng)中，地址總線的位數打算了內存儲器最大的可尋址空間。數據總線的位

數與它的工作頻率的乘積正比于該總線最大的輸入/輸出力量。

靜態(tài)存儲器是由晶體管構成的：雙穩(wěn)態(tài)電路，存儲器的住處不需要：刷新

建立高速緩沖的理論依據是：程序訪存的局部性原理

Cache是一種：SRAM存儲器

DMA操作主要采納：停止CPU訪問主存、周期挪用、DMA與CPU交替訪問

推斷題

8421碼就是二進制V

只要運算器具有加法器和移位功能，再增加一些掌握規(guī)律，計算機就能實現各種算數

運算V

CPU訪問存儲器的時間是由存儲器容量打算的，存儲器容量越大訪問存儲器就需的時

間越長X

一般狀況下,ROM和RAM在存儲體中是統(tǒng)一編址的V

擴展操作碼是一種優(yōu)化技術，它使操作碼的長度隨地址碼和削減而增加，不同地址的

指令可以具有不同長度的操作碼V

RISC的主要設計目標是削減指令書，降低軟硬件開銷V

與微程序掌握器相比，組合規(guī)律掌握器的速度較快V

在CPU中，譯碼器主要用在運算器中選擇多路輸入數據中的某一路數據送到ALUX

組成總線不僅要有傳輸信息的傳輸線，還應有實現總線傳輸掌握的器件，既總線緩沖

器和總線掌握器V

全部的數據傳送方式都必需由CPU掌握實現X

CPU在響應中斷后可以馬上響應更高優(yōu)先級的中斷懇求X

為了保證中斷服務程序執(zhí)行完畢以后，能正確返回到被中斷的斷點連續(xù)執(zhí)行程序，必

需進行現場保存操作V

掌握存儲器是用來存放微程序的存儲器，它應當比主存儲器速度快V

DMA設施的中斷級況比其他外設高，否則可能引起數據丟失V

打算計算機計算精度的主要技術指標一般是指計算機的字長。V

計算機"運算速度”指標的含義是指每秒鐘能執(zhí)行多少條操作系統(tǒng)的命令。X。"運算

速度"指標的含義是指每秒鐘能執(zhí)行多少條指令。

采用大規(guī)模集成電路技術把計算機的運算部件和掌握部件做在一塊集成電路芯片上,

這樣的一塊芯片叫做單片機。X。計算機的運算部件和掌握部件做在一塊集成電路芯片上，

這樣的一塊芯片叫做微處理器。

某R進位計數制，其左邊1位的權是其相鄰的右邊1位的權的R倍。V

在計算機中，所表示的數有時會發(fā)生溢出，其根本緣由是計算機的字長有限。V

流水線中相關總是指在一段程序的相鄰指令之間存在某種關系，這種關系影響指令的

并行執(zhí)行V

對一個并行寄存器來說只要始終脈沖到來，便可以從輸出端同時輸出各位數據X

DMA掌握器和CPU可以同時使用總線X

在浮點運算起中階碼部件可實現加減乘除四則運算X只有加減

中斷屏蔽技術是用中斷屏蔽寄存器對中斷懇求線遂行屏蔽掌握，因此只有多級中斷系

統(tǒng)才能采納中斷屏蔽技術X

（全部正確描述）

在微型計算機寬闊領域中，會計電算化屬于計算機數據處理方面的應用。

計算機的內存儲器是由RAM和ROM兩種半導體存儲器組成。

使用微機的過程中突然斷電，RAM的保存信息會丟失ROM的保存信息不受影響。

半導體ROM是一種非易失性存儲器。

一般狀況下，RAM和ROM在存儲體中是統(tǒng)一編制的。

靜態(tài)RAM和動態(tài)RAM是一種易失性存儲器。

Cache的功能全部由硬件實現.

和主存統(tǒng)一編制，即在空間的某一部分屬于錯中字塊保存的

CacheCacheoCache

是主存中相應字塊的副本，Cache是一種緩沖,而不是與主存處于同等地位的存儲器，故

不需要占用主存空間。

DMA掌握器和CPU不能同時使用總線。

CPU響應DMA懇求后CPU內部寄存器的內容不會被破壞。

打算計算機計算精度的主要技術指標是計算機的字長。

三態(tài)門是靠允許/禁止輸出端上加入規(guī)律1或者規(guī)律0和高阻抗狀態(tài)。大多數微型計算

機的總線由地址總線數據總線掌握總線完成。

對外設的統(tǒng)一編制是給每一個外設至少設置一個地址碼。

外部設施中斷不能馬上得到CPU的響應。

計算機運算速度的重要指標，是每秒執(zhí)行多少條指令。

DMA只能是用于主存與外設之間數據交換方式。

一個更高優(yōu)先級的中斷懇求不肯定中斷另一個中斷處理程序的執(zhí)行。

（當Cpu處于關中斷狀態(tài)或者更高級的中斷源被屏蔽，不能中斷）

一個通道可以連接多個掌握器，而一個掌握器又可以連接若干臺同類型的外部設施。

組成總線不僅要有傳輸信息的傳輸線，還應有實現總線傳輸掌握的器件，即總線緩沖器

和總線掌握器。

大多數微型機的總線由地址總線、數據總線、掌握總線組成，因此，他們是三總線類

型。（他們三者是指總線的類型，不是指總線的結構1

磁帶存儲器是紀錄數字信號的設施。不是模擬信號的設施。

輸入輸出設施的尋址方式是統(tǒng)一編制和獨立編制。

DMA設施的中斷級況比其他外設高，否則可能引起數據丟失。

一旦中斷懇求消失,CPU必需執(zhí)行完當前指令后,才可以轉去受理中斷。

在各種數據磁紀錄方式，改進是調頻制的紀錄密度最高。

鍵盤屬于輸入設施，但顯示器上顯示的內容既有機器的輸出結果，又有用戶通過鍵盤

輸

入的內容，所以顯示器既是輸入設施，又是輸出設施

答案：錯，顯示器無論是輸出機器的結果還是輸出鍵盤輸入的內容均是向用戶輸出信

息，所以顯示器應屬于輸出設施

在多重中斷系統(tǒng)中，cpu響應中斷后可以馬上響應更高優(yōu)先級的中斷懇求。

（在愛護斷點和現場和開中斷之前不會馬上響應）

28、中斷級別最高的不肯定是不行屏蔽中斷。（與設計有關8086/8088內部中斷就高）

為了保證中斷服務程序執(zhí)行后能正確的返回到被中斷的程序斷點處連續(xù)執(zhí)行程序，必

需現場愛護。

Cpu響應中斷時暫停當前程序的運行，自動轉去執(zhí)行中斷服務程序。

關中斷是允許中斷觸發(fā)器EINT=0,CPU不允許響應任何中斷。

CPU響應中斷后不是由用戶通過關中斷指令置0允許中斷觸發(fā)器，而是由硬件（中斷

隱指令）自動完成。

中斷方式一般適合隨機消失的服務。

CPU訪問存儲器的時間是由存儲體的容量打算的，存儲容量越大,訪問存儲器所需的時

間越長。（主存是隨機存儲器，訪問時間一樣與容量無關）

簡答題

P93字、位擴展

馮諾依曼計算機的主要設計思想是什么，它包括哪些組成部分？

答:馮諾依曼型計算機的主要設計思想是:采納存儲程序的方式，編好的程序和數據存

放在同一個存儲器中，計算機可以在無人干預的狀況下自動完成逐條取出指令和執(zhí)行指令

的任務；在機器內部，指令和數據均采納二進制碼表示，指令在存儲器中按挨次存放。其

主要組成部分有：運算器、掌握器、存儲器、輸入輸出設施，以及總線。

存儲器系統(tǒng)的層次結構可以解決那些問題，實現存儲結構的先決條件是什么，用什么

度量？

答：存儲器層次結構可以提高計算機存儲系統(tǒng)的性能價格比，即在速度方面接近最高

級的存儲器,在容量和價格方面接近最低級的存儲器。實現存儲器層次結構的先決條件是

程序局部性，即存儲器訪問的局部性是實現存儲器層次結構的基礎。其度量方法主要是存

儲系統(tǒng)的命中率，由高級存儲器向低級存儲器訪問數據時，能夠得到數據的概率。

為什么要有cache?

主存把CPU要訪問的信息提前送到緩存，避開CPU與10設施爭搶訪存，削減空等提

高效率；解決CPU與主存速度不匹配的問題

主存與Cache之間為什么要建立地址映射，請簡述三中不同的地址映射？

與主存容量相比，Cache的容量很小，它保存的內容只是主存內容的一個子集。為了

把主存塊放到Cache中，必需應用某種方法把主存地址定位到Cache中，稱作地址映射。

地址映射方式有全相聯方式、直接方式和組相聯方式三種：

全相聯映射方式：將主存的一個塊映射到Cache中的任意一塊上。

直接映射方式：一個主存塊只能映射到Cache的一個特定位置上去。

組相聯映射方式：將Cache分成u組，每組v塊，主存塊存放到哪個組是固定的，至

于存到該組哪一塊則是任意的。主存地址格式P120

CPU對DAM懇求和中斷懇求的響應時間是否一樣，為什么？

答：響應時間不同。CPU響應DMA方式在指令周期的任一存取周期結束時，響應中

斷在指令執(zhí)行結束時。緣由：采納DMA方式交換數據，數據輸入輸出的速度很快，CPU

必需以更短的時間查詢和響應，否則數據丟失。

DMA交換數據三種方法：停止CPU訪問主存、周期挪用、DMA與CPU交替訪問

工作過程：預處理、數據傳送、后處理

DMA與中斷方式比較：

1.從數據傳送看，中斷靠程序傳送，DMA靠硬件傳送

2.中斷有處理特別的力量,DMA沒有，主要用于大批數據的傳送

3.從CPU響應時間看，中斷在一條指令執(zhí)行結束時響應，DMA可在指令周期內任一

存取周期結束時響應

4.中斷方式中斷現行程序需愛護現場，DMA不用

5.DMA優(yōu)先級比中斷高

為什么要把存儲系統(tǒng)細分為若干個級別，目前微機的存儲系統(tǒng)主要有哪幾級存儲器，

是如何分工的？

答：為了解決存儲容量、存取速度和價格之間的沖突，通常把各種不同存儲容量、不

同存取速度的存儲器按肯定的體系結構組織起來，形成一個統(tǒng)一整體的存儲系統(tǒng)。目前微

機中最常見的是三級存儲系統(tǒng)。

主存儲器可由CPU直接訪問,存取速度快但存取容量小，一般用來存放當前正在執(zhí)行

的程序和數據。

幫助存儲器設置在主機外部，它的存儲容量大，價格較低，但存取速度較慢，一般用

來存放臨時不參加運行的程序和數據，CPU不能直接訪問幫助存儲器。

當CPU速度很高時為了使訪問存儲器的速度能與CPU的速度匹配又在主都口CPU

之間增設了一級cache,它的讀寫速度比主存更快，但容量更小，用于存放當前正在執(zhí)行

的程序中的活躍部分的副本，以便快速的向CPU供應指令和數據。

三級存儲系統(tǒng)最終的效果是：速度接近于cddie的速度，容量是輔存的容量，每位的

價格接近于輔存。

計算機存儲系統(tǒng)分為哪幾個層次？每一層采納的存儲介質主要是什么？其存儲容量和

存取速度的相對關系如何？

緩存-主存、主存-輔存

數據總線在一個總線周期中并行傳送64位數據，總線時鐘頻率是100MHZ,總線寬

度是多少？64/8=8B8Bxl00MHZ=800MB/s

CPU包括哪幾個工作周期，每個周期分別的作用是什么？

答：CPU包括取指、間址、執(zhí)行、中斷四個工作周期

取指周期作用：取出指令并將其存放在IR寄存器中

間址周期作用：完成取操作數有效地址的任務

執(zhí)行周期作用：依據不同的指令完成不同的微操作

中斷周期作用：在執(zhí)行周期結束后，CPU要查詢是否有懇求中斷的大事發(fā)生，若有則

轉入中斷周期。在中斷周期，由中斷隱指令自動完成愛護斷點、查找中斷服務程序入口地

址以及硬件關中斷的操作。

完整的總線傳輸周期包括哪幾個階段？簡要敘述每個階段的工作。（P59）

①申請安排階段：由需要使用各總線的主模塊（或主設施）提出申請，經總線仲裁機

構打算下一傳輸周期的總線使用權授于某一申請者。（主模塊申請，總線仲裁打算）

②尋址階段：取得了使用權的主模塊通過總線發(fā)出本次要訪問的從模塊（或從設施）

的地址及有關命令，啟動參加本次傳輸的從模塊。（主模塊向從模塊給出地址和命令）

③傳數階段：主模塊和從模塊進行數據交換，數據由源模塊發(fā)出，經數據總線流入目

的模塊。（主模塊和從模塊交換數據）

④結束階段：主模塊的有關信息均從系統(tǒng)總線上撤除，讓出總線使用權。（主模塊撤消

有關信息）

請簡述Cache的基本工作過程。

答當CPU讀取主存中一個字時便發(fā)出此字的內存地址到Cache和主存。此時Cache