《TMS320C3X系列-DSP原理與開發(fā)技術》課件第8章

第8章DSP最小系統(tǒng)的設計與

程序引導

8.1TI公司DSP主要外圍器件選擇8.2基于TMS320VC33的DSP最小系統(tǒng)設計8.3DSP與外圍存儲器的接口

8.43.3?V和5?V混合邏輯系統(tǒng)設計

8.5程序引導功能的實現(xiàn)

本章小結思考題與習題

8.1TI公司DSP主要外圍器件選擇

TI公司的外圍器件與TI公司的DSP結合使用有很大的好處，其外圍器件可以和DSP進行無縫連接。器件與器件之間不需要任何的連接或轉換器件。這樣既可以減少PCB的尺寸，也降低了系統(tǒng)的開發(fā)難度。由于它們同為TI公司的產品，很多器件可以固定搭配使用，減少了器件選型的煩惱。TI公司在CC開發(fā)環(huán)境中提高了插件使用功能，可以用于外圍器件的開發(fā)，非常方便。

DSP系統(tǒng)構成的常用芯片有如下幾種：

(1)?電源：TPS73HD3xx，TPS7333，TPS56100，PT64xx，…

(2)?FLASH：AM29F400，AM29LV400，SST39VF400，…

(3)?SRAM：CY7C1021，CY7C1009，CY7C1049，…

(4)?FIFO：CY7C425，CY7C42x5，…

(5)?Dualport：CY7C136，CY7C133，CY7C1342，…

(6)?SDRAM：HY57V651620BTC，…

(7)?PCI：PCI2040，CY7C09449，…

(8)?USB：AN21xx，CY7C68xx，…

(9)?A/D，D/A：ADS7805，TLV2543，…

DSP的速度較快，要求譯碼的速度也必須快。同時，DSP系統(tǒng)中也經(jīng)常需要外部快速器件的配合，這部分的功能多用可編程器件實現(xiàn)。我們知道FPGA/CPLD的時序嚴格，速度較快，可編程性好，易于產品升級，非常適合于實現(xiàn)譯碼和專門電路。因此在DSP系統(tǒng)中多用FPGA/CPLD。對于C3x系列的DSP只能同異步的存儲器直接相連。VC33DSP的最高速度為75?兆次/秒。為了保證DSP無等待運行，需要外部存儲器的存取時間小于12?ns。可參考使用以下存儲器：

ROM：AM29LV400-55(SST39VF400)256K?×?16，55?ns，3.3?V供電，加入3個等待狀態(tài)；

SRAM：CY7C1021V33-1564K?×?16，15?ns，3.3?V；

CY7C1009V33-15128K?×?16，15?ns，3.3?V；

CY7C1041V33-15256K?×?16，15?ns，3.3?V。8.2基于TMS320VC33的DSP最小系統(tǒng)設計8.2.1電源設計為了獲得更好的電源性能，TMS320VC33芯片采用了雙電源供電機制，即I/O電源(DVDD)3.3?V和內核電源(CVDD)1.8?V，其中I/O電源可以實現(xiàn)直接與外部低電壓器件接口，而內核電源主要為CPU和其他外設邏輯提供電壓。TMS320VC33采用這樣的電壓配置方案，與TMS320C31相比，功耗降低了約一個數(shù)量級，進一步提高了系統(tǒng)的穩(wěn)定性。由于采用了雙電源，在設計時就需要考慮加電順序的問題，理想情況下，DSP芯片上的兩個電源同時加電。DVDD的最大電壓不允許超過4?V，而CVDD不允許超過2.4?V，否則芯片就會被損壞。在大部分數(shù)字系統(tǒng)中提供給器件的電壓主要有3.3?V和5?V，下面討論這兩種情況下的芯片供電機制。如圖8.1所示，從5?V生成工作電壓，在這種設計中主要通過兩個電壓調節(jié)器產生3.3?V和1.8?V的電壓。在圖8.2中，DVDD直接使用外部提供的3.3?V電壓，只需要通過一個電壓調節(jié)器產生1.8?V的CVDD電壓。圖8.1從5?V產生雙電源圖8.2從3.3?V產生雙電源目前芯片制造商已經(jīng)提供了多種類型的電源芯片來支持DSP電源設計。例如對于單3.3?V電壓的輸出可以選用TI公司的TPS7133、7233或者MAXIM公司的Max604，另外還可以利用TI公司的TPS7101獲得1.2～9.75?V可以調節(jié)的電壓，或通過TPS73HD318芯片可以直接輸出TMS320VC33芯片所需要的3.3?V和1.8?V兩路電壓。8.2.2復位信號的產生

DSP在上電瞬間，TMS320VC33處理器的狀態(tài)是不確定的，無法進行數(shù)字信號處理運算。因此，TMS320VC33支持一個非屏蔽的外部復位信號()，以將處理器置入一個已知的狀態(tài)。TMS320VC33的復位是通過在引腳上置10個H1周期以后的低電平來實現(xiàn)的。一旦加上了一個合適的復位脈沖處理器，將執(zhí)行以下的操作：

(1)外設復位；

(2)將CPU寄存器裝載0值；

(3)從零單元提取復位的量，它包含了系統(tǒng)的初始化程序的地址；

(4)執(zhí)行初始化程序。初始化程序在硬件復位時執(zhí)行如下功能：

(1)允許所有中斷；

(2)禁止溢出方式；

(3)將數(shù)據(jù)存儲器頁指針置為零；

(4)將內部存儲器填充為零。另外，還有一種復位方式為手動復位。這種復位的結果是DSP系統(tǒng)停止在運行的程序，并執(zhí)行與上電復位相同的操作。上面已經(jīng)提到，為了使系統(tǒng)被復位信號正確地初始化，復位信號的脈沖寬度必須至少為10個H1周期以上。如果DSP芯片為TMS320VC33，工作在55?MHz，則＝0的時間至少為360?ns。不過上電之后，系統(tǒng)的振蕩器達到穩(wěn)定工作狀態(tài)需要20?ms，甚至更長的時間。一般來說，上電復位時，在復位引腳上置100～200?ms的一個低電平脈沖是比較合適的。實現(xiàn)DSP的復位功能常用以下三種方案。

1．方案1如圖8.3所示，復位引腳的電壓由R1和C1網(wǎng)絡控制。由

U=VCC[I-e-cosC3]

t=R3C1ln[1-U/VCC]取

R2=100kW，C1=4.7mF，VCC=5V當U=1.5V時，t=167ms。工作原理分析如下：電源上電之后，通過R1給C1充電，C1的電壓緩慢上升。在C1上的電壓超過復位引腳的低電平上限之前，處于低電平，TMS320VC33被復位。當電源斷開或降到0?V時，二極管可快速將下拉至低電平。按動開關S，則C1上的電荷將被快速釋放，并重新進行復位。但復位電路正常工作的前提是：假設電源電壓的上升速度相對于RC時間常數(shù)足夠快，復位信號能夠保證TMS320VC33在重新開啟之前恢復到穩(wěn)定狀態(tài)，使系統(tǒng)不受電壓跌落的影響。但是，當電源電壓上升非常緩慢或電源上存在噪聲時，如果此時電源電壓恰好處于復位極限附近，復位電路將被反復觸發(fā)翻轉，產生振蕩信號提供給微處理器，使其無法正常工作。為了克服這一情況，一般在原有的復位電路上引入滯回電壓比較器或反相器電路，如圖8.4所示，其中74AS14的使用是為了引入滯回電壓，用兩個74AS14是為了保持電平一致。圖8.3TMS320VC33的復位電路圖8.4TMS320VC33改進后的復位電路

2．方案2采用MAXIM等公司的集成微處理器監(jiān)控復位電路來完成。與上述傳統(tǒng)的mP監(jiān)控復位電路比起來，集成功能監(jiān)控復位電路不用引入額外的滯回電壓。當電源電壓達到檢測極限時，讓復位信號保持一固定的延遲。如果遇到上述的問題，這一延遲將不斷地被觸發(fā)，直到電源電壓高于復位極限并保持大于設定的延遲時，復位脈沖才恢復到高電平，因而避免了振蕩。與傳統(tǒng)的mP監(jiān)控復位電路比起來，集成mP監(jiān)控復位電路有可靠性高、動態(tài)響應好(如電源出現(xiàn)瞬時跌落時，傳統(tǒng)方案由于動態(tài)響應慢而無法產生符合要求的復位脈沖)、功耗小、設計簡單、體積小等優(yōu)點。

MAX705/706/813L、MAX707/708系列微機監(jiān)控電路減少了用于監(jiān)控微機系統(tǒng)的電源與監(jiān)控電路的電路元件和復雜性，并完成復位功能的復位。與由分立RC組成的微機監(jiān)控電路相比，MAX705/706/813L、MAX707/708大大提高了可靠性和精確度。

MAX705/706/813L、MAX707/708系列mP微機監(jiān)控芯片能實現(xiàn)以下四個功能：

(1)在電路上電、掉電及異常時產生一個長達200?ms的復位信號；

(2)有一個獨立的看門狗，當1.6?s以上沒觸發(fā)看門狗輸入時，看門狗輸出變低；

(3)有一個1.25?V的電壓門檻檢測器，用于掉電報警、電池欠壓檢測或監(jiān)控高于+5V的電壓；

(4)一個低電平有效的手動復位輸入，用于實現(xiàn)手動復位功能。利用MAX705/706/813L、MAX707/708系列mP微機監(jiān)控芯片實現(xiàn)TMS320VC33最簡單的上電復位功能的電路如圖8.5所示，它具有手動復位、上電復位及掉電復位的功能。圖8.5使用MAX705復位TMS320VC33簡單電路

(1)如果是上電復位的情況，則為VCC＞1.0?V時，開始輸出小于0.4?V的低電平復位信號。當VCC電壓高于復位門檻時，保持低電平200?ms之后，變?yōu)楦唠娖?；如果VCC處于1.0?V到復位門檻之間，將一直保持低電平。

(2)如果還為低電平，VCC從高于復位門檻降到低于復位門檻時，將繼續(xù)保持低電平至少140?ms。

(3)如果處于掉電狀態(tài)，則從VCC電壓低于復位門檻開始到VCC低于1.0?V期間，都處于低電平，VCC低于1.0?V時復位狀態(tài)將不能正常工作。

(4)手動復位時，如果將置低，也將導致輸出低電平。手動復位將產生至少140?ms的低電平復位脈沖。

3．方案3利用電源芯片本身帶的復位信號進行復位。TI公司的芯片TPS73HD318除了實現(xiàn)5?V到3.3?V的轉換，同時還可給DSP提供上電復位信號，如圖8.6所示。圖8.6電源芯片給DSP提供復位信號8.2.3時鐘電路設計在設計中，時鐘往往不被人們充分重視。其實，時鐘是電路設計中非常重要的一個環(huán)節(jié)。TMS320VC33的時鐘，既可由外部提供，亦可由板上的振蕩器來提供，使用板上振蕩器是方便的。但一般DSP系統(tǒng)中經(jīng)常使用外部時鐘輸入，因為外部時鐘的精確度高、穩(wěn)定性好、使用方便，其接法和幾種常用的引腳如圖8.7所示。圖8.7外部時鐘連接圖和外部時鐘引腳當使用外部時鐘時，外部時鐘的質量就非常重要。時鐘一般是由晶振產生的。DSP對時鐘的主要要求是：能持續(xù)穩(wěn)定地輸出沒有毛刺的時鐘。由于DSP及其它芯片工作都是以時鐘為基準的，如果時鐘質量不高，那么系統(tǒng)的可靠性、穩(wěn)定性就很難保證。比如有時系統(tǒng)死機便是由于晶振在上電工作一段時間后停振或振蕩不正常而造成的。有時一些片選及時序的不正常工作也是由時鐘信號的毛刺造成的(尤其是在高頻系統(tǒng)中)。正是由于這些原因，應該非常重視晶振的質量。雖然一般情況下晶振工作還是比較可靠的，也要對晶振的穩(wěn)定性、毛刺及帶負載能力做全面的檢驗，以便系統(tǒng)可靠地工作。特別注意的是：在實際應用過程中，有時DSP工作不正常，檢查發(fā)現(xiàn)時鐘的工作不穩(wěn)定。但是檢測外部時鐘輸出頻率是穩(wěn)定的，而H1的時鐘周期是不穩(wěn)定的。我們?yōu)榱送ㄟ^外部較低頻率時鐘，達到DSP在高頻率工作的情況，常常使DSP工作在5倍頻模式。但是檢測時鐘，有時出現(xiàn)外部時鐘的1倍頻，有時出現(xiàn)外部時鐘的3倍頻，最后檢查發(fā)現(xiàn)這是由于復位信號所致。復位信號在上一節(jié)已經(jīng)提到，它必須持續(xù)100～200?ms的低電平，等待著振蕩器工作穩(wěn)定。因此采取的辦法是在引腳上增加一個電容，延遲變?yōu)楦唠娖降臅r間，使DSP完全復位。

8.2.4等待對高速的DSP而言，它的讀操作從地址穩(wěn)定到數(shù)據(jù)有效僅需幾十納秒左右的時間，而DSP外設的速度則參差不齊。為了解決高速DSP與低速外設在速度上的沖突，在高速的DSP與存儲器等外設的接口之間，等待狀態(tài)的設計是一個關鍵的問題。在TMS320C3x系列DSP中有信號線用以協(xié)調這一矛盾，其它系列的DSP也有相應的信號線用以解決這一問題。

DSP芯片中等待狀態(tài)的使用大大地增加了系統(tǒng)的靈活性，降低了外設系統(tǒng)的成本。TMS320C3x系列DSP芯片具有在外部總線上產生等待狀態(tài)的能力。其等待狀態(tài)的產生是通過控制就緒信號來實現(xiàn)的。如果系統(tǒng)未就緒，則使外部總線處于等待狀態(tài)；如果系統(tǒng)就緒，則解除外部總線的等待狀態(tài)。對于片內等待狀態(tài)的產生參見第2章的總線一節(jié)內容。下面主要介紹外部等待就緒信號的產生方法。一般來說，等待電路的設計分為三步，即：

(1)片選，即為外設分配地址空間；

(2)給各個外設(各段地址空間)分配合適的等待時間，以H1/H3為單位；

(3)對所有分開的就緒定時作邏輯或并連接實際的就緒輸入產生外部就緒信號。對于片選，一般情況下是可以按照片選占的地址空間來進行的，如27C512的EPROM地址空間FFFFh。假如把DSP的地址空間500000h～80FFFFh的地址分配給EPROM，則EPROM的片選為：。由于EPROM為慢速器件，這種片選是可以接受的。同樣，如果要把這段地址給相同容量的零等待的SRAM，仍然采用上述方式肯定是不行的，因為這至少需要兩級門，延時將超過TMS320VC33尋址后的就緒延遲時間。因而不僅要采用速度更快的門，更重要的是要采用更為簡潔的片選方式。例如，可以使=并將0x800000h～0xFFFFFFh這段地址均分配給片外SRAM。這樣就充分保證了時序的要求。顯然這樣的處理方式要浪費一部分地址空間。一般在高速外設不是很多的情況下，這種做法是可以接受的。同樣，如果要把這段地址給相同容量的零等待的SRAM，仍然采用上述方式肯定是不行的，因為這至少需要兩級門，延時將超過TMS320VC33尋址后的就緒延遲時間。因而不僅要采用速度更快的門，更重要的是要采用更為簡潔的片選方式。例如，可以使=并將0x800000h～0xFFFFFFh這段地址均分配給片外SRAM。這樣就充分保證了時序的要求。顯然這樣的處理方式要浪費一部分地址空間。一般在高速外設不是很多的情況下，這種做法是可以接受的。對于外部設置指令合適的等待時間，主要要看外設的速度。DSP工作頻率越高，外設的速度越慢，加入的等待狀態(tài)越多。簡單的方案可以利用觸發(fā)器觸發(fā)延遲，如果大于8個等待狀態(tài)，需要在片外擴展計數(shù)器來實現(xiàn)。如果兼顧多層次的用戶和各種各樣的應用場合，則可以采用可編程的邏輯器件，如FPGA、CPLD等。8.2.5JTAG仿真接口

DSP的實時在線仿真器是一個擴展的開發(fā)系統(tǒng)，它具有全速仿真所需的全部特點。TMS320VC33包含一個專門仿真口來支持由IEEE1149.1標準規(guī)范的JTAG仿真，該端口可以通過仿真器直接訪問，這種設計極大地方便了TMS320VC33仿真軟件的調試。為了能與仿真器進行通信，所設計的目標板上應該有14腳JTAG仿真頭。14腳JTAG仿真頭的信號及引腳位置如圖8.8所示，其中第6腳空缺是為了確保仿真頭的方向正確。圖8.814針JTAG仿真頭圖中主要信號說明如下：

EMU0：仿真管腳0；EMU1：仿真管腳1；TMS：測試模式選擇；TDI：測試數(shù)據(jù)輸入；TCK：測試時鐘信號；：測試復位；TCK－RET：測試信號的返回，用于保證目標系統(tǒng)與測試時鐘信號同步；PD：檢測信號，檢測電纜是否已連接以及目標系統(tǒng)是否已加電，在目標系統(tǒng)中PD電壓應固定為+5?V。為了保證目標系統(tǒng)中的TMS320VC33處理器與仿真器之間傳輸高質量的信號，在一些情況下，需要根據(jù)仿真插頭與目標系統(tǒng)間的距離對傳輸信號進行緩沖。當仿真頭和JTAG目標芯片之間的距離小于6英寸時，信號不需要進行緩沖，但是EMU0和EMU1信號必須通過上拉電阻連接到電源上，用以提供少于10?μs的信號上升時間，上拉電阻R1和R2可取4.7?kΩ。TMS320VC33與仿真器在無信號緩沖時的連接如圖8.9所示。圖8.9TMS320VC33與仿真器在無信號緩沖時的連接當二者的距離超過6英寸時，仿真信號TMS、TDI、TDO和TCK-RET要加緩沖，同時引腳EMU0、EMU1、TMS、TDI應該加上拉電阻連接到電源上，以保證仿真信號傳輸?shù)男枰?.3DSP與外圍存儲器的接口8.3.1存儲器的發(fā)展現(xiàn)狀存儲器是DSP系統(tǒng)中最主要的部件之一。從使用功能的角度，存儲器可分為斷電后數(shù)據(jù)會丟失的易失性存儲器，斷電后數(shù)據(jù)不會丟失的非易失性存儲器。在傳統(tǒng)的概念上，前者叫做RAM，包括SRAM(靜態(tài)RAM)和DRAM(動態(tài)RAM)；后者叫做ROM，這種存儲器只能脫機寫入，使用時只能讀不能寫?？刹脸齊OM的發(fā)展大概經(jīng)歷了紫外線可擦除(EPROM)、電可擦除(EEPROM)和可快速擦寫閃存(FlashMemory)三個階段。目前，EPROM和EEPROM的發(fā)展已趨于平緩，ROM的發(fā)展主要集中在FlashMemory上。市場上的FlashMemory競爭非常激烈，其中Intel、AMD、ATMEL占據(jù)了最大的市場份額。從性能上來看，目前FlashMemory的發(fā)展水平至少已經(jīng)達到了256?MB的容量，100萬次的可重寫編程壽命，60?ns以下的訪問速度，現(xiàn)在仍在向大容量、快速訪問方向發(fā)展，而且隨著CPU的工作電壓的下降，它的工作電壓也在不斷下降。FlashMemory一般僅需單電源?？紤]到DSP中的應用，將介紹EEPROM中的X28C512/X28513、FlashMemory中的AT29LV1024，并設計它們與DSP的接口。

RAM包括SRAM和DRAM，SRAM是基于觸發(fā)器原理的，讀寫速度快，但集成度低、成本高、功耗大。由于DSP系統(tǒng)中的高速要求，SRAM在DSP系統(tǒng)中得到廣泛應用。為了適用計算機大容量、高速度的要求，目前RAM的發(fā)展主要集中在DRAM上。

DRAM基于分布電容電荷存儲原理，有集成度高、成本低、功耗低等優(yōu)點。由于DRAM的電容特性，需要定時對其進行刷新，這就造成了DRAM讀寫速度慢的缺點。因此，目前發(fā)展的DRAM的途徑一般把注意力集中在存儲器芯片的片外附加邏輯上，試圖在片外組織連續(xù)的數(shù)據(jù)流來提高單位時間內的數(shù)據(jù)流量，增加存儲器的帶寬。

TI公司提出了一種新型的高速同步動態(tài)RAM的解決方案，能在降低成本的同時提高性能。這種RAM被稱為SDRAM(SynchronousDRAM)，它的訪問速度可達到10?ns。所謂同步RAM，是一種與內存總線同步運行的DRAM，其擁有一個高速的時鐘連接口，SDRAM在非?？斓耐话l(fā)方式下傳遞信息。由于SDRAM在性能價格比上的優(yōu)勢，SDRAM已經(jīng)是目前計算機的主流內存。目前還推出了一種叫SBSRAM的產品，它的訪問速度更快。

SRAM、SDRAM、SBSRAM在DSP系統(tǒng)中會有廣泛的應用。而SRAM仍然是目前DSP系統(tǒng)中應用最多的RAM。SDRAM和SBSRAM這一類大容量、高速度的內存是今后DSP系統(tǒng)內存的主要發(fā)展方向。8.3.2EPROM和DSP的接口

X28C512/513是Xicor公司的一種采用CMOS工藝制成的64?KB的電可擦除、可編程的存儲器。該芯片的引腳圖和引腳說明如圖8.10所示。圖8.10X27C512/513的引腳圖及引腳說明在系統(tǒng)的邏輯電路中要為不同的EEPROM選擇不同的等待狀態(tài)。這里需要注意的是，若DSP選擇的是低功耗的TMS320VC33芯片，就不能直接與X27C512/513相連接，必須對數(shù)據(jù)總線進行電平轉換以滿足電平接口。同時CPU若為3.3?V接口的TMS320VC33，則數(shù)據(jù)總線必須進行電平轉換，才能使二者接口。這是因為TMS320VC33芯片的I/O口耐壓最高為4伏，若直接與?+5?V供電的器件連接，會導致DSP芯片的燒壞，如圖8.11所示。圖8.11X27C512/513與DSP之間的接口8.3.3FLASH、RAM與DSP的接口

AT29LV1024芯片是ATMEL公司生產的容量為64K×16位、可支持3?V在系統(tǒng)編程的Flash存儲器。AT29LV1024將存儲空間分成512個獨立的扇區(qū)，每個扇區(qū)有128?B，其中A7～A15用來確定扇區(qū)地址，A0～A6用來選擇字節(jié)地址，每個扇區(qū)的編程操作最長需要20?ms。AT29LV1024在編程之前，會自動擦除片內對應扇區(qū)的數(shù)據(jù)，因而不需要額外的擦除命令。

AT29LV1024有三根邏輯控制線：、、，其作用如表8.1所示。在讀模式下，AT29LV2024的讀時鐘時序與典型的存儲器讀時序類似(即和的邏輯電平為低電平，的邏輯電平為高電平)；在編程模式下，AT29LV2024的讀時鐘時序與典型的存儲器讀時序兼容(即和的邏輯電平為低電平，的邏輯電平為高電平)。表8.1AT29LV1024的控制邏輯信號入緩沖器的字節(jié)數(shù)不足128?B，則編程時自動將未寫入的字節(jié)擦除為0xFFFFh。一旦某一扇區(qū)中的字節(jié)被裝入，這些字節(jié)將同時在內部編程時間進行編程，此時如果有數(shù)據(jù)被裝入，則會產生不確定的數(shù)據(jù)。每一個新裝載的數(shù)據(jù)若要被編程，則必須有由高到低的跳變。這一跳變需要在150?μs內完成，如果超過150?μs，器件會自動進入扇區(qū)內部編程方式。為了防止意外的編程操作，AT29LV1024提供了軟件保護編程的功能，即在對Flash的每個扇區(qū)進行編程時，必須先將3個命令字正確地寫入到對應的地址單元，然后才能向片內編寫程序。在對每一個扇區(qū)編程之前，都要執(zhí)行相同的三字節(jié)指令序列。除軟件保護外，AT29LV1024還提供了硬件保護，一般當芯片VCC的電壓低于1.8?V時，芯片的編程操作將被迫停止，另外，還可以直接控制、和引腳，通過引腳置低電平，或引腳置高電平來結束對芯片的編程。而器件IS61LV256是ICSI公司采用先進的CMOS技術生產的高速16位靜態(tài)RAM，工作電壓為3.3?V，存儲空間為4?MB，使用起來簡單方便，具有性能穩(wěn)定、非易失性、低電壓的設計特點，適用于低功耗、高性能的系統(tǒng)設計。關于IS61LV256芯片的引腳功能如表8.2所示。表8.2IS61LV256的引腳說明表

IS61LV256在進行讀操作時，、為低電平，為高電平，此時若為高電平而為低電平，則數(shù)據(jù)線的低8位I/O0～I/O7輸出；若為低電平而為高電平，則數(shù)據(jù)線的高8位I/O8～I/O15輸出；若兩者同時低有效，那么16位的數(shù)據(jù)全部輸出。當進行寫操作時，和的信號被置為低電平，此時若為高電平而為低電平，則數(shù)據(jù)線的低8位I/O0～I/O7被寫入；若為低電平而為高電平，則數(shù)據(jù)線的高8位I/O8～I/O15被寫入；若二者同時低有效，那么數(shù)據(jù)位全部寫入。圖8.12為TMS320VC33與外部存儲器IS61LV256的接口設計示意圖。這里DSP利用了一片地址譯碼器74LS138來產生數(shù)據(jù)存儲器和程序存儲器的片選地址，AT29LV1024作為程序存儲器來擴展DSP的內部存儲器，其地址總線和數(shù)據(jù)總線分別接至DSP的外部總線，與地址譯碼器74LS138的Y1輸出相連，DSP的R/引腳與相連。用DSP的XF引腳驅動AT29LV1024的輸出控制，當XF為低電平時，F(xiàn)lash處于讀狀態(tài)；反之，處于編程狀態(tài)。IS61LV256芯片在這里被用來擴展DSP內存，進行數(shù)據(jù)的存儲。由于IS61LV256只有16根數(shù)據(jù)線，所以采用了兩片IS61LV256，分別與DSP數(shù)據(jù)線的高16位與低16位數(shù)據(jù)線接口，IS61LV25616的低8位控制、高8位控制和輸出使能都接地，而地址線直接與DSP相連，片選信號和AT29LV1024類似與地址譯碼器74LS138的Y2輸出相連，DSP通過R/信號引腳控制對IS61LV25616芯片的讀寫操作。因為頁選通信號的開始地址是800000h，當DSP的A20、A19以及A18都為0時，Y0腳輸出低電平，從而啟動了16位的AT29LV1024，所以程序存儲器的地址應該是800000h～80FFFFh。同樣，當DSP的A20為1，A19、A18為0時，Y1腳輸出低電平，啟動了IS61LV25616芯片，這時的DSP地址從840000h開始，而兩片IS61LV25616構成了16位的數(shù)據(jù)傳輸，所以數(shù)據(jù)存儲器的地址應當為0840000h～087FFFFh。圖8.12TMS320VC33與外部存儲器的接口設計 8.3.4NVSRAM與DSP的接口

DS1251Y是一個內部帶有時鐘電路、存儲空間為512K?×?8位的靜態(tài)非易失RAM，其高電平的輸出電壓為5V的芯片。表8.3對TMS320VC33與DS1251Y的電平轉化參數(shù)作了比較。表8.3TMS320VC33與DS1251Y的電平轉化參數(shù)從表中看出，TMS320VC33與DS1251Y的電平轉換參數(shù)能夠相互支持，因此從TMS320VC33到DS1251Y的地址線和信號線是可以直接連接的，但是TMS320VC33芯片承受不了5?V的數(shù)據(jù)電壓，所以兩者的數(shù)據(jù)線信號不能直接相接，需要在中間加一個緩沖器件。該器件必須既可以支持3.3?V的單電壓供電，也可以承受5?V的電壓。這里采用SN74LVC4245充當緩沖器件實現(xiàn)二者的接口。

SN74LVC4245是一個能夠實現(xiàn)電壓3.3?V到5?V轉換的雙向收發(fā)器，可以被當作2組8位收發(fā)器。一組的工作電壓是3.3?V，另一組的工作電壓是5?V，根據(jù)方向控制端DIR的邏輯電平來確定數(shù)據(jù)的發(fā)送方向。如果DIR上是低電平信號，則數(shù)據(jù)從B端傳輸?shù)紸端，反之，則實現(xiàn)數(shù)據(jù)從A端向B端的傳輸。當輸出使能控制端為高電平時，將使器件處于無效狀態(tài)，器件兩端不再進行數(shù)據(jù)的通信。SN74LVC4245操作方式說明如表8.4所示。表8.4SN74LVC4245的操作方式圖8.13給出了TMS320VC33與具有的DS1251Y接口示意圖。DS1251Y是一個512K×8位的NVRAM芯片，在這里被用來存儲數(shù)據(jù)和程序，圖10.13中在TMS320VC33與DS1251Y的數(shù)據(jù)總線之間加入電平轉換芯片SN74LVC4245，實現(xiàn)了+3.3?V和+5?V電平的轉換。其中DS1251Y和電平轉換芯片SN74LVC4245的、、DIR引腳由TMS320VC33控制，當DSP讀取DS1251Y內部的數(shù)據(jù)和程序時，DSP置CLKX0引腳為高電平，通過驅動電路7406使DS1251Y的引腳為低電平，這時DSP的R/引腳為高電平，即DS1251Y和電平轉換芯片的、DIR引腳為高電平，DS1251Y處于讀狀態(tài)，實現(xiàn)DSP對外部數(shù)據(jù)和程序的讀取；當DSP向DS1251Y寫數(shù)據(jù)時，DSP置CLKX0引腳為低電平，通過7406使DS1251Y的引腳為高電平，這時DSP的R/引腳為低電平，即DS1251Y和SN74LVC4245的、DIR引腳也為低電平，DS1251Y處于寫狀態(tài)，實現(xiàn)DSP對外部存儲器的寫數(shù)據(jù)操作。圖8.13TMS320VC33與5V的NVSRAM的接口8.43.3?V和5?V混合邏輯系統(tǒng)設計

TMS320VC33的I/O工作電壓是3.3?V，即I/O的邏輯電平是3.3?V。因此在設計DSP系統(tǒng)時，除了DSP芯片外，還必須涉及DSP芯片與其他外圍芯片的接口，由于很多外圍芯片，如EPROM、SRAM、A/D轉換芯片等，它們的工作電壓都是5?V，所以本節(jié)主要來討論如何實現(xiàn)3.3?V的DSP芯片與5?V的供電芯片的安全接口問題。圖8.14所示為5V的CMOS、5V的TTL和3V的TTL電平的轉換標準。這里VOH表示輸出高電平的最低電壓，VIH表示輸入高電平的最低電壓，VIL表示輸入低電平的最高電壓，VOL表示輸出低電平的最高電壓。從圖中可以看到5?V的TTL和3.3?V的TTL的轉換標準是一樣的，而5?V的CMOS的轉換電平則是不同的，因此在進行3.3?V系統(tǒng)與5?V系統(tǒng)接口設計時必須考慮兩者的不同。圖8.145?V的CMOS、5?V的TTL和3.3?V的TLL電平轉換標準由圖8.14可知，當用5?V的TTL器件驅動3.3?V的TTL器件時，由于二者的電平標準是一樣的，因此，如果3.3?V器件能夠承受5V電壓，就可以直接相連，如圖8.15(a)所示。如果用3.3?V的TTL器件驅動5?V的TTL器件，由于兩者的電平轉換標準是一樣的，因此不需要額外器件就可以將兩者直接連接，3.3?V器件能夠驅動5?V，這是因為3.3?V器件的VOH和VOL電平分別是2.4?V和0.4?V，而5?V器件的VIH和VIL電平分別是2?V和0.8?V，所以5?V器件可以將輸入讀為有效電平，如圖8.15(b)所示。當用5?V的CMOS驅動3.3?V的TTL器件時，雖然二者的轉換電平不一樣，但是5?V的器件的VOH和VOL的參數(shù)要求可以滿足3.3?V器件的VIH和VIL參數(shù)要求，所以承受了5?V電壓的3.3?V器件能夠正確識別5?V器件送來的電平值，如果采用能夠承受5?V電壓的LVC器件，5?V器件的輸出是可以直接與3.3?V器件的輸入端接口的，如圖8.15(c)所示。而用3.3?V的TTL器件驅動5?V的CMOS如圖8.15(d)所示，兩者的電平轉換標準也不相同，與上一種情況不同的是3.3?V器件輸出的高電平的最低電壓值是2.4?V，不能滿足5?V器件輸入的高電平的最低電壓值為3.5?V的要求，所以3.3?V的TTL器件輸出不能直接與5?V的CMOS的輸入連接，這時要采用雙電壓供電的驅動器，一邊提供3.3?V電壓，一邊提供5?V供電。后面的章節(jié)中將對這種情況通過實例做出詳細說明。圖8.153.3?V器件與5V器件的四種接口情形8.5程序引導功能的實現(xiàn)由于DSP芯片的運算速度很高，所以也就要求其程序存儲器具有很高的訪問速度以滿足其取址的速度要求。一般來說，常用于程序存儲的EPROM和FLASH等存儲器的訪問速度比RAM器件要慢，這是無法滿足要求的。因此TI公司的DSP芯片上設計有引導功能，在系統(tǒng)開始上電工作或復位時，將程序裝入具有很高訪問速度的片內高速RAM運行。

TMS320VC33具有片上引導功能，可以通過處理器、存儲器(EPROM和FLASH)以及串口將可執(zhí)行的程序裝載到系統(tǒng)指定的高速RAM區(qū)，然后運行程序。這個程序引導功能是通過TMS320VC33內部固化的引導程序(BootLoader)來實現(xiàn)的。這種方式也稱為脫機運行方式。除自身代碼外，BootLoader程序還需要可執(zhí)行程序在程序各段前加入少量標識字以提供其運行所必需的信息。TI公司提供了一個HEX格式轉換工具，將?.out格式的可執(zhí)行文件轉換為具有特定的格式的可寫入EPROM或FLASH等存儲器芯片的十六進制格式，并在文件中加入BootLoader所需的信息字節(jié)。8.5.1引導方式選擇若TMS320VC33執(zhí)行程序引導功能，必須保證MCBL/引腳為高電平，此時片內固化的引導程序將起作用。在引導前，首先要選擇引導方式，其引導方式分為存儲器引導和串行口引導兩種。當MCBL/引腳為高電平時，片內的引導程序被映射到0h～FFFh的內存空間內，DSP上電復位后，通過查詢～引腳的電平來確定引導方式，表8.5給出了可供選擇的方式，選擇的準則是～引腳的電平。圖8.16給出了引導方式選擇流程圖，該流程也就是固化在TMS320VC33內部的程序所實現(xiàn)的部分功能。表8.5引導方式選擇圖8.16引導方式選擇流程由表8.5可知，如果上電后外部中斷引腳為低電平，則通過串行口來進行引導，所采用的字長只能是32位，串行口的工作方式只能是固定速率的爆發(fā)方式。圖8.17給出了串行口引導的流程，傳送的數(shù)據(jù)是從最高有效位(MSB)開始，到最低有效位(LSB)結束。圖8.17串行口引導流程8.5.2引導程序的工作流程下面給出了BootLoader引導程序的工作流程。

(1)在復位時將MCBL/引腳置高位以及通過將～中相應的引腳接低電平來選擇引導方式。在這個引導過程中，MCBL/引腳必須保持高電平，但是當引導結束后可以隨意改變其電平。當引導過程結束后可以直接改變～引腳信號而不需復位。

(2)中斷標志寄存器(IF)的～為給出引導方式，如圖8.16所示。

(3)如果只有IF寄存器的位置位，則BootLoader將串口配置為具有外部串口時鐘和幀同步信號的32位固定爆發(fā)讀方式，然后通過串口引導源程序。串口傳輸?shù)臄?shù)據(jù)順序為先高位后低位。

(4)反之，引導程序將嘗試存儲器引導方式。存儲器引導方式的程序的首地址與相應的中斷對應，如表8.6所示。存儲器引導的源程序包含一個用于指示引導存儲器寬度和存儲器配置控制字的文件頭，該配置字復制寫入控制寄存器以配置外部主總線接口。

(5)讀完文件頭后，引導程序開始復制源程序塊。源程序塊的前面有兩部分：第一部分給出了該塊的大小，若大小為零，則表示已經(jīng)到源程序的末尾；第二部分給出了該塊要重復到的存儲區(qū)的地址。除非地址譯碼邏輯被重映射，否則引導程序無法將源程序載入地址1000h以下的任何存儲區(qū)。

(6)引導程序跳轉到第一個源程序塊的目的地址并開始執(zhí)行程序。8.5.3引導數(shù)據(jù)結構采用存儲器引導方式時，文件頭必須包括下列信息：

(1)外部存儲器的寬度(8/16/32位)；

(2)程序代碼塊的長度；

(3)裝入的目的起始地址；

(4)存儲器訪問的定時控制(如等待狀態(tài)數(shù))。存儲器引導方式時的文件頭安排如表8.6所示。表8.6文件頭內容安排表8.7給出了一個引導程序頭的例子。假設復位后檢測到有效(外部存儲器引導方式為boot2，存儲器起始地址為400000h)；EPROM程序存儲器需要插入7個等待狀態(tài)，SWW=11，裝入目的地址為片內RAM2的起始地址為800000h；程序代碼長度為400h。表8.78位boot存儲器的引導程序頭8.5.4中斷的考慮與微處理器(MP)方式不同，當TMS320VC33工作于微計算機引導(MCBL)模式時，采用雙向量方案來響應中斷請求。雙向量方案的目的是為了保證與芯片后續(xù)版本的兼容性。在這種方案中，需要在相應的中斷和陷阱向量地址存放一條跳轉指令，而不是直接存放中斷服務程序的地址。正常的中斷陷阱向量地址定義在片內RAM1的最后63個地址中，起始地址為809FC1h。激活引導程序以后，則需要在TMS320VC33片內RAM1的最后63個地址存放跳轉至相應中斷服務程序的跳轉指令。如INT0中斷向量的地址及其內容如下：

0X809FC1BRINT0_SUB_ADDRESS其中的INT0_SUB_ADDRESS為INT0中斷服務程序的首地址，其余的中斷向量地址的內容寫法與此類似。8.5.5HEX格式的轉換

TMS320C3x/4x匯編器和鏈接器創(chuàng)建的目標文件格式為COFF(CommonObjectFileFormat)。這種格式不僅支持模塊化編程，同時也為代碼段的管理提供了靈活的方法。但是，許多EPROM并不接受COFF目標文件格式，因此必須將COFF目標文件轉換為十六進制ASCII格式才能將其寫入EPROM中。在調試和裝載程序時也需要對COFF目標文件進行十六進制轉換。

COFF文件經(jīng)十六進制轉換后，可以生成以下輸出文件格式：

(1)十六進制格式；

(2)擴展十六進制Tektronix格式；

(3)奔騰十六進制MCS-86格式；

(4)

Motorola-S格式；

(5)

TI格式。采用COFF格式生成引導表比較麻煩。TI公司提供了一個很有用的轉換工具HEX30，只需編寫一個命令文件，就可以使用該轉換工具自動生成引導表。

1．十六進制轉換的作用用戶編寫的匯編語言或C語言或者二者混編的源程序經(jīng)過匯編器的匯編后，生成公共目標文件。公共目標文件經(jīng)過鏈接器鏈接后生成可執(zhí)行的目標文件，這種可執(zhí)行的目標文件可以通過仿真器等調試工具下載到DSP芯片內部的存儲中進行軟件和硬件的調試。調試完成后就可脫機運行了，這時必須把調試好的程序寫到EPROM中。但由于EPROM不接受COFF文件格式，所以必須將其轉換成十六進制的文件。

2．HEX轉換命令及轉換流程轉換命令的格式如下：

hex30[選項]文件名

hex30：十六進制轉換命令。選項：控制十六進制轉換過程的附加信息，這些選項可以直接在命令后面給出，也可以通過命令文件給出。文件名：輸入鏈接器生成的可執(zhí)行目標文件名，如test.out；或者輸入命令文件名，如test.cmd。前一種方法必須在命令行中輸入可選項，否則將對所有選項取缺省值，但這些缺省值不一定適合正在開發(fā)的應用系統(tǒng)的具體情況。如果輸入的是命令文件名，可以不再輸入選項，因為這些選項和.out文件已經(jīng)在該文件中給出了。如果認為該命令文件中的選項需要補充,也可以在命令行中再給出想要補充的選項。此處的命令文件與4.6節(jié)所述的命令文件的內容和用途是完全不同的，4.6節(jié)的命令文件用于給出鏈接信息，此處的命令文件是給出十六進制文件轉換的信息。選項的使用應注意以下幾點：

(1)所有的選項都以“-”開始，且不區(qū)分大小寫；

(2)多個參數(shù)的選項之間至少用一個空格分開；

(3)選項必須嚴格拼寫，不允許縮寫；

(4)選項不受書寫次序的影響。但如果使用選項“-q”，它必須寫在其它選項之前。表8.8列出了十六進制轉換命令的選項，這些選項包括基本選項和引導選項?；具x項包括映象選項、存儲器選項、格式選項，其中最主要的選項是存儲器選項。表8.8十六進制轉換命令的選項十六進制的轉換流程如圖8.18所示。由圖可見，轉換過程分為三個階段，第一階段把COFF文件中的字長調整為?-datawidth指定的字長，-datawidth是一個可選項，一般來說，-datawidth的長度也就是DSP芯片的字長。在C3x系列DSP中，只有TMS320C32允許將-datawidth設置為不同于系統(tǒng)字長的其它值。十六進制轉換的第二階段是把-datawidth指定的字長分解為存儲系統(tǒng)的字長，這里所述的存儲系統(tǒng)的字長是指存放程序的所有ROM的字長之和。例如，如果存儲系統(tǒng)采用了兩片字長為8位的ROM，則存儲系統(tǒng)的字長為16位。如果采用了4片8位的ROM，則存儲系統(tǒng)的字長為32位，但存儲系統(tǒng)的字長不能超過DS