電工電子技術(shù)應(yīng)用 課件 項(xiàng)目七組合邏輯電路分析與應(yīng)用

電工電子技術(shù)應(yīng)用項(xiàng)目七組合邏輯電路分析與應(yīng)用學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（一）數(shù)字電路概述1.模擬信號(hào)和數(shù)字信號(hào)：學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。u模擬信號(hào)波形tu數(shù)字信號(hào)波形t一、數(shù)字電路基礎(chǔ)（一）數(shù)字電路概述2.數(shù)字電路的基本特點(diǎn)：（1）工作信號(hào)是二進(jìn)制的數(shù)字信號(hào)，在時(shí)間上和數(shù)值上是離散的（不連續(xù)），反映在電路上就是低電平和高電平兩種狀態(tài)（即0和1兩個(gè)邏輯值）。（2）在數(shù)字電路中，研究的主要問題是電路的邏輯功能，即輸入信號(hào)的狀態(tài)和輸出信號(hào)的狀態(tài)之間的關(guān)系。（3）對(duì)組成數(shù)字電路的元器件的精度要求不高，只要在工作時(shí)能夠可靠地區(qū)分0和1兩種狀態(tài)即可，易集成。學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（一）數(shù)字電路概述3.數(shù)字電路的分析方法：（1）研究對(duì)象：輸出信號(hào)與輸入信號(hào)之間的對(duì)應(yīng)邏輯關(guān)系（4）電子器件工作狀態(tài)：導(dǎo)通(開)、截止(關(guān))（5）主要優(yōu)點(diǎn)：便于高度集成化、工作可靠性高、抗干擾能力強(qiáng)和保密性好等（2）分析工具：邏輯代數(shù)（3）信號(hào)：只有高電平和低電平兩個(gè)取值學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（二）數(shù)制轉(zhuǎn)換1.數(shù)制：多位數(shù)碼中，每位的構(gòu)成方法以及從低位到高位的進(jìn)位規(guī)則稱為數(shù)制。數(shù)字電路中常用進(jìn)制有十進(jìn)制、二進(jìn)制。2逢二進(jìn)一0,1

二10逢十進(jìn)一0,1,2,3,4,5,6,7,8,9

十基數(shù)計(jì)數(shù)規(guī)則

數(shù)碼進(jìn)制N表示方法：

(1011.11)B

(11.75)10二進(jìn)制：十進(jìn)制：學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（二）數(shù)制轉(zhuǎn)換2.二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)：將按權(quán)展開式按照十進(jìn)制規(guī)律相加，即得對(duì)應(yīng)十進(jìn)制數(shù)。=8+0+2+1+0.5+0.25(1011.11)2=(11.75)10

=11.75(1011.11)2=1×23+0×22+1×21+1×20+1×2-1+1×2-2學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（二）數(shù)制轉(zhuǎn)換3.十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)：整數(shù)部分：采用“除基取余法”小數(shù)部分：采用“乘基取整法”例：將十進(jìn)制數(shù)

(26.375)10轉(zhuǎn)換成二進(jìn)制數(shù)。1.5001

整數(shù)0.750

0

26

61

3011012(26.375)10=(11010.011)2

×2

×21.000

122220.375

×2

余數(shù)

130讀數(shù)順序讀數(shù)順序?qū)W習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（三）邏輯代數(shù)的基本運(yùn)算1.定義：用于描述客觀事物邏輯關(guān)系的數(shù)學(xué)工具，又稱布爾代數(shù)。（1）邏輯函數(shù)與邏輯變量：邏輯代數(shù)描述客觀事物間的邏輯關(guān)系，相應(yīng)的函數(shù)稱邏輯函數(shù)，變量稱邏輯變量。（2）邏輯取值：邏輯變量和邏輯函數(shù)的取值都只有兩個(gè)，通常用1和0表示。學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（三）邏輯代數(shù)的基本運(yùn)算2.三種基本運(yùn)算：與運(yùn)算、或運(yùn)算、非運(yùn)算（1）與運(yùn)算（邏輯乘）：決定某一事件的所有條件都具備時(shí)，該事件才發(fā)生。邏輯表達(dá)式：Y=A·B

或Y=AB運(yùn)算規(guī)則：學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（三）邏輯代數(shù)的基本運(yùn)算（2）或運(yùn)算（邏輯加）：決定某一事件的諸條件中，只要有一個(gè)或一個(gè)以上具備時(shí)，該事件就發(fā)生。邏輯表達(dá)式：Y=A+B運(yùn)算規(guī)則：（3）非運(yùn)算（邏輯非）：決定某一事件的條件滿足時(shí)，事件不發(fā)生；反之事件發(fā)生。邏輯表達(dá)式：運(yùn)算規(guī)則：學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用一、數(shù)字電路基礎(chǔ)（三）邏輯代數(shù)的基本運(yùn)算3.邏輯代數(shù)的基本定律（1）交換律：（2）結(jié)合律：（3）分配律：（4）分配律：（5）反演律：學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（一）與門能實(shí)現(xiàn)與邏輯功能的電路稱與門電路，簡(jiǎn)稱與門。它有多個(gè)輸入端和一個(gè)輸出端。1.二輸入二極管與門電路2.二極管與門電路電平值輸入輸出uiA（V）UiB（V）U0F（V）0.30.3330.330.330.30.30.33學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（一）與門4.與門邏輯符號(hào)3.與門真值表輸入輸出ABY001101010001&ABY5.與門邏輯功能有0出0，全1出16.與門邏輯表達(dá)式Y(jié)=AB學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（6）常用與門集成電路芯片學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（二）或門能實(shí)現(xiàn)或邏輯功能的門電路稱或門電路，簡(jiǎn)稱或門。它有多個(gè)輸入端和一個(gè)輸出端。1.二輸入二極管或門電路2.二極管或門電路電平值輸入輸出uiA（V）UiB（V）U0F（V）0.30.3330.330.330.3333學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（二）或門4.或門邏輯符號(hào)3.或門真值表輸入輸出ABY0011010101115.或門邏輯功能有1出1，全0出0≥1ABY6.或門邏輯表達(dá)式Y(jié)=A+B學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（6）常用或門集成電路芯片學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（三）非門能實(shí)現(xiàn)非邏輯功能的門電路稱非門電路，簡(jiǎn)稱非門，也稱反相器。1.三極管非門電路2.三極管非門電路電平值輸入輸出ui（V）U0（V）0.3330.3學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（三）非門4.非門邏輯符號(hào)3.非門真值表5.非門邏輯功能取反6.非門邏輯表達(dá)式輸入輸出AY01101AYY=A學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（6）常用非門集成電路芯片學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（四）復(fù)合邏輯門電路1.與非門（4）邏輯功能有0出1，全1出0（1）邏輯表達(dá)式（2）邏輯符號(hào)&ABY（3）真值表輸入輸出ABY001101011110學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（四）復(fù)合邏輯門電路2.或非門（4）邏輯功能有1出0，全0出1（1）邏輯表達(dá)式（2）邏輯符號(hào)（3）真值表輸入輸出ABY001101011000≥1ABY學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（四）復(fù)合邏輯門電路3.異或門（4）邏輯功能相同出0，相異出1（1）邏輯表達(dá)式（2）邏輯符號(hào)（3）真值表輸入輸出ABY001101010110ABY1或?qū)W習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（五）集成門電路1.TTL集成邏輯門電路——晶體管—晶體管邏輯門電路（Transistor—TransistorLogic）（1）TTL與非門基本電路（2）邏輯符號(hào)（3）邏輯表達(dá)式學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（五）集成門電路（4）電壓傳輸特性（5）主要參數(shù)1）輸出高電平UOH：TTL與非門的一個(gè)或幾個(gè)輸入為低電平時(shí)的輸出電平。2）輸出低電平UOL：TTL與非門的輸入全為高電平時(shí)的輸出電平。3）輸入開門電平UON：在額定負(fù)載下使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)低電平USL的輸入電平。它表示使與非門開通的最小輸入電平。4）輸入關(guān)門電平UOFF：使與非門的輸出電平達(dá)到標(biāo)準(zhǔn)高電平USH的輸入電平。它表示使與非門關(guān)斷所需的最大輸入電平。5）門限電平Uth

：學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（五）集成門電路74LS00內(nèi)含4個(gè)2輸入與非門74LS20內(nèi)含2個(gè)4輸入與非門。學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用二、門電路（五）集成門電路2.MOS集成門電路CMOS與非門（1）二輸入CMOS與非門電路結(jié)構(gòu)（2）邏輯表達(dá)式（3）使用注意事項(xiàng)CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。學(xué)習(xí)任務(wù)一邏輯門電路分析與應(yīng)用學(xué)習(xí)任務(wù)二組合邏輯電路分析與設(shè)計(jì)學(xué)習(xí)任務(wù)二組合邏輯電路分析與設(shè)計(jì)組合邏輯電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無關(guān)；電路結(jié)構(gòu)中無反饋環(huán)路（無記憶）一、組合邏輯電路的分析根據(jù)邏輯電路圖邏輯表達(dá)式化成最簡(jiǎn)表達(dá)式例題：學(xué)習(xí)任務(wù)二組合邏輯電路分析與設(shè)計(jì)根據(jù)最簡(jiǎn)表達(dá)式例題：真值表電路的邏輯功能電路邏輯功能：當(dāng)輸入A、B、C中有2個(gè)或3個(gè)為1時(shí)，輸出Y為1，否則輸出Y為0。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。一、組合邏輯電路的分析學(xué)習(xí)任務(wù)二組合邏輯電路分析與設(shè)計(jì)二、組合邏輯電路設(shè)計(jì)電路功能描述變量賦值例題：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，要求上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。列真值表變量賦值：設(shè)樓上開關(guān)為A，樓下開關(guān)為B，燈泡為Y。并設(shè)A、B閉合時(shí)為1，斷開時(shí)為0；燈亮?xí)rY為1，燈滅時(shí)Y為0。真值表：學(xué)習(xí)任務(wù)二組合邏輯電路分析與設(shè)計(jì)寫出邏輯表達(dá)式并化簡(jiǎn)真值表畫出邏輯電路圖二、組合邏輯電路設(shè)計(jì)學(xué)習(xí)任務(wù)二組合邏輯電路分析與設(shè)計(jì)學(xué)習(xí)任務(wù)三常用組合邏輯電路分析與應(yīng)用一、編碼器1.定義——實(shí)現(xiàn)編碼操作的電路稱為編碼器（1）二進(jìn)制編碼器——將輸入信號(hào)編成二進(jìn)制代碼的電路，輸出n位代碼的二進(jìn)制編碼器，最多可以有2n個(gè)輸入信號(hào)。3位二進(jìn)制編碼器3位二進(jìn)制編碼器真值表學(xué)習(xí)任務(wù)三常用組合邏輯電路分析與應(yīng)用（1）二進(jìn)制編碼器由與非門構(gòu)成的邏輯電路3位二進(jìn)制優(yōu)先編碼器：在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)，例如：設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低，真值表如下。一、編碼器學(xué)習(xí)任務(wù)三常用組合邏輯電路分析與應(yīng)用集成3位二進(jìn)制優(yōu)先編碼器74LS148ST為使能輸入端，低電平有效。YS為使能輸出端，YS和ST配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先級(jí)別的控制。YEX為擴(kuò)展輸出端，是控制標(biāo)志。ST為使能輸入端，低電平有效。YS為使能輸出端，YS和ST配合可以實(shí)現(xiàn)多級(jí)編碼器之間的優(yōu)先級(jí)別的控制。YEX為擴(kuò)展輸出端，是控制標(biāo)志。輸入輸出均為低電平有效一、編碼器學(xué)習(xí)任務(wù)三常用組合邏輯電路分析與應(yīng)用2.二—十進(jìn)制編碼器：將十進(jìn)制數(shù)的0~9十個(gè)數(shù)碼編成二進(jìn)制代碼的電路，對(duì)十個(gè)信號(hào)進(jìn)行編碼，輸入為十個(gè)數(shù)碼，輸出時(shí)二進(jìn)制代碼，稱為二—十進(jìn)制代碼，又稱BCD碼。最常用的是8421編碼方式。8421BCD碼真值表邏輯圖邏輯符號(hào)一、編碼器學(xué)習(xí)任務(wù)三常用組合邏輯電路分析與應(yīng)用定義——將輸入的二進(jìn)制代碼的含義翻譯成對(duì)應(yīng)的輸出信號(hào)的電路（1）二進(jìn)制譯碼器若輸入端為n個(gè)，輸出為2n個(gè)，且對(duì)應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)1（或0），其余全為0（或1）.BAY3Y2Y1Y0000110110001001001001000邏輯圖真值表邏輯電路二、譯碼器學(xué)習(xí)任務(wù)三常用組合邏輯電路分析與應(yīng)用（2）二—十進(jìn)制譯碼器輸入是4位二進(jìn)制編碼（BCD碼），輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)。二-十進(jìn)制譯碼器有