《EDA技術及應用》課件-第3章

第3章軟件平臺3.1概述3.2QuartusⅡ5.0軟件安裝3.3文本輸入設計方法3.4原理圖輸入設計方法3.5混合輸入設計方法3.6調(diào)用宏功能模塊設計方法3.1概述

QuartusⅡ是Altera公司的最新一代集成開發(fā)軟件，使用QuartusⅡ可完成從設計輸入、綜合適配、仿真到下載編程的整個設計過程，也可以直接調(diào)用SynplifyPro、LenardoSpectrum以及ModelSim等第三方EDA工具來完成設計任務的綜合和仿真此外，QuartusⅡ與MATLAB和DSPBuilder結(jié)合可以進行基于FPGA的DSP系統(tǒng)開發(fā)，方便而且快捷，QuartusⅡ還可以與SoPCBuilder結(jié)合，實現(xiàn)SoPC系統(tǒng)的開發(fā)。

QuartusⅡ提供了方便的實體設計、快速編譯處理以及編程功能，是目前FPGA/CPLD開發(fā)工具中較為理想的綜合、仿真軟件，具有很多優(yōu)良的特性。

3.2QuartusⅡ5.0軟件安裝

3.2.1系統(tǒng)配置要求

①?CPU為PentiumⅡ400MHz以上型號，512MB以上系統(tǒng)內(nèi)存。

②硬盤空間大于800MB的安裝所需的最小硬盤空間。

③操作系統(tǒng)為MicrosoftWindowsNT4.0(ServicePack4以上)、Windows2000或WindowsXP。④采用與MicrosoftWindows兼容的SVGA顯示器。

⑤具有CD-ROM驅(qū)動器。

⑥至少有下面的接口之一：用于ByteBlasterⅡ或ByteBlasterMV下載電纜的并行接口(LPT接口)；用于MasterBlaster通信電纜的串行接口；用于USB-Blaster下載電纜、MasterBlaster通信電纜以及APU(AlteraProgrammingUnit)的USB接口(僅用于Windows2000和WindowsXP)。3.2.2QuartusⅡ5.0軟件的安裝

在滿足系統(tǒng)配置的計算機上，可以按照下面的步驟安裝Quartus?Ⅱ?5.0軟件：

(1)將Quartus?Ⅱ?5.0光盤插入計算機的光驅(qū)中，運行安裝程序setup.exe，出現(xiàn)如圖3-1所示界面。圖3-1Quartus?Ⅱ?5.0安裝界面

(2)單擊InstallQuartus?Ⅱ?andRelatedSoftware按鈕,進入安裝Quartus?Ⅱ?5.0軟件的安裝向?qū)Ы缑?，如圖3-2所示。在這個安裝向?qū)Ы缑嬷?，可以選擇安裝ModelSim-Altera軟件、MegaCoreIPLibrary軟件或者Nios?Ⅱ?EmbededProcesser，EvaluationEdition軟件。

(3)圖3-3所示為Quartus?Ⅱ?5.0安裝類型選擇界面，可以選擇完全安裝模式(Complete)或用戶自定義安裝模式(Custom)。圖3-2Quartus?Ⅱ?5.0安裝向?qū)Ы缑鎴D3-3Quartus?Ⅱ?5.0安裝類型選擇界面3.2.3Quartus?Ⅱ?5.0軟件的授權(quán)

1.授權(quán)文件的安裝

(1)不論是Node-lockedLicense還是NetworkLicense，Quartus?Ⅱ?5.0軟件都需要一個有效的、未過期的授權(quán)文件(license.dat)。授權(quán)文件包括對Altera綜合和仿真工具的授權(quán)，也包括MAX+PLUS?Ⅱ軟件。

(2)如果使用的是NetworkLicense，需要對授權(quán)文件進行簡單的改動，并且需要安裝和配置FLEXlm授權(quán)管理器(FLEXlmLicenseManagerServer)。

(3)如果使用的是Node-lockedLicense授權(quán)，需要安裝軟件狗(SentinelSoftwareGuard)。

(4)啟動Quartus?Ⅱ?5.0軟件。

(5)指定授權(quán)文件的位置。

2.申請授權(quán)文件

首次運行Quartus?Ⅱ?5.0軟件，如果軟件不能檢測到一個有效的授權(quán)文件，則將給出三種選擇：執(zhí)行30天的評估模式，從Altera公司網(wǎng)站自動提取授權(quán)以及指定一個有效授權(quán)文件的正確位置。如果用戶已經(jīng)有了Altera公司提供的AlteraID、序列碼、網(wǎng)絡接口卡號等相關信息，則可以通過網(wǎng)站中的licensing部分得到一個ASCII授權(quán)文件license.dat。

3.在QuartusⅡ5.0軟件中指定授權(quán)文件

上面的操作完成之后，可以通過下面的方法指定授權(quán)文件位置。操作步驟如下：

(1)啟動Quartus?Ⅱ?5.0軟件。

(2)在提示界面中選擇Specifyvalidlicensefile項，在彈出的Options對話框中選擇LicenseSetup頁面，如圖3-4所示。圖3-4Options對話框的LicenseSetup頁面

(3)在Licensefile文本框中指定license.dat文件所在目錄，也可以用<port>@<host>形式代替指定的授權(quán)文件目錄，其中<host>表示授權(quán)文件所在PC服務器的主機名，<port>表示在license.dat中指定的端口號。

(4)單擊OK按鈕退出。授權(quán)文件中所授權(quán)的所有AMPP和MegaCore功能都在LicenseSetup頁面上的LicensedAMPP/

MegaCorefunctions中列出。

3.3文本輸入設計方法

3.3.1創(chuàng)建工程

1.打開當前工程

啟動“NewProjectWizard”，彈出如圖3-5所示的對話框。點擊該對話框最上一欄右側(cè)的按鈕“…”，找到文件夾d:\VHDL\count，作為當前工作目錄。第二欄的cnt4是當前工程的名稱；第三欄將頂層文件實體名也設置為cnt4。圖3-5使用“NewProjectWizard”創(chuàng)建工程

2.將設計文件加入到工程中

點擊圖3-5中的“Next”按鈕，彈出AddFiles對話框，如圖

3-6所示。點擊“AddAll”按鈕將有關設計文件加入到當前工程中。如果在建立工程文件之前沒有建立源文件，則直接點擊“Next”按鈕進入下一步操作。圖3-6添加設計文件對話框

3.選擇目標器件

繼續(xù)點擊“Next”按鈕，出現(xiàn)如圖3-7所示的選擇目標器件的窗口，指定目標器件的步驟如下：

(1)在Family下拉列表框中選擇目標器件系列，如FLEX10K。

(2)在Availabledevices下拉列表中指定一個目標，或選擇AutodeviceselectedbytheFitterfromthe‘Availabledevice’list，由編譯器自動選擇目標器件。

(3)?在Filters選項中設置目標器件的選擇條件，這樣可以縮小器件的選擇范圍，選項包括封裝形式、引腳數(shù)目及器件速度等級。圖3-7器件選擇對話框

4.選擇綜合器和仿真器

繼續(xù)點擊“Next”按鈕，則彈出如圖3-8所示的選擇仿真器和綜合器的對話框，如果不作任何選擇，則表示選擇QuartusⅡ5.0自帶的綜合器和仿真器。也可以選擇其他第三方綜合器和仿真器等專業(yè)的EDA工具。圖3-8EDA工具設置對話框

5.結(jié)束設置

點擊“Next”按鈕，出現(xiàn)如圖3-9所示的當前工程設置信息顯示窗口，對前面所做的設置情況作了匯總。點擊圖中的“Finish”按鈕，即完成了當前工程的創(chuàng)建。圖3-9工程設置信息顯示3.3.2設計輸入

1.新建文本文件

(1)在QuartusⅡ5.0管理器界面中選擇菜單“File”→“New”，或單擊新建文件圖標，出現(xiàn)New對話框，如圖3-10所示。在對話框中選擇“VHDLFile”，點擊“OK”按鈕，打開文本編輯器。圖3-10新建文本文件對話框

(2)選擇菜單“File”→“Save”或單擊保存文件圖標，保存文件，選中對話框下端的可選項“Addfiletocurrentproject”，如圖3-11所示，文件在保存的同時被添加到項目count中，作為頂層實體文件。圖3-11保存文本文件cnt4.vhd

2.編輯文本文件

【例3.1】4位模16加法計數(shù)器。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_UNSIGNED.ALL;

ENTITYcnt4IS

PORT(clk,clr:INSTD_LOGIC;

q:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0);

ENDENTITY;

ARCHITECTURErtlOFcnt4IS

BEGIN

PROCESS(clr,clk)

BEGIN

IFclr=‘1’THEN

q<="0000";

ELSIFclk‘EVENTANDclk=’1‘THEN

q<=q+1;

ENDIF;

ENDPROCESS;

ENDARCHITECTURE;

輸入完成后，對源文件進行保存即可。3.3.3項目編譯

1.編譯前的設置

首先可選擇或更換目標器件，在前面利用“NewProjectWizard”建立工程時已經(jīng)選定了目標器件，如果前面沒有選定或想更換器件，則可選擇“Assignments”→“Settings”項，在彈出的對話框中選擇“CompilerSettings”項下的“Device”來選擇器件。選好器件后，再點擊“Device&PinOptions”按鈕，出現(xiàn)“Device&PinOptions”選擇窗，從中選擇“Configuration”頁面，選擇器件的配置方式。還可以選擇配置文件格式，如圖3-12所示?？捎糜谄骷幊痰奈募袷接校?ttf、.rbf、.jam、.jbc和.hexout等，設計者可根據(jù)需要選擇其中的一種或幾種文件格式，這樣編譯器在編譯后會自動生成該格式的配置文件供用戶使用。圖3-12選擇配置文件格式在圖3-12中點擊“UnusedPins”標簽，可設置目標器件閑置引腳的狀態(tài)，可將閑置引腳設置為高阻輸入狀態(tài)或低電平輸出狀態(tài)，也可以不作任何設置。

還可以選擇編譯模式，選擇“Assignments”→“Settings”項，在彈出的對話框中點擊“CompilationProcess”項，出現(xiàn)模式過程設置窗口，如圖3-13所示。選擇“UseSmartcomplication”和“Preservefewernodenamestosavediskspace”選項，這樣可使每次的重復編譯運行得更快。圖3-13選擇編譯模式

2.編譯

QuartusⅡ編譯器是由幾個處理模塊構(gòu)成的，分別對設計文件進行分析檢錯、綜合、適配等，并產(chǎn)生多種輸出文件，如定時分析文件、器件編程文件和各種報告文件等。

選擇“Processing”→“StartCompilation”，或者點擊按鈕，即啟動了完全編譯，這里的完全編譯包括分析和綜合、適配、裝配、定時分析、網(wǎng)表文件提取等過程。如果只想進行其中某一項或某幾項編譯，可選擇菜單“Tool”→“CompilerTool”，或者點擊按鈕，即出現(xiàn)編譯工具選擇窗口，如圖3-14所示。其中共包括5個編譯工具，分別為分析和綜合器(Analysis&Synthesis)、適配器(Fitter)、裝配器(Assembler)、定時分析器(TimingAnalyzer)和網(wǎng)表提取器(EDANetlistWriter)。點擊每個工具前的小圖標可單獨啟動每個編譯器，如果點擊“Start”按鈕，則完成整個編譯過程。圖3-14編譯工具選擇窗口

3.查看編譯結(jié)果

編譯完成后，會將有關的編譯信息顯示在窗口中，可查看其內(nèi)容。還可以查看綜合后的電路原理圖，選擇“Tool”→“RTLViewer”菜單，即可觀察經(jīng)過綜合生成的RTL(寄存器傳輸級)方式的電路原理圖，本例生成的模16加法計數(shù)器原理圖如圖3-15所示。圖3-15cnt4.vhd綜合后的RTL級原理圖為了得到設計綜合后的門級電路圖，選擇菜單“Tool”→“TechnologyMapViewer”，可查看綜合后的門級電路原理圖。注意，對于不同的目標器件，盡管邏輯功能一樣，但其門級電路結(jié)構(gòu)是不一樣的，本例的門級原理圖如圖3-16所示。圖3-16cnt4.vhd綜合后的門級原理圖3.3.4仿真驗證

1.打開波形編輯器

選擇菜單“File”→“New”，在“New”窗口中選擇“OtherFiles”頁面中的“VectorWaveformFile”選項，點擊“OK”按鈕，即出現(xiàn)波形編輯窗口。

2.輸入信號節(jié)點

選擇菜單“View”→“UtilityWindows”→“NodeFinder”，出現(xiàn)如圖3-17所示的對話框，在“Filter”框中選擇“Pins：all”，再點擊“List”按鈕，即在下面的“NodesFound”框中出現(xiàn)本設計項目中的所有端口引腳列表，從端口列表中選擇所需要的，并逐個拖到波形編輯器窗口中。圖3-17輸入信號節(jié)點

3.編輯輸入信號波形

點擊波形編輯窗口中的全屏顯示按鈕，使窗口全屏顯示，使用波形編輯窗口中的各種波形賦值快捷鍵，編輯各輸入信號的激勵波形，如圖3-18所示。另外，還需要設置仿真時間區(qū)域，以使仿真時間設置在一個合理的區(qū)域上，選擇菜單“Edit”→“EndTime”，在彈出的“Time”窗口中鍵入10，單位選擇“μs”，即仿真時長為10μs。圖3-18編輯輸入信號波形圖3-18中，q信號為總線型數(shù)據(jù)(信號左邊有符號“+”)，如果點擊信號“q”左邊的“+”，則將展開該總線中的所有信號，

如果雙擊“+”左邊的信號標記，則彈出信號數(shù)據(jù)格式設置對話框，如圖3-19所示。在該對話框中有5種數(shù)據(jù)格式可供選擇：Binary(二進制)、Hexadecimal(十六進制)、Octal(八進制)、SignedDecimal(有符號十進制)、UnsignedDecimal(無符號十

進制)。圖3-19設置信號數(shù)據(jù)格式

4.仿真參數(shù)設置

選擇“Assignment”→“Settings”項，在彈出的對話框中選“SimulatorSettings”項下的“Mode”，以選擇仿真模式。仿真模式有功能仿真(Functional)和時序仿真(Timing)兩種，這里選擇功能仿真(Functional)。

5.觀察仿真結(jié)果

選擇菜單“Processing”→“StartSimulation”，或者點擊按鈕，即啟動仿真器工作。仿真完成后，可通過查看輸出波形檢驗所設計電路的功能是否正確。如不正確，可修改設計，重新執(zhí)行以上的過程，直到完全滿足自己的設計要求為止。4位模16加法計數(shù)器的功能仿真波形如圖3-20所示。圖3-20模16加法計數(shù)器的功能仿真波形3.3.5引腳分配

(1)依次選擇菜單“Assignments”→“AssignmentEditor”命令，在分配編輯器的“Category”列表中選擇“Locationspin”，或直接選擇“Assignments”→“Pins”菜單命令，出現(xiàn)如圖3-21所示的引腳分配界面。圖3-21AssignmentEditor引腳分配界面

(2)在AssignmentEditor的引腳分配界面中，雙擊“To”單元，將彈出包含所有引腳的下拉列表框，從中選擇一個引腳名，如圖3-21所示。

(3)雙擊“Location”單元，從下拉列表框中可以指定目標器件引腳號，如圖3-22所示。圖3-22指定目標器件引腳號

(4)完成所有設計中引腳的指定，關閉“AssignmentEditor”界面，當提示保存分配時，選擇“是”保存分配。

(5)如圖3-23所示為引腳鎖定的器件平面視圖。圖3-23器件平面視圖3.3.6器件編程

1.打開下載窗口

從Tools中選擇Programmer項，或用快捷鍵打開編程窗口，如圖3-24所示。在Mode欄中有四種模式可供選擇：JTAG、PassiveSerial、ActiveSerialProgramming和In-SocketProgramming。為了直接對FPGA進行配置，在編程窗口的

編程模式中選擇JTAG(默認)，并選中打勾文件右側(cè)的第一小方框。圖3-24器件編程窗口

2.設置編程器

單擊“HardwareSetup”按鈕可設置下載接口方式，出現(xiàn)如圖3-25所示的“HardwareSetup”對話框，對下載電纜進行選擇。在“HardwareSettings”標簽頁中，單擊按鈕AddHardware，彈出“AddHardware”窗口；在該窗口中選擇硬件類型(Hardwaretype)為“ByteBlasterMVorByteBlasterⅡ”，端口(Port)選擇“LPT1”，然后關閉對話框即可(這時應該在圖3-26所示的編程器左上方顯示出編程方式：ByteBlasterMV[LPT1])。圖3-25硬件設置窗口

3.添加配置文件

在編輯窗口中點擊“AddFiles”按鈕，對編程文件?.sof(配置文件?.pof)進行添加。

4.開始編程

使用ByteBlasterMV下載電纜編程，將ByteBlasterMV的DB25接口連接到PC機的并行端口。設置完后，點擊“Start”按鈕開始編程，如圖3-26所示。圖3-26編程窗口3.4原理圖輸入設計方法

3.4.1創(chuàng)建工程

(1)啟動“NewProjectWizard”。

選擇菜單“File”→“NewProjectWizard”，彈出如圖3-27所示的對話框。點擊該框最上一欄右側(cè)的按鈕“”，找到文件夾D:\VHDL\half_adder，作為當前的工作目錄。第二欄的half_adder是當前工程的名字，一般將頂層文件的名字作為工程名；第三欄是頂層文件的實體名，一般與工程名相同。圖3-27使用NewProjectWizard創(chuàng)建工程

(2)將設計文件加入工程。

點擊圖3-27中的Next按鈕，彈出“AddFiles”對話框，如圖3-28所示，點擊“AddAll”，將所有相關文件都加入到當前工程中。如果在建立工程文件之前沒有建立源文件，則直接點擊“Next”按鈕進入下一步操作。圖3-28將設計文件加入到當前工程中

(3)選擇目標器件。

點擊圖3-28中的“Next”按鈕，出現(xiàn)選擇目標器件的窗口，如圖3-29所示，在此選擇“FLEX10K”器件系列，在“Targetdevice”欄下選“Specificdeviceselectedin‘Availabledevices’list”，表示要選擇一個確定的目標器件，然后在下面的列表中選擇器件“EPF10K10LC84-4”。圖3-29選擇目標器件

(4)選擇綜合器和仿真器。

點擊圖3-29中的“Next”按鈕，彈出選擇仿真器和綜合器的對話框“EDAToolSettings”，如圖3-30所示。如果選擇默認的“None”，則表示選擇QuartusⅡ自帶的綜合器和仿真器，也可以選擇其他第三方綜合器和仿真器等專業(yè)EDA工具。圖3-30選擇仿真器和綜合器

(5)結(jié)束設置。

點擊“Next”按鈕，出現(xiàn)工程設置信息顯示窗口，如圖3-31所示，此頁面對前面所做的設置情況做了匯總，點擊“Finish”按鈕，即完成了當前工程的創(chuàng)建。在工程管理窗口中，出現(xiàn)當前工程的層次結(jié)構(gòu)顯示。圖3-31工程設置信息顯示3.4.2設計輸入

1.建立源文件

選擇菜單“File”→“New”，在彈出的“New”對話框中的“DeviceDesignFiles”頁面中選擇源文件類型，這里選擇“BlockDiagram/SchematicFile”類型，如圖3-32所示，即可出現(xiàn)如圖3-33所示的原理圖文件的編輯界面。點擊保存按鈕，將源文件保存為half_adder.bdf即可。圖3-32選擇設計文件類型對話框圖3-33原理圖編輯界面

2.輸入圖元

(1)選擇工具按鈕有效時，在圖形編輯器窗口空白處單擊鼠標左鍵以確定輸入位置。

(2)然后單擊鼠標右鍵，選擇“Insert”→“Symbol”，或者在輸入位置雙擊鼠標左鍵，出現(xiàn)如圖3-34所示的“Symbol”對話框。圖3-34輸入元件對話框

(3)在符號庫“Libraries”框中點擊“?+?”按鈕，擴展d:/altera/quartus50/libraries/?文件夾，同樣擴展“primitives/logic”文件夾。在logic文件夾中選擇二輸入與門圖元(and2)，也可以直接在圖元名稱對話框中輸入and2，在Symbol對話框中就出現(xiàn)and2圖元的預覽圖。點擊“OK”按鈕以后，在所希望的地方點擊左鍵，即可插入and2圖元。

重復上述三步，就可連續(xù)選取異或門(xor)、輸入引腳(input)、輸出引腳(output)等圖元，如圖3-35所示。圖3-35在原理圖中調(diào)入元器件

3.連接圖元及模塊

當鼠標位于一個符號的引腳上或模塊的邊沿時，“智能”連接工具自動變成十字形的畫線指針。然后可以按住鼠標左鍵拖動鼠標，繪出一條線，松開鼠標按鍵即可完成一次操作。將鼠標箭頭放在連線的一端，鼠標光標也會變成“?+?”字形，此時可以接著畫線。細線表示單根線，粗線表示總線，總線的寬度可從元件符號的標識上看出。按照上述方法將這些元件進行連接，構(gòu)成半加器，最后的半加器原理電路如圖3-36所示。圖3-36半加器原理電路3.4.3項目編譯

1.編譯前的設置

如果前面沒有選定或要修改的話，可選擇“Assignments”→“Settings”項，在彈出的對話框左邊欄中選“Device”項來設定器件，設定好器件后，再點擊“Device&PinOptions”選擇窗，從中選擇“Configuration”頁面，選擇器件的配置方式，這里選擇PassiveSerial(被動串行)方式，即由PC或EPC配置器件來對目標器件進行配置，以上配置如圖3-37所示。在圖3-37中點擊“ProgrammingFiles”標簽，出現(xiàn)如圖3-38所示的選擇配置文件格式的頁面，可用于器件配置編程的文件格式有：.ttf、.rbf、.jam、.jbc和.hexout等，設計者可根據(jù)需要選擇其中一種或幾種文件格式，這樣編譯器在編譯后會自動生成該格式的配置文件供用戶使用。圖3-37選擇配置方式和配置器件在圖3-38中點擊打開“UnusedPins”頁面，可將目標器件閑置引腳設置為高阻輸入狀態(tài)，或低電平輸出狀態(tài)，或輸出不定狀態(tài)，也可以不做任何選擇。

圖3-38選擇配置文件格式還可以選擇編譯模式，選擇菜單“Assignments”→“Settings”，在出現(xiàn)的如圖3-39所示的“Settings”窗口中，點擊“CompilationProcessSettings”項，出現(xiàn)模式過程設置窗口，在圖中選擇“UseSmartcompilation”和“Preservefewernodenamestosavediskspace”選項，這樣可使得每次的重復編譯運行得更快。圖3-39選擇編譯模式

2.編譯

如果只想進行其中某一項或某幾項編譯，可選擇菜單“Tools”→“CompilerTool”，即可出現(xiàn)圖3-40所示的編譯工具，圖中包括分析和綜合器(Analysis?&?Synthesis)、適配器(Fitter)、裝配器(Assembler)、定時分析器(TimingAnalyzer)、網(wǎng)表文件提取器(EDANetlistWriter)等，點擊每個工具前面的小圖標可單獨啟動每個編譯器，如果點擊“Start”按鈕，則啟動了整個編譯過程。圖3-40設定編譯工具3.4.4仿真驗證

1.打開波形編輯器

選擇菜單“File”→“New”，在“New”窗口中選擇“OtherFiles”頁面中的“VectorWaveformFile”選項，點擊“OK”按鈕，即出現(xiàn)波形編輯窗口。

2.輸入信號節(jié)點

選擇菜單“View”→“UtilityWindows”→“NodeFinder”，出現(xiàn)如圖3-41所示的對話框，在“Filter”框中選擇“Pins：all”，再點擊“List”按鈕，即在下面的“NodesFound”框中出現(xiàn)本設計項目中的所有端口引腳列表，從端口列表中選擇所需要的，并逐個拖到波形編輯器窗口中。圖3-41輸入信號節(jié)點

3.編輯輸入信號波形

點擊波形編輯窗口中的全屏顯示按鈕，使窗口全屏顯示，使用波形編輯窗口中的各種波形賦值快捷鍵，編輯各輸入信號的激勵波形，如圖3-42所示。另外，還需要設置仿真時間區(qū)域，以使仿真時間設置在一個合理的區(qū)域上，選擇菜單“Edit”→“EndTime”，在彈出的“Time”窗口中鍵入2，單位選擇“μs”，即仿真時長為2μs(缺省時間為1μs)。圖3-42編輯輸入信號波形還可以設置各個信號的數(shù)據(jù)格式，如圖3-43所示，有5種數(shù)據(jù)格式可供選擇：Binary(二進制)、Hexadecimal(十六進制)、Octal(八進制)、SignedDecimal(有符號十進制)、UnsignedDecimal(無符號十進制)。本例中將所有信號都設置為二進制格式(Binary)即可。圖3-43設置信號數(shù)據(jù)格式

4.仿真器參數(shù)設置

選擇“Assignments”→“Settings”項，在彈出的對話框中選“FitterSettings”項下的“Simulator”，在出現(xiàn)的Simulator設計頁面(如圖3-44所示)中選擇仿真模式。仿真模式有功能仿真(Functional)和時序仿真(Timing)兩種，這里選擇時序仿真模式。還可以設置其他一些選項，如在時序仿真模式下可選擇毛刺檢測的寬度(圖中設為1?ns)。圖3-44設置仿真模式

5.觀察仿真結(jié)果

選擇菜單“Processing”→“StartSimulation”，或點擊按鈕，即啟動仿真器。仿真完成后，可查看輸出波形，以檢驗所設計電路的功能是否正確?？尚薷脑O計，重新執(zhí)行以上的過程，直到完全滿足自己的設計要求為止。1位半加器的時序仿真輸出波形如圖3-45所示。圖3-451位半加器時序仿真輸出波形3.4.5引腳分配

(1)依次選擇菜單“Assignments”→“AssignmentEditor”命令，在分配編輯器的“Category”列表中選擇“LocationsPin”，或直接選擇“Assignments”→“Pins”菜單命令，出現(xiàn)如圖3-46所示的引腳分配界面。圖3-46AssignmentEditor的引腳分配界面

(2)在AssignmentEditor的引腳分配界面中，雙擊“To”單元，將彈出包含所有引腳的下拉列表框，從中選擇一個引腳名。圖3-47目標器件引腳號指定界面

(3)雙擊“Location”單元，從下拉列表框中可以指定目標器件引腳號，如圖3-47所示。(結(jié)果如圖3-48所示。)

(4)完成所有設計中引腳的指定，關閉AssignmentEditor界面，當提示保存分配時，選擇“是”保存分配。

(5)圖3-48所示為引腳鎖定的器件平面視圖。圖3-48器件平面視圖3.4.6器件編程

使用QuartusⅡ5.0軟件成功進行工程的編譯設計后，就可以對Altera器件進行編程或配置了。QuartusⅡ5.0編譯器的Assembler模塊自動將適配過程的器件、邏輯單元和引腳分配信息轉(zhuǎn)換為器件的編程圖像，并將這些圖像以目標器件的編程對象文件(.pof)或SRAM對象文件(.sof)的形式保存為編程文件,QuartusⅡ5.0軟件的編程器使用該文件對器件進行編程配置。3.5混合輸入設計方法

3.5.1創(chuàng)建工程

采用與前面兩種設計輸入方法相同的步驟，利用“NewProjectWizard”建立一個新的工程，工程名為full_adder，目標器件為EPF10K10LC84-4，再完成其他一些必要的設置。所得工程設計信息如圖3-49所示。圖3-49工程設置信息顯示3.5.2電路模塊設計

1位全加器的設計包括三個模塊，即底層兩輸入或門模塊orm2.vhd、半加器模塊half_adder.vhd以及頂層全加器模塊full_adder.bdf。其中orm2.vhd和half_adder.vhd使用VHDL編寫，full_adder.bdf則采用原理圖實現(xiàn)。全加器是通過調(diào)用一個orm2.vhd和兩個half_adder.vhd組裝成一個完整的設計實體full_adder而實現(xiàn)的。下面我們首先實現(xiàn)orm2.vhd，half_adder.vhd兩個模塊的VHDL編寫，然后生成兩個電路模塊以供頂層調(diào)用。

在QutartusⅡ的集成環(huán)境中，點擊按鈕，或選擇菜單“File”→“New”→“VHDLFile”，出現(xiàn)如圖3-50所示的文本編輯窗口。圖3-50文本編輯窗口

【例3.2】兩輸入或門的源程序orm2.vhd。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYorm2IS

PORT(a,b:INSTD_LOGIC;

c:OUTSTD_LOGIC);

ENDENTITYorm2;

ARCHITECTURErtlOForm2IS

BEGIN

c<=aORb;

ENDARCHITECTURErtl;輸入完畢后，選擇菜單“File”→“Save”，即出現(xiàn)如圖3-51所示的對話框。保存文件名為orm2.vhd，點擊“保存”按鈕即可。

文件保存后，為了能在圖形編輯器中調(diào)用orm2，需要為orm2.vhd創(chuàng)建一個元件圖形符號。選擇“File”→“Create/Update”

→“CreateSymbolFilesforCurrentFile”，QuartusⅡ調(diào)出編譯器對orm2.vhd進行編譯，編譯后生成orm2的圖形符號。圖3-51保存文件orm2.vhd

【例3.3】半加器的VHDL源程序half_adder.vhd。

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

ENTITYhalf_adderIS

PORT(a,b:INSTD_LOGIC;

co,so:OUTSTD_LOGIC);

ENDENTITYhalf_adder;

ARCHITECTURErtlOFhalf_adderIS

BEGIN

so<=(aORb)AND(aNANDb);

co<=NOT(aNANDb);

ENDARCHITECTURErtl;3.5.3頂層設計

選擇菜單“File”→“New”，出現(xiàn)如圖3-52所示的對話框，選擇“BlockDiagram/SchematicFile”，點擊“OK”按鈕，即可出現(xiàn)原理圖編輯窗口。現(xiàn)按照以下給出的方法在原理圖編輯窗口中繪出如圖3-55所示的原理圖。圖3-52輸入文件類型選擇對話框

(1)添加元件。先在圖形編輯器中的任何位置雙擊鼠標，將出現(xiàn)如圖3-53所示的“Symbol”對話框。通過鼠標選擇一個元件符號，或直接在“Name”框中輸入元件符號名。按“OK”按鈕，選中元件符號立即出現(xiàn)在圖形編輯窗中雙擊過鼠標的位

置上。圖3-53輸入元件對話框從圖3-53可以看出，在“Libraries”的當前項目(Project)下已有兩個元件符號：orm2和half_adder，即為剛才輸入的兩個VHDL文件所對應的元件符號。用鼠標選擇其中一個元件，并雙擊該元件，即進入原理圖編輯窗口。然后重復此操作，將一個orm2、兩個half_adder元件調(diào)入原理圖編輯器。用鼠標左鍵按在元件上拖動，即可移動元件，安排好它們的位置，如圖

3-54所示。接著可為一個orm2、兩個half_adder元件加上輸入/輸出接口。輸入/輸出接口符號名為“input”和“output”。在庫“primitives”下，點擊“pin”左邊的“+”符號，出現(xiàn)輸入/輸出接口符號，選擇“input”和“output”元件使其進入原理圖編輯器。圖3-54原理圖編輯窗口

(2)符號之間連線。在圖3-54所示的編輯窗口中，將鼠標箭頭移到元件符號的輸入/輸出引腳上，鼠標箭頭形狀會變成“+”形狀，然后可以按住鼠標左鍵拖動鼠標，繪出一條線，松開鼠標按鍵即可完成一次操作。將鼠標箭頭放在連線的一端，鼠標光標也會變成“+”形狀，此時可以接著畫線。

(3)設置輸入/輸出引腳名。full_adder.bdf中有三個輸入引腳：ain、bin和cin；兩個輸出引腳：sout和cout。雙擊輸入/輸出元件的左端文字，即可修改其名稱，這樣完成的頂層原理圖設計如圖3-55所示。最后選擇“File”→“Save”菜單，將此頂層原理圖取名為full_adder.bdf并保存。圖3-551位全加器的頂層原理圖3.5.4仿真驗證

選擇菜單“File”→“New”，在“New”窗口中選擇“OtherFiles”頁面中的“VectorWaveformFile”選項，點擊“OK”按鈕，即出現(xiàn)波形編輯窗口。然后根據(jù)前面介紹的方法，將輸入/輸出信號加入波形編輯器，使用波形編輯窗口中的各種波形賦值快捷鍵，編輯各輸入信號的激勵波形如圖3-56所示。圖3-56設置了輸入信號的波形編輯器這里設定仿真模式選擇為功能仿真，選擇菜單“Processing”→“StartSimulation”，或者點擊按鈕，即啟動仿真器工作。仿真完成后，可通過查看輸出波形檢驗所設計電路的功能是否正確。如不正確，可修改設計，重新執(zhí)行以上的過程，直到完全滿足自己的設計要求為止。1位全加器的功能仿真波形如圖3-57所示。圖3-571位全加器的功能仿真波形3.5.5引腳分配

(1)依次選擇“Assignments”→“AssignmentEditor”菜單命令，在分配編輯器的“Category”列表中選擇“LocationsPin”，或直接選擇“Assignments”→“Pins”菜單命令，出現(xiàn)如圖3-58所示的引腳分配界面。圖3-58AssignmentEditor的引腳分配界面

(2)在AssignmentEditor的引腳分配界面中，雙擊“To”單元，將彈出包含所有引腳的下拉列表框，從中選擇一個引腳名。

(3)雙擊“Location”單元，從下拉列表框中可以指定目標器件引腳號，如圖3-59所示。圖3-59目標器件引腳號指定界面

(4)完成所有設計中引腳的指定，關閉AssignmentEditor界面，當提示保存分配時，選擇“是”保存分配。

(5)圖3-60所示為引腳鎖定的器件平面視圖。

(6)在進行編輯之前，檢查引腳分配是否合法。選擇“Processing”→“Start”→“StartI/OAssignmentAnalysis”菜單命令，當提示I/O分配分析成功時，單擊“OK”按鈕關閉提示。圖3-60器件平面視圖3.6調(diào)用宏功能模塊設計方法

3.6.1宏功能模塊概述

1.?LPM宏功能模塊

AlteraLPM宏功能模塊是一些復雜或高級的構(gòu)建模塊，可以在QuartusⅡ設計文件中與門、觸發(fā)器等基本單元一起使用，這些模塊的功能一般都是通用的，如Counter、FIFO、RAM等。

Altera提供的可參數(shù)化LPM宏功能模塊和LPM函數(shù)均針對Altera器件結(jié)構(gòu)做了優(yōu)化，而且必須使用宏功能模塊才可以使用一些Altera特定器件的功能，例如存儲器、鎖相環(huán)PLL、串并收發(fā)單元SERDES、DDIO電路等。

2.?Altera的IP核

Altera除了提供一些基本宏功能模塊以外，還提供了一些比較復雜、相對比較通用的功能模塊，如UART、PCI、SDRAM等。這些就是Altera可提供的IP庫，也稱MegaCore。

Altera的MegaCore主要有數(shù)字信號處理、通信、接口和外設以及微處理器四類。

Altera或AMPP的IP使用統(tǒng)一的IPToolbench界面來定制和生成IP文件。所有的IP核可以支持功能仿真模型，絕大部分IP核支持OpenCorePlus，即用戶可以免費在實際器件中驗證所用的IP核(用戶必須把所有器件通過JTAG電纜連到PC機上，否

則IP核電路不會工作)，直到用戶覺得沒有問題，再購買IP許可證。

Altera需要授權(quán)使用的知識產(chǎn)權(quán)MegaCore，專門針對Altera的可編程器件進行過優(yōu)化和測試，一般需要用戶付費購買才能使用。這些模塊可以從Altera網(wǎng)站上下載，安裝后就可以在QuartusⅡ軟件以及實際系統(tǒng)中進行使用和評估。用戶對需用的IP核滿意后，可以聯(lián)系Altera以購買使用權(quán)許可證。3.6.2文本方式調(diào)用功能模塊

1.創(chuàng)建工程

利用“NewProjectWizard”建立一個新的工程，工程名為counter24，目標器件為EPF10K10LC84-4，再完成其他一些必要的設置。所得工程設計信息如圖3-61所示。圖3-61創(chuàng)建工程信息顯示

2.定制功能模塊

(1)打開“MegaWizardPlug-InManager”初始對話框。在“Tools”菜單中選擇“MegaWizardPlug-InManager”，產(chǎn)生如圖3-62所示的界面，選擇“Createanewcustommegafunctionvariation”項，即定制一個新的模塊。單擊“Next”按鈕后，產(chǎn)

生如圖3-63所示的對話框，在左欄選擇“arithmetic”項下的LPM_COUNTER”，再選擇FLEX10K器件和VHDL語言方式，單擊“Next”按鈕。圖3-62定制新的功能模塊圖3-63LPM功能模塊設定

(2)選擇計數(shù)器的輸出數(shù)據(jù)總線寬度及計數(shù)方式，這里設定為5位，計數(shù)方式為加法計數(shù)，如圖3-64所示。圖3-64設定輸出數(shù)據(jù)總線寬度和計數(shù)方式

(3)點擊“Next”按鈕后，出現(xiàn)如圖3-65所示的界面，在“Whichtypeofcounterdoyouwant？”欄，將計數(shù)器設置為模

24計數(shù)器；在選擇附加選項中選擇進位輸出端(Carry-out)。圖3-65選擇計數(shù)器類型及其他附加選項

(4)點擊“Next”按鈕，出現(xiàn)如圖3-66所示的界面，進行可選輸入端的設置，這里選擇異步清零端。圖3-66可選輸入端設置

(5)點擊圖3-66中的“Next”按鈕，出現(xiàn)如圖3-67所示的定

制信息顯示界面，點擊“Finish”按鈕，即可完成對計數(shù)模塊的定制。圖3-67LPM_COUNTER定制信息顯示

3.文本方式輸入

在QuartusⅡ5.0管理器界面中選擇菜單“File”→“New”，或單擊新建文件圖標，出現(xiàn)“New”對話框，如圖3-68所示。在對話框中選擇“VHDLFile”，點擊“OK”按鈕，打開文本編輯器。圖3-68新建文本文件對話框選擇菜單“File”→“Save”或單擊保存文件圖標，保存文件，選中對話框下端的可選項“Addfiletocurrentproject”，如圖3-69所示，文件在保存的同時被添加到項目count中，作為頂層實體文件。圖3-69保存文本文件counter24.vhd

【例3.4】模2