2022年春季武漢理工大學(xué)繼續(xù)教育《數(shù)字電子技術(shù)》練習(xí)題庫

數(shù)字電子技術(shù)

1、主從RS觸發(fā)器的約束條件是RS=O；

.正確

.錯(cuò)誤

2、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路。

.正確

.錯(cuò)誤

3、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

4、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為1111。

.正確

.錯(cuò)誤

5、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

6、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

7、連續(xù)異或2015個(gè)1的結(jié)果是1。

.正確

.錯(cuò)誤

8、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

9、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

10、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

11、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

12、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制（47.6）0。

.正確

.錯(cuò)誤

13、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、在下列TTL門電路中，Y=1的是（）

15、在二進(jìn)制譯碼器中，若輸入有5位二進(jìn)制代碼，則輸出有（）個(gè)信號(hào)。

.32

.16

.8

.4

16、在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Qn=0,要求Qn+l=0,則應(yīng)使（）

.J=X,K=0

」=0,K=X

」=1,K=X

.J=K=1

17、如果邏輯函數(shù)F(、、)=TIM(2,3,6),則F(、、)=()

.￡m(2,3,6)

.Em(0,l,4;5,7)

.￡m(l,4,5)

.Em(0,2,3,6,7)

18、遲滯性是（）的基本特性。

.多諧振蕩器

.施密特觸發(fā)器

?T觸發(fā)器

?單穩(wěn)態(tài)觸發(fā)器

19、下面對n進(jìn)制計(jì)數(shù)器描述正確的是（）

.計(jì)數(shù)值必須從0計(jì)數(shù)到n-1

.計(jì)數(shù)值必須從1計(jì)數(shù)到n

.對n個(gè)時(shí)鐘進(jìn)行計(jì)數(shù)

.有n個(gè)有效狀態(tài)

20、不是最小項(xiàng)邏輯相鄰的最小項(xiàng)是（）

21、組合邏輯電路的競爭冒險(xiǎn)是由于（）引起的。

.電路不是最簡

.電路有多個(gè)輸出

.電路中存在延遲

.電路中使用不同的門電路

22、下圖所示電路中，只有（）不能實(shí)現(xiàn)

23、為了構(gòu)成4096X8的RM,需要（）片1024義2的RM。

.8片

.16片

.2片

.4片

24、一個(gè)4位移位寄存器，現(xiàn)態(tài)為0000,如果串行輸入始終為1,則經(jīng)過4個(gè)移位脈沖后,

寄存器的內(nèi)容為（）

.0001

.0111

.1110

.1111

25、某4位移位寄存器，現(xiàn)態(tài)為1111,若串行輸入始終為0,則經(jīng)過4個(gè)移位脈沖后，該

移位寄存器的內(nèi)容為（）

.0000

.1000

.1100

.1110

26、一片容量為4KX8的RM,其地址線有（）根。

.8

.12

.16

.32

27、在決定一事件結(jié)果的所有條件中只要有一個(gè)或一個(gè)以上滿足時(shí)結(jié)果就發(fā)生，這種條件和

結(jié)果的邏輯關(guān)系是（）

.與

.或

.非

.異或

28、同步RS觸發(fā)器的“同步”時(shí)指（）

.RS兩個(gè)信號(hào)同步

,Qn+1與S同步

.Qn+1與R同步

.Qn+1與P同步

29、555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為+6V,則當(dāng)暫穩(wěn)態(tài)結(jié)束時(shí)，定時(shí)電容上

的電壓V為（）

.6V

.0V

.2V

.4V

30、十進(jìn)制數(shù)4的編碼為0100,則該編碼不會(huì)是（）

.8421

2421（）

.5211

2421()碼

31、一個(gè)十位串行輸入串行輸出的移位寄存器，在頻率為1MHZ的時(shí)鐘操作下，則數(shù)據(jù)被

延遲了（）

32、基本寄存器工作時(shí)數(shù)據(jù)只能（）

.并入并出

.串入串出

.并入串出

.串入并出

33、以下各電路中，（）可以產(chǎn)生脈沖定時(shí)。

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

.施密特觸發(fā)器

.石英晶體多諧振蕩器

34、n個(gè)觸發(fā)器構(gòu)成的時(shí)序邏輯電路，最多的狀態(tài)數(shù)是（）

.n的n次方個(gè)

.n的2次方個(gè)

.2n個(gè)

.2的n次方個(gè)

35、要使觸發(fā)器輸出保持“0”可以設(shè)定（）

.=0

.=1

.=Q

36、兩片8選1的輸出Y1和Y2在擴(kuò)展成一片16選1輸出Y時(shí)必須通過（）

.與非門

.或非門

.與門

.或門

37、用編碼器對16個(gè)信號(hào)進(jìn)行編碼，其輸出二進(jìn)制代碼的位數(shù)是（）

.2位

.3位

.4位

.16位

38、關(guān)于半導(dǎo)體存儲(chǔ)器的描述，下列哪種說法是錯(cuò)誤的？（）

.RM讀寫方便，但一旦掉電，所存儲(chǔ)的內(nèi)容就會(huì)全部丟失

.ROM掉電以后數(shù)據(jù)不會(huì)丟失

.RM可分為靜態(tài)RM和動(dòng)態(tài)RM

.動(dòng)態(tài)RM不必定時(shí)刷新

39、如圖3所示TTL門電路，當(dāng)時(shí)，F(xiàn)的狀態(tài)為（）

F=

40、函數(shù)F=+的真值表中F=1的最小項(xiàng)個(gè)數(shù)為（）

.2

.3

.4

.5

倒計(jì)時(shí)

01:39:53

答題卡

一、判斷

12345678910111213

二、單選

141516171819202122232425262728293031323334353637383940數(shù)字電子技術(shù)_作業(yè)一

一、判斷（共計(jì)32.5分，每題2.5分）

1、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

2、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

3、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

4、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

5、主從RS觸發(fā)器的約束條件是RS=0；

.正確

.錯(cuò)誤

6、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制(47.6)0,

.正確

.錯(cuò)誤

7、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

8、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路。

.正確

.錯(cuò)誤

9、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為1111。

.正確

.錯(cuò)誤

10、連續(xù)異或2015個(gè)1的結(jié)果是1。

.正確

.錯(cuò)誤

11、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

12、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

13、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、要使觸發(fā)器輸出保持“0”可以設(shè)定（

.=0

.=1

15、為了構(gòu)成4096X8的RM,需要（）片1024X2的RM。

.8片

.16片

.2片

.4片

16、在下列TTL門電路中，Y=1的是（）

17、決定一件事情的各個(gè)條件全部具備時(shí)這件事情才會(huì)發(fā)生，這種因果關(guān)系是（）

.與

.或

.與非

.或非

18、下列各觸發(fā)器中，圖（）觸發(fā)器的輸入、輸出信號(hào)波形圖如下圖所示。

19、一個(gè)十位串行輸入串行輸出的移位寄存器，在頻率為1MHZ的時(shí)鐘操作下，則數(shù)據(jù)被

延遲了（）

20、「觸發(fā)器動(dòng)作的特性方程是（）

21、邏輯函數(shù)F=（+）（+）的對偶式F'=（）

.+

.+

.+

.+

22、。門組成的電路圖如圖3所示，其輸出函數(shù)F為（）

.F=+

.F=+

.F=（+）（+）

.F=

23、在二進(jìn)制譯碼器中，若輸入有5位二進(jìn)制代碼，則輸出有（）個(gè)信號(hào)。

.32

.16

.8

.4

24、用編碼器對16個(gè)信號(hào)進(jìn)行編碼，其輸出二進(jìn)制代碼的位數(shù)是（）

.2位

.3位

.4位

.16位

25、函數(shù)F=+的真值表中F=1的最小項(xiàng)個(gè)數(shù)為（）

.2

.3

.4

.5

26、若MOS反相器的V增加則以下說法錯(cuò)誤的是（)

.輸入低電平時(shí)的噪聲容限減少

.輸入高電平時(shí)的噪聲容限增加

.反相器閾值電壓增加

.反相器的傳輸延遲時(shí)間減少

27、一片容量為4KX8的RM,其地址線有（）根。

.8

.12

.16

.32

28、全加器的輸入全為“1”時(shí)輸出是（）

.0

.1

.10

.11

29、不是最小項(xiàng)邏輯相鄰的最小項(xiàng)是（）

30、下面對n進(jìn)制計(jì)數(shù)器描述正確的是（）

.計(jì)數(shù)值必須從0計(jì)數(shù)到n-l

.計(jì)數(shù)值必須從1計(jì)數(shù)到n

.對n個(gè)時(shí)鐘進(jìn)行計(jì)數(shù)

.有n個(gè)有效狀態(tài)

31、遲滯性是（）的基本特性。

.多諧振蕩器

?施密特觸發(fā)器

.T觸發(fā)器

?單穩(wěn)態(tài)觸發(fā)器

32、組合邏輯電路的競爭冒險(xiǎn)是由于（）引起的。

.電路不是最簡

.電路有多個(gè)輸出

.電路中存在延遲

.電路中使用不同的門電路

33、在決定一事件結(jié)果的所有條件中只要有一個(gè)或一個(gè)以上滿足時(shí)結(jié)果就發(fā)生，這種條件和

結(jié)果的邏輯關(guān)系是（）

.與

.或

.非

.異或

34、/轉(zhuǎn)換器的T型電阻網(wǎng)絡(luò)中電阻取值（）

.只有一種

.僅有兩種

.三種

.三種以上

35、

+

36、E技術(shù)中使用最普遍的E設(shè)計(jì)入口語言是（）

.VHL

.MX+plusll

.MOS

.TTL

37、555定時(shí)器不能實(shí)現(xiàn)的電路是（）

.施密特觸發(fā)器

.單穩(wěn)態(tài)觸發(fā)器

.多諧振蕩器

.JK觸發(fā)器

38、十進(jìn)數(shù)6的余3碼是（）

.0110

.1001

.1100

.1010

39、關(guān)于半導(dǎo)體存儲(chǔ)器的描述，下列哪種說法是錯(cuò)誤的？（）

.RM讀寫方便，但一旦掉電，所存儲(chǔ)的內(nèi)容就會(huì)全部丟失

.ROM掉電以后數(shù)據(jù)不會(huì)丟失

,RM可分為靜態(tài)RM和動(dòng)態(tài)RM

.動(dòng)態(tài)RM不必定時(shí)刷新

40、下圖所示電路中，只有（）不能實(shí)現(xiàn)

倒計(jì)時(shí)

01:39:51

答題卡

一、判斷

12345678910111213

二、單選

141516171819202122232425262728293031323334353637383940數(shù)字電子技術(shù)_作業(yè)一

一、判斷（共計(jì)32.5分，每題2.5分）

1、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

2、連續(xù)異或2015個(gè)1的結(jié)果是1。

.正確

.錯(cuò)誤

3、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

4、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

5、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

6、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為1111?

.正確

.錯(cuò)誤

7、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

8、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

9、主從RS觸發(fā)器的約束條件是RS=O；

.正確

.錯(cuò)誤

10、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

11、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制(47.6)0。

.正確

.錯(cuò)誤

12、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

13、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路。

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、在下列TTL門電路中，Y=].的是（）

15>一片容量為4KX8的RM,其地址線有（）根。

.8

.12

.16

.32

16、能起到定時(shí)作用的電路是（）

?施密特觸發(fā)器

.雙穩(wěn)態(tài)觸發(fā)器

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

17、某4位移位寄存器，現(xiàn)態(tài)為1111,若串行輸入始終為0,則經(jīng)過4個(gè)移位脈沖后，該

移位寄存器的內(nèi)容為（）

.0000

.1000

.1100

.1110

18、一個(gè)4位移位寄存器，現(xiàn)態(tài)為0000,如果串行輸入始終為1,則經(jīng)過4個(gè)移位脈沖后,

寄存器的內(nèi)容為（）

,0001

,0111

.1110

.1111

19、組合邏輯電路的競爭冒險(xiǎn)是由于（）引起的。

.電路不是最簡

.電路有多個(gè)輸出

.電路中存在延遲

.電路中使用不同的門電路

20、如圖3所示TTL門電路，當(dāng)時(shí)，F(xiàn)的狀態(tài)為（）

F=

21、同步RS觸發(fā)器的“同步”時(shí)指（）

.RS兩個(gè)信號(hào)同步

.Qn+1與S同步

.Qn+1與R同步

.Qn+1與P同步

22、下列邏輯函數(shù)表達(dá)式中，F(xiàn)=1的是（）

,F=+

.F=

23、下列各觸發(fā)器中，圖（）觸發(fā)器的輸入、輸出信號(hào)波形圖如下圖所示。

24、關(guān)于半導(dǎo)體存儲(chǔ)器的描述，下列哪種說法是錯(cuò)誤的？（）

.RM讀寫方便，但一旦掉電，所存儲(chǔ)的內(nèi)容就會(huì)全部丟失

.ROM掉電以后數(shù)據(jù)不會(huì)丟失

,RM可分為靜態(tài)RM和動(dòng)態(tài)RM

.動(dòng)態(tài)RM不必定時(shí)刷新

25、為了構(gòu)成4096X8的RM,需要（）片1024X2的RM。

.8片

.16片

.2片

.4片

26、若MOS反相器的V增加則以下說法錯(cuò)誤的是（）

.輸入低電平時(shí)的噪聲容限減少

.輸入高電平時(shí)的噪聲容限增加

.反相器閾值電壓增加

.反相器的傳輸延遲時(shí)間減少

27、存儲(chǔ)器容量為64K*8的芯片，其地址線的根數(shù)為（）

.24

.20

.16

.8

28、十進(jìn)制數(shù)4的編碼為0100,則該編碼不會(huì)是（）

.8421

2421（）

.5211

2421()碼

29、下圖所示電路中，只有（）不能實(shí)現(xiàn)

30、在決定一事件結(jié)果的所有條件中只要有一個(gè)或一個(gè)以上滿足時(shí)結(jié)果就發(fā)生，這種條件和

結(jié)果的邏輯關(guān)系是（)

.與

.或

.非

.異或

31、

32、。門組成的電路圖如圖3所示，其輸出函數(shù)F為（）

.F=+

,F=+

?F=（+）（+）

.F=

33、遲滯性是（）的基本特性。

.多諧振蕩器

.施密特觸發(fā)器

,T觸發(fā)器

.單穩(wěn)態(tài)觸發(fā)器

34、n個(gè)觸發(fā)器構(gòu)成的時(shí)序邏輯電路，最多的狀態(tài)數(shù)是（）

.n的n次方個(gè)

.n的2次方個(gè)

.2n個(gè)

.2的n次方個(gè)

35、「觸發(fā)器動(dòng)作的特性方程是（）

36、要使觸發(fā)器輸出保持“0”可以設(shè)定（)

.=0

=1

37、以下各電路中，（）可以產(chǎn)生脈沖定時(shí)。

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

?施密特觸發(fā)器

.石英晶體多諧振蕩器

38、[10101]2轉(zhuǎn)換為十進(jìn)制數(shù)是（

.11

.15

.21

.25

39、555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為+6V,則當(dāng)暫穩(wěn)態(tài)結(jié)束時(shí)，定時(shí)電容上

的電壓V為（）

.6V

.0V

.2V

.4V

40、決定一件事情的各個(gè)條件全部具備時(shí)這件事情才會(huì)發(fā)生，這種因果關(guān)系是（）

.與

.或

.與非

.或非

倒計(jì)時(shí)

01:39:50

答題卡

一、判斷

12345678910111213

二、單選

141516171819202122232425262728293031323334353637383940數(shù)字電子技術(shù)作業(yè)一

一、判斷（共計(jì)32.5分，每題2.5分）

1、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

2、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

3、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

4、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

5、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

6、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

7、連續(xù)異或2015個(gè)1的結(jié)果是1。

.正確

.錯(cuò)誤

8、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為1111?

.正確

.錯(cuò)誤

9、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路。

.正確

.錯(cuò)誤

10、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

11、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

12、主從RS觸發(fā)器的約束條件是RS=0；

.正確

.錯(cuò)誤

13、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制（47.6）0。

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、在下列TTL門電路中，Y=1的是（）

15、某4位移位寄存器，現(xiàn)態(tài)為1111,若串行輸入始終為0,則經(jīng)過4個(gè)移位脈沖后，該

移位寄存器的內(nèi)容為（）

.0000

.1000

.1100

.1110

16、全加器的輸入全為“1”時(shí)輸出是（)

.0

.1

.10

.11

17、決定一件事情的各個(gè)條件全部具備時(shí)這件事情才會(huì)發(fā)生，這種因果關(guān)系是（）

.與

.或

.與非

.或非

18、同步RS觸發(fā)器的“同步”時(shí)指（）

.RS兩個(gè)信號(hào)同步

.Qn+1與S同步

.Qn+1與R同步

.Qn+1與P同步

19、以下各電路中，（）可以產(chǎn)生脈沖定時(shí)。

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

.施密特觸發(fā)器

.石英晶體多諧振蕩器

20、n位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器，其無效狀態(tài)數(shù)有（）個(gè)。

.2n-n

.2n-2n

.2n

.2n-l

21、555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為+6V,則當(dāng)暫穩(wěn)態(tài)結(jié)束時(shí)，定時(shí)電容上

的電壓V為（）

.6V

.0V

.2V

.4V

22、/轉(zhuǎn)換器的T型電阻網(wǎng)絡(luò)中電阻取值（）

.只有一種

.僅有兩種

.三種

.三種以上

23、一個(gè)n變量的邏輯函數(shù)應(yīng)該有（）個(gè)最小項(xiàng)。

.n

.2n

.2n

.n2

24、下列邏輯函數(shù)表達(dá)式中，F(xiàn)=1的是（）

.F=+

.F=

25、555定時(shí)器不能實(shí)現(xiàn)的電路是（）

?施密特觸發(fā)器

.單穩(wěn)態(tài)觸發(fā)器

,多諧振蕩器

.JK觸發(fā)器

26、一個(gè)ROM共有10根地址線，8根位線（數(shù)據(jù)輸出線），則其存儲(chǔ)容量為（）

.10x8

.102x8

.10x82

.210x8

27、一片容量為4KX8的RM,其地址線有（）根。

.8

.12

.16

.32

28、函數(shù)F=+的真值表中F=1的最小項(xiàng)個(gè)數(shù)為（）

.2

.3

.4

.5

29、基本寄存器工作時(shí)數(shù)據(jù)只能（）

.并入并出

.串入串出

.并入串出

.串入并出

30、

.+

31、下圖所示電路中，只有（）不能實(shí)現(xiàn)

32、為解決單穩(wěn)態(tài)觸發(fā)器的輸出端可能出現(xiàn)的高頻振蕩，通常在電路的輸入端加一個(gè)（）

電路。

.積分

.R微分

.L

.電阻

33、要使觸發(fā)器輸出保持“0”可以設(shè)定（）

.=Q

34、。門組成的電路圖如圖3所示，其輸出函數(shù)F為（）

.F=+

.F=+

,F=（+）（+）

.F=

35、邏輯函數(shù)F=(+M+)的對偶式偶=(）

.+

.+

.+

.+

36、十進(jìn)數(shù)6的余3碼是（）

.0110

.1001

.1100

.1010

37、E技術(shù)中使用最普遍的E設(shè)計(jì)入口語言是()

.VHL

.MX+plusll

.MOS

.TTL

38、如果邏輯函數(shù)F(、、)=TIM(236),則F(、、)=()

.￡m(2,3,6)

.Em(04,4,5,7)

.￡m(l,4,5)

.￡m(0,2,3,6,7)

39、在二進(jìn)制譯碼器中，若輸入有5位二進(jìn)制代碼，則輸出有()個(gè)信號(hào)。

.32

.16

.8

.4

40、遲滯性是()的基本特性。

,多諧振蕩器

.施密特觸發(fā)器

.T觸發(fā)器

.單穩(wěn)態(tài)觸發(fā)器

侄U計(jì)時(shí)

01:39:49

答題卡

一、判斷

12345678910111213

二、單選

141516171819202122232425262728293031323334353637383940數(shù)字電子技術(shù)—作業(yè)一

一、判斷（共計(jì)32.5分，每題2.5分）

1、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

2、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

3、主從RS觸發(fā)器的約束條件是RS=0；

.正確

.錯(cuò)誤

4、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

5、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

6、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

7、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

8、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為1111。

.正確

.錯(cuò)誤

9、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

10、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制（47.6）0。

.正確

.錯(cuò)誤

11、連續(xù)異或2015個(gè)1的結(jié)果是1。

.正確

.錯(cuò)誤

12、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

13、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路。

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、n個(gè)觸發(fā)器構(gòu)成的時(shí)序邏輯電路，最多的狀態(tài)數(shù)是（）

.n的n次方個(gè)

.n的2次方個(gè)

,2n個(gè)

.2的n次方個(gè)

15、555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為+6V,則當(dāng)暫穩(wěn)態(tài)結(jié)束時(shí)，定時(shí)電容上

的電壓V為（）

.6V

.0V

.2V

.4V

16、若MOS反相器的V增加則以下說法錯(cuò)誤的是（）

.輸入低電平時(shí)的噪聲容限減少

.輸入高電平時(shí)的噪聲容限增加

.反相器閾值電壓增加

.反相器的傳輸延遲時(shí)間減少

17、決定一件事情的各個(gè)條件全部具備時(shí)這件事情才會(huì)發(fā)生，這種因果關(guān)系是（）

.與

.或

.與非

.或非

18、全加器的輸入全為“1”時(shí)輸出是（）

.0

.1

.10

.11

19、遲滯性是（）的基本特性。

.多諧振蕩器

?施密特觸發(fā)器

.T觸發(fā)器

.單穩(wěn)態(tài)觸發(fā)器

20、在二進(jìn)制譯碼器中，若輸入有5位二進(jìn)制代碼，則輸出有（）個(gè)信號(hào)。

.32

.16

.8

.4

21、關(guān)于半導(dǎo)體存儲(chǔ)器的描述，下列哪種說法是錯(cuò)誤的？（）

.RM讀寫方便，但一旦掉電，所存儲(chǔ)的內(nèi)容就會(huì)全部丟失

.ROM掉電以后數(shù)據(jù)不會(huì)丟失

.RM可分為靜態(tài)RM和動(dòng)態(tài)RM

.動(dòng)態(tài)RM不必定時(shí)刷新

22、以下各電路中，（）可以產(chǎn)生脈沖定時(shí)。

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

?施密特觸發(fā)器

.石英晶體多諧振蕩器

23、在下列TTL門電路中，Y=1的是（）

24、下圖所示電路中，只有（）不能實(shí)現(xiàn)

25、不是最小項(xiàng)邏輯相鄰的最小項(xiàng)是（）

26、在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Qn=0,要求Qn+l=0,則應(yīng)使（）

.J=X,K=0

.J=0.K=X

.J=l,K=X

,J=K=1

27、/轉(zhuǎn)換器的T型電阻網(wǎng)絡(luò)中電阻取值（)

.只有一種

.僅有兩種

.三種

.三種以上

28、在決定一事件結(jié)果的所有條件中只要有一個(gè)或一個(gè)以上滿足時(shí)結(jié)果就發(fā)生，這種條件和

結(jié)果的邏輯關(guān)系是（）

.與

.或

.非

.異或

29、兩片8選1的輸出Y1和Y2在擴(kuò)展成一片16選1輸出Y時(shí)必須通過（）

.與非門

.或非門

.與門

.或門

30、十進(jìn)制數(shù)4的編碼為0100,則該編碼不會(huì)是（）

.8421

2421（）

.5211

2421()碼

31、一片容量為4KX8的RM,其地址線有（）根。

.8

.12

.16

.32

32、用編碼器對16個(gè)信號(hào)進(jìn)行編碼，其輸出二進(jìn)制代碼的位數(shù)是（）

.2位

.3位

.4位

.16位

33、L10101]2轉(zhuǎn)換為十進(jìn)制數(shù)是（）

.11

.15

.21

.25

34、能起到定時(shí)作用的電路是（）

.施密特觸發(fā)器

?雙穩(wěn)態(tài)觸發(fā)器

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

35、「觸發(fā)器動(dòng)作的特性方程是（）

36、要使觸發(fā)器輸出保持“0”可以設(shè)定（）

.=0

.=1

.=Q

37、一個(gè)ROM共有10根地址線，8根位線（數(shù)據(jù)輸出線），則其存儲(chǔ)容量為（）

.10x8

.102x8

.10x82

.210x8

38、一個(gè)4位移位寄存器，現(xiàn)態(tài)為0000,如果串行輸入始終為1,則經(jīng)過4個(gè)移位脈沖后,

寄存器的內(nèi)容為（）

.0001

.0111

.1110

.1111

39、。門組成的電路圖如圖3所示，其輸出函數(shù)F為（）

.F=+

.F=+

.F=（+）（+）

.F=

40、為了構(gòu)成4096X8的RM,需要（）片1024X2的RM。

.8片

.16片

.2片

.4片

侄U計(jì)時(shí)

01:39:48

答題卡

一、判斷

12345678910111213

二、單選

141516171819202122232425262728293031323334353637383940數(shù)字電子技術(shù)—作業(yè)一

一、判斷（共計(jì)32.5分，每題2.5分）

1、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路。

.正確

.錯(cuò)誤

2、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為1111。

.正確

.錯(cuò)誤

3、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

4、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

5、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

6、主從RS觸發(fā)器的約束條件是RS=O；

.正確

.錯(cuò)誤

7、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

8、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

9、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制(47.6)0,

.正確

.錯(cuò)誤

10、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

11、連續(xù)異或2015個(gè)1的結(jié)果是1?

.正確

.錯(cuò)誤

12、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

13、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、不是最小項(xiàng)邏輯相鄰的最小項(xiàng)是（）

15、十進(jìn)數(shù)6的余3碼是（）

.0110

.1001

.1100

.1010

16、要使觸發(fā)器輸出保持“0”可以設(shè)定（）

.=0

.=1

.=Q

17、兩片8選1的輸出Y1和Y2在擴(kuò)展成一片16選1輸出Y時(shí)必須通過（

.與非門

.或非門

.與門

.或門

18、為了構(gòu)成4096X8的RM,需要（）片1024X2的RM。

.8片

,16片

.2片

.4片

19、決定一件事情的各個(gè)條件全部具備時(shí)這件事情才會(huì)發(fā)生，這種因果關(guān)系是（）

.與

.或

.與非

.或非

20、n個(gè)觸發(fā)器構(gòu)成的時(shí)序邏輯電路，最多的狀態(tài)數(shù)是（）

.n的n次方個(gè)

.n的2次方個(gè)

.2n個(gè)

.2的n次方個(gè)

21、在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Qn=0,要求Qn+l=0,則應(yīng)使（）

」=X,K=0

」=0,K=X

.J=l,K=X

.J=K=1

22、在下列TTL門電路中，Y=1的是（）

23、n位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器，其無效狀態(tài)數(shù)有（）個(gè)。

.2n-n

.2n-2n

.2n

.2n-l

24、如果邏輯函數(shù)F(、、)=UM(2,3,6),則F(、、)=()

.2m(2,3,6)

.E01(0,1,4,5,7)

.Em(l;4,5)

.￡m(0,2,3,6,7)

25、以下各電路中，（）可以產(chǎn)生脈沖定時(shí)。

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

.施密特觸發(fā)器

.石英晶體多諧振蕩器

26、一個(gè)ROM共有10根地址線，8根位線（數(shù)據(jù)輸出線），則其存儲(chǔ)容量為（）

.10x8

.102x8

.10x82

.210x8

27、在二進(jìn)制譯碼器中，若輸入有5位二進(jìn)制代碼，則輸出有（）個(gè)信號(hào)。

.32

.16

.8

.4

28、一個(gè)n變量的邏輯函數(shù)應(yīng)該有（）個(gè)最小項(xiàng)。

.n

.2n

.2n

.n2

29、555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為+6V,則當(dāng)暫穩(wěn)態(tài)結(jié)束時(shí)，定時(shí)電容上

的電壓V為（）

.6V

.0V

.2V

.4V

30、組合邏輯電路的競爭冒險(xiǎn)是由于（）引起的。

.電路不是最簡

.電路有多個(gè)輸出

.電路中存在延遲

.電路中使用不同的門電路

31、為解決單穩(wěn)態(tài)觸發(fā)器的輸出端可能出現(xiàn)的高頻振蕩，通常在電路的輸入端加一個(gè)（）

電路。

.積分

.R微分

.L

.電阻

32、一片容量為4KX8的RM,其地址線有（）根。

.8

.12

.16

.32

33、下圖所示電路中，只有（）不能實(shí)現(xiàn)

34、十進(jìn)制數(shù)4的編碼為0100,則該編碼不會(huì)是（）

.8421

2421（）

.5211

2421()碼

35、。門組成的電路圖如圖3所示，其輸出函數(shù)F為（）

,F=+

.F=+

.F=（?（+）

.F=

36、555定時(shí)器不能實(shí)現(xiàn)的電路是（）

.施密特觸發(fā)器

.單穩(wěn)態(tài)觸發(fā)器

.多諧振蕩器

.JK觸發(fā)器

37、關(guān)于半導(dǎo)體存儲(chǔ)器的描述，下列哪種說法是錯(cuò)誤的？（）

.RM讀寫方便，但一旦掉電，所存儲(chǔ)的內(nèi)容就會(huì)全部丟失

.ROM掉電以后數(shù)據(jù)不會(huì)丟失

,RM可分為靜態(tài)RM和動(dòng)態(tài)RM

.動(dòng)態(tài)RM不必定時(shí)刷新

38、PL是一種（）的可編程邏輯器件。

.與陣列可編程、或陣列固定

.與陣列固定、或陣列可編程

.與、或陣列固定

.與、或陣列都可編程

39、用編碼器對16個(gè)信號(hào)進(jìn)行編碼，其輸出二進(jìn)制代碼的位數(shù)是（）

.2位

.3位

,4位

.16位

40、函數(shù)F=+的真值表中F=1的最小項(xiàng)個(gè)數(shù)為（

.2

.3

.4

.5

侄I］計(jì)時(shí)

01:39:47

答題卡

一、判斷

12345678910111213

二、單選

141516171819202122232425262728293031323334353637383940數(shù)字電子技術(shù)_作業(yè)一

一、判斷（共計(jì)32.5分，每題2.5分）

1、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路.

.正確

.錯(cuò)誤

2、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

3、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

4、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

5、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

6、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

7、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為1111?

.正確

.錯(cuò)誤

8、連續(xù)異或2015個(gè)1的結(jié)果是1。

.正確

.錯(cuò)誤

9、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制(47.6)0。

.正確

.錯(cuò)誤

10、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

11、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

12、主從RS觸發(fā)器的約束條件是RS=0；

.正確

.錯(cuò)誤

13、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、若MOS反相器的V增加則以下說法錯(cuò)誤的是（）

.輸入低電平時(shí)的噪聲容限減少

.輸入高電平時(shí)的噪聲容限增加

.反相器閾值電壓增加

.反相器的傳輸延遲時(shí)間減少

15、在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Qn=0,要求Qn+l=0,則應(yīng)使（）

.J=X,K=0

.J=0,K=X

.J=l,K=X

.J=K=1

16、邏輯函數(shù)F=（+M+）的對偶式F'=（）

.+

.+

.+

.+

17、遲滯性是（）的基本特性。

.多諧振蕩器

?施密特觸發(fā)器

.T觸發(fā)器

?單穩(wěn)態(tài)觸發(fā)器

18、一個(gè)十位串行輸入串行輸出的移位寄存器，在頻率為1MHZ的時(shí)鐘操作下，則數(shù)據(jù)被

延遲了（）

19、下面對n進(jìn)制計(jì)數(shù)器描述正確的是（）

.計(jì)數(shù)值必須從0計(jì)數(shù)到n-1

.計(jì)數(shù)值必須從1計(jì)數(shù)到n

.對n個(gè)時(shí)鐘進(jìn)行計(jì)數(shù)

.有n個(gè)有效狀態(tài)

20、兩片8選1的輸出Y1和Y2在擴(kuò)展成一片16選1輸出Y時(shí)必須通過（）

.與非門

.或非門

.與門

.或門

21、關(guān)于半導(dǎo)體存儲(chǔ)器的描述，下列哪種說法是錯(cuò)誤的？（）

.RM讀寫方便，但一旦掉電，所存儲(chǔ)的內(nèi)容就會(huì)全部丟失

.ROM掉電以后數(shù)據(jù)不會(huì)丟失

.RM可分為靜態(tài)RM和動(dòng)態(tài)RM

.動(dòng)態(tài)RM不必定時(shí)刷新

22、555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，若電源電壓為+6V,則當(dāng)暫穩(wěn)態(tài)結(jié)束時(shí)，定時(shí)電容上

的電壓V為（）

.6V

.0V

.2V

.4V

23、E技術(shù)中使用最普遍的E設(shè)計(jì)入口語言是（)

.VHL

.MX+plusll

.MOS

.TTL

24、不是最小項(xiàng)邏輯相鄰的最小項(xiàng)是（）

25、在決定一事件結(jié)果的所有條件中只要有一個(gè)或一個(gè)以上滿足時(shí)結(jié)果就發(fā)生，這種條件和

結(jié)果的邏輯關(guān)系是（）

.與

.或

.非

.異或

26、n位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器，其無效狀態(tài)數(shù)有（）個(gè)。

.2n-n

.2n-2n

.2n

.2n-l

27、以下各電路中，（）可以產(chǎn)生脈沖定時(shí)。

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

.施密特觸發(fā)器

.石英晶體多諧振蕩器

28、n個(gè)觸發(fā)器構(gòu)成的時(shí)序邏輯電路，最多的狀態(tài)數(shù)是（）

.n的n次方個(gè)

.n的2次方個(gè)

,2n個(gè)

.2的n次方個(gè)

29、某4位移位寄存器，現(xiàn)態(tài)為1111,若串行輸入始終為0,則經(jīng)過4個(gè)移位脈沖后，該

移位寄存器的內(nèi)容為（）

.0000

.1000

.1100

.1110

30、能起到定時(shí)作用的電路是（）

?施密特觸發(fā)器

.雙穩(wěn)態(tài)觸發(fā)器

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

31、下圖所示電路中，只有（）不能實(shí)現(xiàn)

32、全加器的輸入全為“1”時(shí)輸出是（）

.0

.1

.10

.11

33、在二進(jìn)制譯碼器中，若輸入有5位二進(jìn)制代碼，則輸出有（）個(gè)信號(hào)。

.32

.16

.8

.4

34、為解決單穩(wěn)態(tài)觸發(fā)器的輸出端可能出現(xiàn)的高頻振蕩，通常在電路的輸入端加一個(gè)（）

電路?

.積分

.R微分

.電阻

35、在下列TTL門電路中，Y=1的是（）

36、用編碼器對16個(gè)信號(hào)進(jìn)行編碼，其輸出二進(jìn)制代碼的位數(shù)是（）

.2位

.3位

.4位

.16位

37、如圖3所示TTL門電路，當(dāng)時(shí),F的狀態(tài)為（）

38、[10101]2轉(zhuǎn)換為十進(jìn)制數(shù)是（）

.11

.15

.21

.25

39、基本寄存器工作時(shí)數(shù)據(jù)只能（）

.并入并出

.串入串出

.并入串出

.串入并出

40、PL是一種（）的可編程邏輯器件。

.與陣列可編程、或陣列固定

.與陣列固定、或陣列可編程

.與、或陣列固定

.與、或陣列都可編程

倒計(jì)時(shí)

01:39:46

答題卡

一、判斷

12345678910111213

二、單選

141516171819202122232425262728293031323334353637383940數(shù)字電子技術(shù)_作業(yè)二

一、判斷(共計(jì)32.5分，每題2.5分)

1、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為1111。

.正確

.錯(cuò)誤

2、主從RS觸發(fā)器的約束條件是RS=0；

.正確

.錯(cuò)誤

3、連續(xù)異或2015個(gè)1的結(jié)果是1?

.正確

.錯(cuò)誤

4、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

5、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

6、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

7、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制(47.6)O,

.正確

.錯(cuò)誤

8、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

9、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路。

.正確

.錯(cuò)誤

10、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

11、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

12、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

13、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、一個(gè)n變量的邏輯函數(shù)應(yīng)該有（）個(gè)最小項(xiàng)。

.n

.2n

.2n

.n2

15、

16、在下列TTL門電路中，Y=1的是（）

17、要使觸發(fā)器輸出保持“0”可以設(shè)定（）

.=0

.=1

.=Q

18、。門組成的電路圖如圖3所示，其輸出函數(shù)F%（）

.F=+

.F=+

.F=（+X+）

.F=

19、關(guān)于半導(dǎo)體存儲(chǔ)器的描述，下列哪種說法是錯(cuò)誤的？（）

.RM讀寫方便，但一旦掉電，所存儲(chǔ)的內(nèi)容就會(huì)全部丟失

.ROM掉電以后數(shù)據(jù)不會(huì)丟失

.RM可分為靜態(tài)RM和動(dòng)態(tài)RM

.動(dòng)態(tài)RM不必定時(shí)刷新

20、n位觸發(fā)器構(gòu)成的扭環(huán)形計(jì)數(shù)器，其無效狀態(tài)數(shù)有（）個(gè)。

.2n-n

.2n-2n

.2n

.2n-l

21、全加器的輸入全為ar時(shí)輸出是（)

.0

.1

.10

.11

22、如圖3所示TTL門電路，當(dāng)時(shí)，F(xiàn)的狀態(tài)為（）

F=

23、n個(gè)觸發(fā)器構(gòu)成的時(shí)序邏輯電路，最多的狀態(tài)數(shù)是（）

.n的n次方個(gè)

.n的2次方個(gè)

.2n個(gè)

.2的n次方個(gè)

24、一個(gè)4位移位寄存器，現(xiàn)態(tài)為0000,如果串行輸入始終為1,則經(jīng)過4個(gè)移位脈沖后,

寄存器的內(nèi)容為（）

.0001

.0111

.1110

.1111

25、某4位移位寄存器，現(xiàn)態(tài)為1111,若串行輸入始終為0,則經(jīng)過4個(gè)移位脈沖后，該

移位寄存器的內(nèi)容為（）

.0000

.1000

.1100

.1110

26、不是最小項(xiàng)邏輯相鄰的最小項(xiàng)是（）

27、E技術(shù)中使用最普遍的E設(shè)計(jì)入口語言是（）

.VHL

.MX+plusll

.MOS

.TTL

28、以下各電路中，（）可以產(chǎn)生脈沖定時(shí)。

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

?施密特觸發(fā)器

.石英晶體多諧振蕩器

29、基本寄存器工作時(shí)數(shù)據(jù)只能（）

,并入并出

.串入串出

.并入串出

.串入并出

30、如果邏輯函數(shù)F(、、)=IIM(2,3,6),則F(、、)=()

.￡m(2,3,6)

.Em(0,l,4,5,7)

.Em(l,4,5)

.Em(0,2,3,6,7)

31、邏輯函數(shù)F=(+)(+)的對偶式F'=()

.+

.+

.+

.+

32、用編碼器對16個(gè)信號(hào)進(jìn)行編碼，其輸出二進(jìn)制代碼的位數(shù)是（）

.2位

.3位

.4位

,16位

33、一個(gè)ROM共有10根地址線，8根位線（數(shù)據(jù)輸出線），則其存儲(chǔ)容量為（）

,10x8

.102x8

.10x82

.210x8

34、遲滯性是（）的基本特性。

.多諧振蕩器

.施密特觸發(fā)器

.T觸發(fā)器

.單穩(wěn)態(tài)觸發(fā)器

35、下面對n進(jìn)制計(jì)數(shù)器描述正確的是（）

.計(jì)數(shù)值必須從0計(jì)數(shù)到n-1

.計(jì)數(shù)值必須從1計(jì)數(shù)到n

.對n個(gè)時(shí)鐘進(jìn)行計(jì)數(shù)

.有n個(gè)有效狀態(tài)

36、下列各觸發(fā)器中，圖（）觸發(fā)器的輸入、輸出信號(hào)波形圖如下圖所示。

37、同步RS觸發(fā)器的“同步”時(shí)指（）

.RS兩個(gè)信號(hào)同步

.Qn+1與S同步

.Qn+1與R同步

.Qn+1與P同步

38、能起到定時(shí)作用的電路是（）

?施密特觸發(fā)器

.雙穩(wěn)態(tài)觸發(fā)器

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

39、/轉(zhuǎn)換器的T型電阻網(wǎng)絡(luò)中電阻取值（）

.只有一種

.僅有兩種

.三種

.三種以上

40、函數(shù)F=+的真值表中F=1的最小項(xiàng)個(gè)數(shù)為（）

.2

.3

.4

.5

倒計(jì)時(shí)

01:39:46

答題卡

一、判斷

12345678910111213

二、單選

141516171819202122232425262728293031323334353637383940數(shù)字電子技術(shù)_作業(yè)二

一、判斷（共計(jì)32.5分，每題2.5分）

1、正邏輯系統(tǒng)中的與非邏輯關(guān)系等價(jià)于負(fù)邏輯系統(tǒng)中的或非邏輯關(guān)系

.正確

.錯(cuò)誤

2、漏極或集電極開路門電路必須在輸出端外接到電源方可正常工作，可以實(shí)現(xiàn)上拉電阻線

與的邏輯功能。

.正確

.錯(cuò)誤

3、石英晶體構(gòu)成的多諧振蕩器的振蕩頻率是由晶振決定的。

.正確

.錯(cuò)誤

4、連續(xù)異或2015個(gè)1的結(jié)果是1。

.正確

.錯(cuò)誤

5、將十進(jìn)制39.75轉(zhuǎn)換成八進(jìn)制（47.6）0。

.正確

.錯(cuò)誤

6、漏極或集電極開路門電路必須在輸出端外接上拉電阻到電源方可正常工作，多個(gè)這樣的

門的輸出端直接相連可以實(shí)現(xiàn)線與的邏輯功能。

.正確

.錯(cuò)誤

7、時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)發(fā)生變化可分為同步時(shí)序邏輯電路和異

步時(shí)序邏輯電路。

.正確

.錯(cuò)誤

8、組合邏輯電路產(chǎn)生競爭冒險(xiǎn)的內(nèi)因是邏輯器件的傳輸延時(shí)。

.正確

.錯(cuò)誤

9、由555定時(shí)器構(gòu)成的三種電路中，多諧振蕩器不是脈沖的整形電路。

.正確

.錯(cuò)誤

10、組合邏輯電路與時(shí)序邏輯電路的區(qū)別是有無記憶功能。

.正確

.錯(cuò)誤

11、數(shù)據(jù)選擇器、觸發(fā)器、計(jì)數(shù)器和寄存器，屬于組合邏輯電路的是數(shù)據(jù)選擇器。

.正確

.錯(cuò)誤

12、四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011,四個(gè)P脈沖后它的狀態(tài)為llllo

.正確

.錯(cuò)誤

13、主從RS觸發(fā)器的約束條件是RS=O；

.正確

.錯(cuò)誤

二、單選（共計(jì)67.5分，每題2.5分）

14、一個(gè)ROM共有10根地址線，8根位線（數(shù)據(jù)輸出線），則其存儲(chǔ)容量為（）

.10x8

.102x8

.10x82

.210x8

15、在同步工作條件下，JK觸發(fā)器的現(xiàn)態(tài)Qn=0,要求Qn+1=0,則應(yīng)使（）

.J=X,K=0

.J=0,K=X

.J=l,K=X

.J=K=1

16、下圖所示電路中，只有（）不能實(shí)現(xiàn)

17、E技術(shù)中使用最普遍的E設(shè)計(jì)入口語言是（）

.VHL

.MX+plusll

.MOS

.TTL

18、一個(gè)4位移位寄存器，現(xiàn)態(tài)為0000,如果串行輸入始終為1,則經(jīng)過4個(gè)移位脈沖后,

寄存器的內(nèi)容為（）

.0001

.0111

.1110

.1111

19、兩片8選1的輸出Y1和Y2在擴(kuò)展成一片16選1輸出Y時(shí)必須通過（）

.與非門

.或非門

.與門

.或門

20、一個(gè)十位串行輸入串行輸出的移位寄存器，在頻率為1MHZ的時(shí)鐘操作下，則數(shù)據(jù)被

延遲了（）

21、基本寄存器工作時(shí)數(shù)據(jù)只能（）

.并入并出

.串入串出

.并入串出

.串入并出

22、遲滯性是（）的基本特性。

.多諧振蕩器

.施密特觸發(fā)器

,T觸發(fā)器

.單穩(wěn)態(tài)觸發(fā)器

23、/轉(zhuǎn)換器的T型電阻網(wǎng)絡(luò)中電阻取值（）

.只有一種

.僅有兩種

.三種

.三種以上

24、一片容量為4KX8的RM,其地址線有（）根。

.8

.12

.16

.32

25、下面對n進(jìn)制計(jì)數(shù)器描述正確的是（）

.計(jì)數(shù)值必須從0計(jì)數(shù)到n；

.計(jì)數(shù)值必須從1計(jì)數(shù)到n

.對n個(gè)時(shí)鐘進(jìn)行計(jì)數(shù)

.有n個(gè)有效狀態(tài)

26、能起到定時(shí)作用的電路是（)

.施密特觸發(fā)器

.雙穩(wěn)態(tài)觸發(fā)器

.多諧振蕩器

.單穩(wěn)態(tài)觸發(fā)器

27、不是最小項(xiàng)邏輯相鄰的最小項(xiàng)是（）

28、邏輯函數(shù)F=（+）（+）的對偶式F'=（）

.+

29、如圖3所示TTL門電路，當(dāng)時(shí)，F(xiàn)的狀態(tài)為（）

30、全加器的輸入全為“1”時(shí)輸出是（）

.0

.1

.10

.11