數字電子技術（第3版）課件 第21講 5.1 寄存器

第5章時序邏輯電路5.1.3寄存器的應用實例5.1.1

數碼寄存器5.1.2

移位寄存器5.1寄存器

返回結束放映2/11/20251復習觸發(fā)器按觸發(fā)方式分類？各自特點？觸發(fā)器按邏輯功能分類？各自功能表？2/11/20252定義：時序邏輯電路在任何時刻的輸出不僅取決于該時刻的輸入，而且還取決于電路的原來狀態(tài)。電路構成：存儲電路（主要是觸發(fā)器，必不可少）組合邏輯電路（可選）。時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。第5章時序邏輯電路時序邏輯電路的結構框圖2/11/20253按各觸發(fā)器接受時鐘信號的不同分類：同步時序電路：各觸發(fā)器狀態(tài)的變化都在同一時鐘信號作用下同時發(fā)生。異步時序電路：各觸發(fā)器狀態(tài)的變化不是同步發(fā)生的，可能有一部分電路有公共的時鐘信號，也可能完全沒有公共的時鐘信號。本章內容提要：時序邏輯電路基本概念、時序邏輯電路的一般分析方法；異步計數器、同步計數器、寄存器與移位寄存器的基本工作原理；重點介紹幾種中規(guī)模集成器件及其應用、介紹基于功能塊分析中規(guī)模時序邏輯電路的方法。2/11/202541.寄存器通常分為兩大類：

5.1寄存器

數碼寄存器：存儲二進制數碼、運算結果或指令等信息的電路。移位寄存器：不但可存放數碼，而且在移位脈沖作用下，寄存器中的數碼可根據需要向左或向右移位。2.組成：觸發(fā)器和門電路。一個觸發(fā)器能存放一位二進制數碼；

N個觸發(fā)器可以存放N位二進制數碼。2/11/202553.寄存器應用舉例：

(1)運算中存貯數碼、運算結果。

(2)計算機的CPU由運算器、控制器、譯碼器、寄存器組成，其中就有數據寄存器、指令寄存器、一般寄存器。4.寄存器與存儲器有何區(qū)別?寄存器內存放的數碼經常變更，要求存取速度快，一般無法存放大量數據。（類似于賓館的貴重物品寄存、超級市場的存包處。）存儲器存放大量的數據，因此最重要的要求是存儲容量。（類似于倉庫）

2/11/20256數碼寄存器具有接收、存放、輸出和清除數碼的功能。在接收指令（在計算機中稱為寫指令）控制下，將數據送入寄存器存放；需要時可在輸出指令（讀出指令）控制下，將數據由寄存器輸出。

5.1.1

數碼寄存器圖5-1單拍工作方式的數碼寄存器返回仿真

1．由D觸發(fā)器構成的數碼寄存器（1）電路組成

CP：接收脈沖（控制信號輸入端)

輸出端

數碼輸入端

2/11/20257（2）工作原理當CP↑時，觸發(fā)器更新狀態(tài)，Q3Q2Q1Q0=D3D2D1D0，即接收輸入數碼并保存。單拍工作方式：不需清除原有數據，只要CP↑一到達，新的數據就會存入。常用4D型觸發(fā)器74LS175、6D型觸發(fā)器74LS174、8D型觸發(fā)器74LS374或MSI器件等實現。2/11/202582．由D型鎖存器構成的數碼寄存器（1）鎖存器的工作原理圖5-2鎖存器

送數脈沖CP為鎖存控制信號輸入端，即使能信號（電平信號）。工作過程：

①當CP=0時，Q=D，電路接收輸入數據；即當使能信號到來（不鎖存數據）時，輸出端的信號隨輸入信號變化；

②當CP=1時，D數據輸入不影響電路的狀態(tài)，電路鎖定原來的數據。即當使能信號結束后（鎖存），數據被鎖住，輸出狀態(tài)保持不變。2/11/20259（2）集成數碼鎖存器74LS373圖5-38D型鎖存器74LS373(a)外引腳圖(b)邏輯符號2/11/202510表5-18D型鎖存器74LS373功能表

2/11/2025115.1.2移位寄存器

返回移位寄存器除了具有存儲數碼的功能外，還具有移位功能。移位功能：寄存器中所存數據，可以在移位脈沖作用下逐位左移或右移。在數字電路系統(tǒng)中，由于運算（如二進制的乘除法）的需要，常常要求實現移位功能。2/11/202512圖5-44位右移位寄存器1．單向移位寄存器單向移位寄存器，是指僅具有左移功能或右移功能的移位寄存器。（1）右移位寄存器

①電路組成仿真

串行輸入同步時序邏輯電路2/11/202513②工作過程（仿真運行圖5－4電路。

）將數碼1101右移串行輸入給寄存器（串行輸入是指逐位依次輸入）。在接收數碼前，從輸入端輸入一個負脈沖把各觸發(fā)器置為0狀態(tài)（稱為清零）。③

狀態(tài)表

表5-2

4位右移位寄存器狀態(tài)表

CP順序輸

入DSR輸

出Q0Q1Q2Q30100001110002011003101104010115001016000107000018000002/11/202514④時序圖圖5-5

4位右移位寄存器時序圖并行輸出串行輸出2/11/202515圖5-64位左移位寄存器（2）左移位寄存器

仿真

串行輸入異步清零2/11/202516②工作過程（仿真運行圖5－6電路。

）將數碼1011左移串行輸入給寄存器。在接收數碼前清零。③狀態(tài)表

表5-34位左移位寄存器狀態(tài)表

CP順序輸

入DSR輸

出Q0Q1Q2Q30100001000012100103101014010115001106011007010008000002/11/202517④時序圖。圖5-74位左移位寄存器時序圖并行輸出串行輸出2/11/2025182．集成雙向移位寄存器在單向移位寄存器的基礎上，增加由門電路組成的控制電路實現。

74LS194為四位雙向移位寄存器。與74LS194的邏輯功能和外引腳排列都兼容的芯片有CC40194、CC4022和74198等。圖5-8雙向移位寄存器74LS194（a）外引腳圖（b）邏輯符號2/11/202519表5-474LS194功能表

結論：清零功能最優(yōu)先（異步方式）。計數、移位、并行輸入都需CP的↑到來（同步方式）2/11/202520工作方式控制端M1M0區(qū)分四種功能。

M1M0功能00保持01右移10左移11并行置數2/11/2025215.1.3寄存器的應用實例

數據顯示鎖存器；

序列脈沖信號發(fā)生器；數碼的串／并與并／串轉換；構成計數器……圖5-92位數據顯示鎖存器

返回1．數據顯示鎖存器

在許多設備中常需要顯示計數器的計數值，計數值通常以8421BCD碼計數，并以七段數碼顯示器顯示。

問題：如果計數器的計數速度高，人眼則無法辨認顯示的字符。措施：在計數器和譯碼器之間加入鎖存器，就可控制數據顯示的時間。

若鎖存信號C＝1時，計數器的輸出數據可通過鎖存器到達譯碼顯示電路；

若鎖存信號C＝0時，數據被鎖存，譯碼顯示電路穩(wěn)定顯示鎖存的數據。2/11/2025222．序列脈沖信號發(fā)生器

序列脈沖信號是在同步脈沖的作用下，按一定周期循環(huán)產生的一組二進制信號。如111011101110…，每隔4位重復一次1110，稱為4位序列脈沖信號。序列脈沖信號廣泛用于數字設備測試、通信和遙控中的識別信號或基準信號等。

圖5-108位序列脈沖信號產生電路M1M0=01，為右移方式，Q3經非門接DSR，同時Q3作為OUT。首先令CR＝0，輸出端全為零，則DSR為1；

CP↑，