數(shù)字電子技術(shù)（第3版）課件 邱寄帆 第7章 數(shù)模和模數(shù)轉(zhuǎn)換

第7章數(shù)/模和模/數(shù)轉(zhuǎn)換7.1.3DAC的主要技術(shù)參數(shù)7.1.1D/A轉(zhuǎn)換基本原理7.1.2

倒T形電阻網(wǎng)絡(luò)DAC7.1D/A轉(zhuǎn)換7.1.4

集成D/A轉(zhuǎn)換器及其應(yīng)用返回結(jié)束放映2025/2/111復(fù)習(xí)555定時器的邏輯功能？555定時器為何能實現(xiàn)脈沖波形？電容在脈沖電路中扮演怎樣的角色？2025/2/112第7章數(shù)/模和模/數(shù)轉(zhuǎn)換

模擬量：溫度、濕度、壓力、流量、速度等。從模擬信號到數(shù)字信號的轉(zhuǎn)換稱為模/數(shù)轉(zhuǎn)換（簡稱A/D轉(zhuǎn)換），實現(xiàn)模/數(shù)轉(zhuǎn)換的電路叫做A/D轉(zhuǎn)換器（簡稱ADC）；從數(shù)字信號到模擬信號的轉(zhuǎn)換稱為數(shù)/模轉(zhuǎn)換（簡稱D/A轉(zhuǎn)換），實現(xiàn)數(shù)/模轉(zhuǎn)換的電路稱為D/A轉(zhuǎn)換器（簡稱DAC）。

2025/2/113第7章數(shù)/模和模/數(shù)轉(zhuǎn)換

典型數(shù)字控制系統(tǒng)框圖2025/2/1147.1.1D/A轉(zhuǎn)換基本原理

數(shù)/模轉(zhuǎn)換就是將數(shù)字量轉(zhuǎn)換成與它成正比的模擬量。

返回7.1D/A轉(zhuǎn)換

數(shù)字量：(D3D2D1D0)2＝(D3×23＋D2×22＋D1×21＋D0×20)10(1101)2

＝(1×23＋1×22＋0×21＋1×20)10

模擬量：uo＝K(D3×23＋D2×22＋D1×21＋D0×20)10uo＝K(1×23＋1×22＋0×21＋1×20)10(K為比例系數(shù))2025/2/115

圖7-1

n位D/A轉(zhuǎn)換器方框圖

組成D/A轉(zhuǎn)換器的基本指導(dǎo)思想：將數(shù)字量按權(quán)展開相加，即得到與數(shù)字量成正比的模擬量。

D/A轉(zhuǎn)換器的種類很多,主要有：權(quán)電阻網(wǎng)絡(luò)DAC、

T形電阻網(wǎng)絡(luò)DAC倒T形電阻網(wǎng)絡(luò)DAC、權(quán)電流DAC

2025/2/1167.1.2

倒T形電阻網(wǎng)絡(luò)DAC1.電路組成電路由解碼網(wǎng)絡(luò)、模擬開關(guān)、求和放大器和基準(zhǔn)電源組成。

圖7-2倒T型電阻網(wǎng)絡(luò)DAC原理圖

基準(zhǔn)參考電壓雙向模擬開關(guān)D＝1時接運放D＝0時接地R－2R倒T形電阻解碼網(wǎng)絡(luò)求和集成運算放大器返回2025/2/1172.工作原理

由于集成運算放大器的電流求和點Σ為虛地，所以每個2R電阻的上端都相當(dāng)于接地，從網(wǎng)絡(luò)的A、B、C點分別向右看的對地電阻都是2R。2025/2/118

因此流過四個2R電阻的電流分別為I/2、I/4、I/8、I/16。電流是流入地，還是流入運算放大器，由輸入的數(shù)字量Di通過控制電子開關(guān)Si來決定。故流入運算放大器的總電流為：2025/2/119

由于從UREF向網(wǎng)絡(luò)看進去的等效電阻是R，因此從UREF流出的電流為：

2025/2/1110

故：2025/2/1111

因此輸出電壓可表示為：2025/2/1112

由此可見，輸出模擬電壓uO與輸入數(shù)字量D成正比，實現(xiàn)了數(shù)模轉(zhuǎn)換。

對于n位的倒T形電阻網(wǎng)絡(luò)DAC，則：2025/2/1113

電路特點：（1）解碼網(wǎng)絡(luò)僅有R和2R兩種規(guī)格的電阻，這對于集成工藝是相當(dāng)有利的；

（2）這種倒T形電阻網(wǎng)絡(luò)各支路的電流是直接加到運算放大器的輸入端，它們之間不存在傳輸上的時間差，故該電路具有較高的工作速度。

因此，這種形式的DAC目前被廣泛的采用。2025/2/11147.1.3DAC的主要技術(shù)參數(shù)1.分辨率

分辨率是指輸出電壓的最小變化量與滿量程輸出電壓之比。輸出電壓的最小變化量就是對應(yīng)于輸入數(shù)字量最低位為1，其余各位均為0時的輸出電壓。滿量程輸出電壓就是對應(yīng)于輸入數(shù)字量全部為1時的輸出電壓。對于n位D/A轉(zhuǎn)換器，分辨率可表示為：

分辨率＝

位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小，分辨率就越高。也可用位數(shù)n來表示分辨率。返回2025/2/11152.轉(zhuǎn)換速度

D/A轉(zhuǎn)換器從輸入數(shù)字量到轉(zhuǎn)換成穩(wěn)定的模擬輸出電壓所需要的時間稱為轉(zhuǎn)換速度。不同的DAC其轉(zhuǎn)換速度也是不相同的，一般約在幾微秒到幾十微秒的范圍內(nèi)。

2025/2/11163.轉(zhuǎn)換精度轉(zhuǎn)換精度是指電路實際輸出的模擬電壓值和理論輸出的模擬電壓值之差。通常用最大誤差與滿量程輸出電壓之比的百分?jǐn)?shù)表示。通常要求D/A轉(zhuǎn)換器的誤差小于ULSB/2。

例如，某D/A轉(zhuǎn)換器滿量程輸出電壓為10V，如果誤差為1%，就意味著輸出電壓的最大誤差為±0.1V。百分?jǐn)?shù)越小，精度越高。轉(zhuǎn)換精度是一個綜合指標(biāo)，包括零點誤差、增益誤差等，它不僅與D/A轉(zhuǎn)換器中元件參數(shù)的精度有關(guān)，而且還與環(huán)境溫度、集成運放的溫度漂移以及D/A轉(zhuǎn)換器的位數(shù)有關(guān)。2025/2/11174.非線性誤差

通常把D/A轉(zhuǎn)換器輸出電壓值與理想輸出電壓值之間偏差的最大值定義為非線性誤差。

D/A轉(zhuǎn)換器的非線性誤差主要由模擬開關(guān)以及運算放大器的非線性引起。

5.溫度系數(shù)

在輸入不變的情況下，輸出模擬電壓隨溫度變化而變化的量，稱為DAC的溫度系數(shù)。一般用滿刻度的百分?jǐn)?shù)表示溫度每升高一度輸出電壓變化的值。

2025/2/11187.1.4集成D/A轉(zhuǎn)換器及其應(yīng)用

常用的集成DAC有AD7520、DAC0832、DAC0808、DAC1230、MC1408、AD7524等，這里僅對AD7520作簡要介紹。

1.D/A轉(zhuǎn)換器AD7520

AD7520是10位的D/A轉(zhuǎn)換集成芯片，與微處理器完全兼容。該芯片以接口簡單、轉(zhuǎn)換控制容易、通用性好、性能價格比高等特點得到廣泛的應(yīng)用。返回2025/2/1119

圖7-3AD7520內(nèi)部邏輯結(jié)構(gòu)圖該芯片只含倒T形電阻網(wǎng)絡(luò)、電流開關(guān)和反饋電阻，不含運算放大器，輸出端為電流輸出。具體使用時需要外接集成運算放大器和基準(zhǔn)電壓源。2025/2/1120圖7-4AD7520外引腳圖

D0～D9：數(shù)據(jù)輸入端IOUT1：電流輸出端1IOUT2：電流輸出端2Rf：10KΩ反饋電阻引出端Vcc：電源輸入端UREF：基準(zhǔn)電壓輸入端GND：地。2025/2/1121

分辨率：10位

線性誤差：±(1/2)LSB（LSB表示輸入數(shù)字量最低位），若用輸出電壓滿刻度范圍FSR的百分?jǐn)?shù)表示則為0.05%FSR。

轉(zhuǎn)換速度：500ns

溫度系數(shù)：0.001%/℃

AD7520的主要性能參數(shù)如下：2025/2/1122

10位二進制加法計數(shù)器從全“0”加到全“1”，電路的模擬輸出電壓uo由0V增加到最大值。如果計數(shù)脈沖不斷，則可在電路的輸出端得到周期性的鋸齒波。2.應(yīng)用舉例（組成鋸齒波發(fā)生器）

圖7-5

AD7520組成的鋸齒波發(fā)生器

圖7-5

AD7520組成的鋸齒波發(fā)生器

2025/2/1123作業(yè)題7-47-5返回2025/2/1124第7章數(shù)/模和模/數(shù)轉(zhuǎn)換7.2.3ADC的主要技術(shù)參數(shù)7.2.1A/D轉(zhuǎn)換基本原理7.2.2A/D轉(zhuǎn)換器工作原理7.2A/D轉(zhuǎn)換

7.2.4

集成A/D轉(zhuǎn)換器及其應(yīng)用舉例

本章小結(jié)返回結(jié)束放映2025/2/1125復(fù)習(xí)為什么要ADC或DAC

？組成D/A轉(zhuǎn)換器的基本指導(dǎo)思想？DAC的主要技術(shù)參數(shù)？2025/2/11267.2.1A/D轉(zhuǎn)換基本原理

A/D轉(zhuǎn)換目標(biāo)：將時間連續(xù)、幅值也連續(xù)的模擬信號轉(zhuǎn)換為時間離散、幅值也離散的數(shù)字信號。四個步驟：采樣、保持、量化、編碼。返回7.2A/D轉(zhuǎn)換1.采樣與保持

（1）將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換成時間上離散的模擬量稱為采樣。2025/2/1127

圖7-7采樣過程示意圖

取樣定理：設(shè)取樣脈沖s(t)的頻率為fS，輸入模擬信號x(t)的最高頻率分量的頻率為fmax，必須滿足fs≥2fmax

y(t)才可以正確的反映輸入信號(從而能不失真地恢復(fù)原模擬信號)。通常取fs

＝（2.5～3）fmax

。

2025/2/1128

（2）由于A/D轉(zhuǎn)換需要一定的時間，在每次采樣以后，需要把采樣電壓保持一段時間。

s(t)有效期間，開關(guān)管VT導(dǎo)通，uI向C充電，uO

(=uc)跟隨uI的變化而變化；

s(t)無效期間，開關(guān)管VT截止，uO

(=uc)保持不變，直到下次采樣。（由于集成運放A具有很高的輸入阻抗，在保持階段，電容C上所存電荷不易泄放。）

圖7-8采樣―保持電路及輸出波形2025/2/11292.量化和編碼

數(shù)字量最小單位所對應(yīng)的最小量值叫做量化單位△。

將采樣－保持電路的輸出電壓歸化為量化單位△的整數(shù)倍的過程叫做量化。

用二進制代碼來表示各個量化電平的過程，叫做編碼。一個n位二進制數(shù)只能表示2n個量化電平，量化過程中不可避免會產(chǎn)生誤差，這種誤差稱為量化誤差。量化級分得越多（n越大），量化誤差越小。

2025/2/1130劃分量化電平的兩種方法（a）量化誤差大；（b）量化誤差小

2025/2/11317.2.2A/D轉(zhuǎn)換器工作原理

直接A/D轉(zhuǎn)換器：并行比較型A/D轉(zhuǎn)換器逐次比較型A/D轉(zhuǎn)換器間接A/D轉(zhuǎn)換器：雙積分型A/D轉(zhuǎn)換器電壓轉(zhuǎn)換型A/D轉(zhuǎn)換器1.逐次比較型A/D轉(zhuǎn)換器

天平稱重過程：砝碼（從最重到最輕），依次比較，保留/移去，相加。逐次比較思路：不同的基準(zhǔn)電壓－－砝碼。返回2025/2/1132

圖7-9逐次逼近型ADC電路框圖

CPDn-1Dn-2Dn-3…D1D0u0(V)uI>uO？0100…000.5UREF1（Dn-1為1）/0（Dn-1為0）1Dn-110…000.75/0.25UREF1（Dn-2為1）/0（Dn-2為0）2Dn-1Dn-21…00…1（Dn-3為1）/0（Dn-3為0）…………n-1Dn-1Dn-2Dn-3…D11…1（D0為1）/0（D0為0）基準(zhǔn)電壓UREFn位A/D轉(zhuǎn)換器

電路由啟動脈沖啟動后:2025/2/1133實例

8位A/D轉(zhuǎn)換器，輸入模擬量uI=6.84V，

D/A轉(zhuǎn)換器基準(zhǔn)電壓

UREF=10V。相對誤差僅為0.06%。轉(zhuǎn)換精度取決于位數(shù)。CPD7D6D5D4D3D2D1D0u0(V)uI>uO010000000511110000007.502101000006.2513101100006.87504101010006.562515101011006.7187516101011106.79687517101011116.83593751uI>uO為1否則為0

2025/2/1134

圖7-108位逐次比較型A/D轉(zhuǎn)換器波形圖

2025/2/11352.雙積分型A/D轉(zhuǎn)換器

基本原理：對輸入模擬電壓uI和基準(zhǔn)電壓-UREF分別進行積分，將輸入電壓平均值變換成與之成正比的時間間隔T2，然后在這個時間間隔里對固定頻率的時鐘脈沖計數(shù)，計數(shù)結(jié)果N就是正比于輸入模擬信號的數(shù)字量信號。

（1）電路組成2025/2/1136

圖7-11雙積分型ADC電路

①積分器：Qn=0，對被測電壓uI進行積分；Qn=1，對基準(zhǔn)電壓-UREF進行積分。②檢零比較器C：當(dāng)uO≥0時，uC＝0；當(dāng)uO＜0時，uC＝1。③計數(shù)器：為n＋1位異步二進制計數(shù)器。第一次計數(shù)，是從0開始直到2n對CP脈沖計數(shù)，形成固定時間T1＝2nTc（Tc為CP脈沖的周期），T1時間到時Qn＝1，使S1從A點轉(zhuǎn)接到B點。第二次計數(shù)，是將時間間隔T2變成脈沖個數(shù)N保存下來。④時鐘脈沖控制門G1：當(dāng)uC=1時，門G1打開，CP脈沖通過門G1加到計數(shù)器輸入端。2025/2/1137

①積分器：Qn=0，對被測電壓uI進行積分；Qn=1，對基準(zhǔn)電壓-UREF進行積分。

②檢零比較器C：當(dāng)uO≥0時，uC＝0；當(dāng)uO＜0時，uC＝1。

③計數(shù)器：為n＋1位異步二進制計數(shù)器。第一次計數(shù)，是從0開始直到2n對CP脈沖計數(shù)，形成固定時間T1＝2nTc（Tc為CP脈沖的周期），T1時間到時Qn＝1，使S1從A點轉(zhuǎn)接到B點。第二次計數(shù)，是將時間間隔T2變成脈沖個數(shù)N保存下來。

④時鐘脈沖控制門G1：當(dāng)uC=1時，門G1打開，CP脈沖通過門G1加到計數(shù)器輸入端。

（1）電路組成2025/2/1138

（2）工作原理圖7-12雙積分型ADC的工作波形

先定時（T1）對uI正向積分，得到Up，Up∝uI；再對－UREF積分，積分器的輸出將從Up線性上升到零。這段積分時間是T2，T2∝Up∝uI；在T2期間內(nèi)計數(shù)器對時鐘脈沖CP計得的個數(shù)為N，N∝T2∝Up∝uI

。由于這種轉(zhuǎn)換需要兩次積分才能實現(xiàn)，因此稱該電路為雙積分型ADC。2025/2/1139工作過程：

①準(zhǔn)備階段：轉(zhuǎn)換控制信號CR＝0，將計數(shù)器清0，并通過G2接通開關(guān)S2，使電容C放電；同時，Qn＝0使S1接通A點。2025/2/1140

②采樣階段：當(dāng)t＝0時，CR變?yōu)楦唠娖?，開關(guān)S2斷開，積分器從0開始對uI積分，積分器的輸出電壓從0V開始下降，即2025/2/1141

與此同時，由于uO＜0，故uC＝1，G1被打開，CP脈沖通過G1加到FF0上，計數(shù)器從0開始計數(shù)。直到當(dāng)t＝t1時，F(xiàn)F0～FFn-1都翻轉(zhuǎn)為0態(tài)，而Qn翻轉(zhuǎn)為1態(tài)，將S1由A點轉(zhuǎn)接到B點，采樣階段到此結(jié)束。若CP脈沖的周期為Tc，則T1＝2nTc。2025/2/1142設(shè)UI為輸入電壓在T1時間間隔內(nèi)的平均值，則第一次積分結(jié)束時積分器的輸出電壓為2025/2/1143

③比較階段：在t=t1時刻，S1接通B點，-UREF加到積分器的輸入端，積分器開始反向積分，uO開始從Up點以固定的斜率回升，若以t1算作0時刻，此時有2025/2/1144當(dāng)t＝t2時，uO正好過零，uC翻轉(zhuǎn)為0，G1關(guān)閉，計數(shù)器停止計數(shù)。在T2期間計數(shù)器所累計的CP脈沖的個數(shù)為N，且有T2＝NTC。2025/2/1145若以t1算作0時刻，當(dāng)t＝T2時，積分器的輸出uO＝0，此時則有2025/2/1146可見，T2∝UI。由于T1＝2nTc，所以有2025/2/1147

結(jié)論：可見，N∝UI∝uI，實現(xiàn)了A/D轉(zhuǎn)換，N為轉(zhuǎn)換結(jié)果。第一，如果減小uI（即圖7-12中的uI′），則當(dāng)t＝T1時，uO＝Up′，顯然Up′＜Up，從而有T2′＜T2；第二，T1的時間長度與uI的大小無關(guān)，均為2nTc；第三，第二次積分的斜率是固定的，與Up的大小無關(guān)。由于T2＝NTc，所以2025/2/1148

優(yōu)點1：抗干擾能力強。積分采樣對交流噪聲有很強的抑制能力；如果選擇采樣時間T1為20ms的整數(shù)倍時，則可有效地抑制工頻干擾。

缺點：轉(zhuǎn)換速度較慢。完成一次A/D轉(zhuǎn)換至少需要（T1＋T2）時間，每秒鐘一般只能轉(zhuǎn)換幾次到十幾次。因此它多用于精度要求高、抗干擾能力強而轉(zhuǎn)換速度要求不高的場合。優(yōu)點2：具有良好的穩(wěn)定性，可實現(xiàn)高精度。由于在轉(zhuǎn)換過程中通過兩次積分把UI和UREF之比變成了兩次計數(shù)值之比，故轉(zhuǎn)換結(jié)果和精度與R、C無關(guān)。2025/2/11497.2.3ADC的主要技術(shù)參數(shù)1.分辨率

分辨率是指A/D轉(zhuǎn)換器輸出數(shù)字量的最低位變化一個數(shù)碼時，對應(yīng)輸入模擬量的變化量。通常以ADC輸出數(shù)字量的位數(shù)表示分辨率的高低，因為位數(shù)越多，量化單位就越小，對輸入信號的分辨能力也就越高。例如，輸入模擬電壓滿量程為10V，若用8位ADC轉(zhuǎn)換時，其分辨率為10V/28＝39mV，10位的ADC是9.76mV，而12位的ADC為2.44mV。

返回2025/2/11502.轉(zhuǎn)換誤差

轉(zhuǎn)換誤差表示A/D轉(zhuǎn)換器實際輸出的數(shù)字量與理論上的輸出數(shù)字量之間的差別。通常以輸出誤差的最大值形式給出。轉(zhuǎn)換誤差也叫相對精度或相對誤差。轉(zhuǎn)換誤差常用最低有效位的倍數(shù)表示。例如某ADC的相對精度為±(1/2)LSB，這說明理論上應(yīng)輸出的數(shù)字量與實際輸出的數(shù)字量之間的誤差不大于最低位為１的一半。2025/2/11513.轉(zhuǎn)換速度完成一次A/D轉(zhuǎn)換所需要的時間叫做轉(zhuǎn)換時間，轉(zhuǎn)換時間越短，則轉(zhuǎn)換速度越快。雙積分ADC的轉(zhuǎn)換時間在幾十毫秒至幾百毫秒之間；逐次比較型ADC的轉(zhuǎn)換時間大都在10～50μs之間；并行比較型ADC的轉(zhuǎn)換時間可達10ns。

2025/2/11527.2.4集成A/D轉(zhuǎn)換器及其應(yīng)用舉例

集成A/D轉(zhuǎn)換器規(guī)格品種繁多，常見的有ADC0804、ADC0809、MC14433等。

1.ADC0804A/D轉(zhuǎn)換器

ADC0804是一種逐次比較型A/D轉(zhuǎn)換器。返回2025/2/1153

（1）ADC0804的主要功能及參數(shù)如下：

①分辨率為8位。

②線性誤差為±1/2LSB。

③三態(tài)鎖存輸出，輸出電平與TTL兼容。

④

+5V單電源供電，模擬電壓輸入范圍0～5V。

⑤功耗小于20mW。

⑥不必進行零點和滿度調(diào)整。

⑦轉(zhuǎn)換速度較高，可達100μS。2025/2/1154圖7-13ADC0804引腳圖

UIN+、UIN-：模擬信號輸入端，可接收單極性、雙極性和差模輸入信號。

UREF：基準(zhǔn)電壓輸入端。

CLK：時鐘信號輸入端。

CLKR：內(nèi)部時鐘發(fā)生器外接電阻端，與CLK端配合可由芯片產(chǎn)生時鐘脈沖。

（2）ADC0804各引腳功能說明如下：

D0～D7：數(shù)據(jù)輸出端，有三態(tài)功能，能與微機總線相接。。

AGND：模擬信號地。

DGND：數(shù)字信號地。2025/2/1155

CS：片選信號輸入端，低電平有效。

RD：讀信號輸入端，低電平有效。當(dāng)