《集成電路版圖設(shè)計(jì)（活頁式）》課件 6、閂鎖效應(yīng)教學(xué)課件

CMOS閂鎖效應(yīng)簡述01CMOS閂鎖效應(yīng)預(yù)防措施02CMOS閂鎖效應(yīng)相關(guān)研究03目錄成都職業(yè)技術(shù)學(xué)院PARTONECMOS閂鎖效應(yīng)簡述1

成都職業(yè)技術(shù)學(xué)院CMOS閂鎖效應(yīng)簡述閂鎖效應(yīng)是指CMOS集成電路中所固有的寄生NPN和寄生PNP組成的電路在一定的條件下被觸發(fā)而形成低阻通路，從而產(chǎn)生大電流，并且由于正反饋電路的存在而形成閂鎖，導(dǎo)致CMOS集成電路無法正常工作，甚至燒毀芯片。

成都職業(yè)技術(shù)學(xué)院CMOS閂鎖效應(yīng)簡述根據(jù)閂鎖的路徑特點(diǎn)，可以把閂鎖效應(yīng)分成三種：第一種是當(dāng)閂鎖的路徑是從地到電源時(shí)，稱之為“主”閂鎖。第二種是當(dāng)閂鎖的路徑是從輸入節(jié)點(diǎn)到地或者電源時(shí)，稱之為“輸入”閂鎖；第三種是當(dāng)閂鎖的路徑是從輸出節(jié)點(diǎn)到地或者電源時(shí)，稱之為“輸出”閂鎖；“輸出”閂鎖或者“輸入”閂鎖發(fā)生后不一定能觸發(fā)“主”閂鎖。(a)VDDPNPNPNGND(c)RnRpVDDPNPNPNGNDRnRpRnVDDPNPNPNGNDRp(b)輸入輸入輸出輸出成都職業(yè)技術(shù)學(xué)院CMOS閂鎖效應(yīng)簡述RpRnVDDOUTPNPNPNGNDINGNDVDDOUTNWP-subp+n+n+n+p+p+RnRp(CMOS與其寄生的BJT截面圖)(寄生BJT形成的SCR電路模型)OUTIpInchannelchannelIn流過Rn引起壓降In*RnRn壓降導(dǎo)致PNP發(fā)射結(jié)正偏PNP導(dǎo)通Ip流過Rp引起壓降Ip*RpRp壓降導(dǎo)致NPN發(fā)射結(jié)正偏NPN導(dǎo)通在正常情況下，寄生的雙極型晶體管組成的電路都是截止的，也就是高阻阻塞態(tài)，在高阻阻塞態(tài)下，這些電路具有很高的阻抗，漏電流非常小。成都職業(yè)技術(shù)學(xué)院PARTTWOCMOS閂鎖效應(yīng)預(yù)防措施2

成都職業(yè)技術(shù)學(xué)院CMS閂鎖效應(yīng)預(yù)防措施AAGTM1SNSP保護(hù)環(huán)的作用：（1）隔離（敏感器件與其他襯底噪聲）；（2）減小襯底產(chǎn)生電荷；（3）防止Latchup。保護(hù)環(huán)的類別：（1）多數(shù)載流子保護(hù)環(huán);（2）少數(shù)載流子保護(hù)環(huán)。畫版圖要求的雙層保護(hù)環(huán)，指的是器件的襯底偏置環(huán)和與之相反的隔離環(huán)。NMOS的DoubleRing，第一層Ring是器件的Bulk(襯底P+)圍一圈，第二層Ring是N阱圍一圈N+接觸的少子保護(hù)環(huán)；對于PMOS的DoubleRing，第一層Ring是器件的Bulk(N阱電位N+）圍一圈，第二層Ring是襯底P+圍一圈隔離環(huán)。VDD↓GND↓NW成都職業(yè)技術(shù)學(xué)院CMS閂鎖效應(yīng)預(yù)防措施使nmos盡量靠近GND，pmos盡量靠近VDD,保持足夠的距離在pmos和nmos之間以降低引發(fā)SCR的可能，使環(huán)路增益小于1；Substratecontact和wellcontact應(yīng)盡量靠近source,以降低Rwell和Rsub的阻值；ESD盡量遠(yuǎn)離cell，尤其是corecell（ESD與corecell的距離會(huì)產(chǎn)生latchup）；產(chǎn)生clk地方要加強(qiáng)防護(hù)，開關(guān)頻率快的地方如PLL；（頻率越快，噪音越大，頻率快對襯底不停放電）。成都職業(yè)技術(shù)學(xué)院PARTTHREECMOS閂鎖效應(yīng)相關(guān)研究3

成都職業(yè)技術(shù)學(xué)院CMOS閂鎖效應(yīng)相關(guān)研究成都職業(yè)技術(shù)學(xué)院序號時(shí)間描述物理機(jī)理11967年研究人員展示了關(guān)于“瞬態(tài)輻射能導(dǎo)致CMOS閂鎖效應(yīng)”的研究成果，證明太空輻射環(huán)境能導(dǎo)致CMOS閂鎖效應(yīng)。輻射能在襯底產(chǎn)生電子空穴對導(dǎo)致CMOS閂鎖效應(yīng)。21976年研究人員證明摻金可以改善CMOS閂鎖效應(yīng)摻金可以提供復(fù)合中心，降低寄生雙極型晶體管的放大系數(shù)。31978年研究人員證明用重?fù)诫s外延埋層工藝可以改善CMOS閂鎖效應(yīng)重?fù)诫s外延埋層工藝降低襯底等效電阻。41979年研究人員證明利用中子輻射可以控制CMOS閂鎖效應(yīng)，研究表明核輻射可以改變寄生雙極型晶體管的放大系數(shù)[10]。降低寄生雙極型晶體管的放大系數(shù)。51980年研究人員發(fā)表了關(guān)于“CMOS工藝集成電路閂鎖效應(yīng)的物理學(xué)理論和建?！钡恼撐模陂V鎖效應(yīng)理論方面取得了重大進(jìn)展。該論文提供了CMOS閂鎖效應(yīng)的分析模型和表征方法。建立CMOS工藝集成電路閂鎖效應(yīng)的物理學(xué)理論和建模。61982年研究人員證明雙阱CMOS在抑制閂鎖效應(yīng)方面的優(yōu)勢。雙阱CMOS可以分別調(diào)節(jié)NW和PW的摻雜濃度降低它們的等效電阻。71982年研究人員證明深溝槽隔離技術(shù)（DTI）抑制CMOS閂鎖效應(yīng)的優(yōu)勢。降低寄生雙極型晶體管的放大系數(shù)。81983年Troutman證明保護(hù)環(huán)可以改善CMOS閂鎖效應(yīng)。收集少數(shù)載流子，降低寄生雙極型晶體管的放大系數(shù)。91984年Troutman將倒阱工藝技術(shù)集成到IBM0.8umCMOSDRAM和邏輯工藝技術(shù)中，是首次將倒阱工藝技術(shù)集成到商業(yè)的CMOS工